KR890017777A - 반도체 집적회로의 자동배선방법 - Google Patents

반도체 집적회로의 자동배선방법 Download PDF

Info

Publication number
KR890017777A
KR890017777A KR1019890006379A KR890006379A KR890017777A KR 890017777 A KR890017777 A KR 890017777A KR 1019890006379 A KR1019890006379 A KR 1019890006379A KR 890006379 A KR890006379 A KR 890006379A KR 890017777 A KR890017777 A KR 890017777A
Authority
KR
South Korea
Prior art keywords
wiring
signal
bus
integrated circuit
information
Prior art date
Application number
KR1019890006379A
Other languages
English (en)
Inventor
미찌요시 하야세
Original Assignee
미다 가쓰시게
가부시끼가이샤 히다찌세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미다 가쓰시게, 가부시끼가이샤 히다찌세이사꾸쇼 filed Critical 미다 가쓰시게
Publication of KR890017777A publication Critical patent/KR890017777A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/394—Routing

Abstract

내용 없음

Description

반도체 집적회로의 자동배선방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1 도는 본 발명에 의한 버스신호의 배선방법의 순서를 도시한 도면, 제 2 도는 본 발명의 배선방법을 이용해서 버스신호를 배선한 결과의 예를 도시한 도면, 제 4 도는 제 2 도의 예에서 사용한 반도체 집적회로내의 블럭 및 부분배선영역을 도시한 도면.

Claims (1)

  1. 반도체 집적회로상에 배치된 블럭의 단자 사이에서 버스신호선을 배선하는 방법에 있어서, (가)블럭의 배치정보와 논리결선정보를 입력하고, 또 버스명칭리스트와 버스신호에 속하는 신호명의 리스트를 입력하는 스텝, (나)상기 블럭의 배치정보를 사용해서 배선영역 전체를 여러개의 부분배선영역으로 분할하는 스텝, (다)상기 버스명칭리스트 및 상기 신호명리스트를 사용해서 1개의 버스신호내의 전체신호를 모으고 이것을 버스신호를 대표하는 1개의 가신호로 간주하고, 상기 논리결선정보에서 상기 가신호에 단자접속정보를 추출해서 기억하는 스텝, (라)상기 단자접속정보에 따라서 상기 가신호의 배선이 통과하는 상기 부분배선영역의 집합을 결정해서 기억하는 스텝, (마)기억한 상기 부분배선영역의 집합의 범위내에 버스신호에 속하는 각 신호의 배선이 통과하는 경로를 결정하는 스텝, (바)상기(라)에서 결정한 부분배선영역의 집합의 범위 내에서 각 신호의 배선패턴을 결정하는 스텝, (사)배선패턴의 좌표정보를 출력하는 스텝을 포함하는 반도체 집적회로의 자동배선방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019890006379A 1988-05-13 1989-05-13 반도체 집적회로의 자동배선방법 KR890017777A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP63-114615 1988-05-13
JP63114615A JP2753263B2 (ja) 1988-05-13 1988-05-13 半導体集積回路の自動配線方法

Publications (1)

Publication Number Publication Date
KR890017777A true KR890017777A (ko) 1989-12-18

Family

ID=14642286

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890006379A KR890017777A (ko) 1988-05-13 1989-05-13 반도체 집적회로의 자동배선방법

Country Status (3)

Country Link
US (1) US5065355A (ko)
JP (1) JP2753263B2 (ko)
KR (1) KR890017777A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100472178B1 (ko) * 1997-03-06 2005-06-27 삼성전자주식회사 메모리의어드레스와데이터단자를랜덤하게연결가능한컴퓨터

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0797378B2 (ja) * 1989-02-21 1995-10-18 日本電気株式会社 回路図発生方式
JPH03180976A (ja) * 1989-12-11 1991-08-06 Hitachi Ltd 入出力端子割付方法
US5262959A (en) * 1990-12-07 1993-11-16 Hewlett-Packard Co. Representation and processing of hierarchical block designs
US5485396A (en) * 1991-06-28 1996-01-16 Vlsi Technology, Inc. Symbolic routing guidance for wire networks in VLSI circuits
US5450331A (en) * 1992-01-24 1995-09-12 Vlsi Technology, Inc. Method for verifying circuit layout design
US5550750A (en) * 1993-05-28 1996-08-27 Mentor Graphics Corporation Method and system for integrating component analysis with multiple component placement
US5440497A (en) * 1993-06-29 1995-08-08 Mitsubishi Semiconductor America, Inc. Method of and system for laying out bus cells on an integrated circuit chip
JP3207989B2 (ja) * 1993-12-21 2001-09-10 三菱電機株式会社 遅延時間計算装置
US5550748A (en) * 1994-03-22 1996-08-27 Cadence Design Systems, Inc. Region search for delay routing and signal net matching
US5638288A (en) * 1994-08-24 1997-06-10 Lsi Logic Corporation Separable cells having wiring channels for routing signals between surrounding cells
JP2830763B2 (ja) * 1995-02-09 1998-12-02 日本電気株式会社 束配線設計装置
US6389582B1 (en) 1995-12-21 2002-05-14 John Valainis Thermal driven placement
US6230304B1 (en) 1997-12-24 2001-05-08 Magma Design Automation, Inc. Method of designing a constraint-driven integrated circuit layout
JP2000029913A (ja) * 1998-07-14 2000-01-28 Mitsubishi Electric Corp 自動配置配線装置
US6360133B1 (en) * 1999-06-17 2002-03-19 Advanced Micro Devices, Inc. Method and apparatus for automatic routing for reentrant process
US6446154B1 (en) * 1999-11-03 2002-09-03 Intel Corporation Method and mechanism for virtualizing legacy sideband signals in a hub interface architecture
US6618840B2 (en) * 2001-02-12 2003-09-09 Hewlett-Packard Development Company, L.P. Method and system for analyzing a VLSI circuit design
US6567966B2 (en) * 2001-02-14 2003-05-20 Agilent Technologies, Inc. Interweaved integrated circuit interconnects
JP2008204349A (ja) * 2007-02-22 2008-09-04 Fujitsu Ltd レイアウト設計プログラム、該プログラムを記録した記録媒体、レイアウト設計方法、およびレイアウト設計装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4636965A (en) * 1984-05-10 1987-01-13 Rca Corporation Routing method in computer-aided-customization of universal arrays and resulting integrated circuit
JPS63137A (ja) * 1986-02-17 1988-01-05 Mitsubishi Electric Corp 配線領域決定処理装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100472178B1 (ko) * 1997-03-06 2005-06-27 삼성전자주식회사 메모리의어드레스와데이터단자를랜덤하게연결가능한컴퓨터

Also Published As

Publication number Publication date
JPH01286080A (ja) 1989-11-17
US5065355A (en) 1991-11-12
JP2753263B2 (ja) 1998-05-18

Similar Documents

Publication Publication Date Title
KR890017777A (ko) 반도체 집적회로의 자동배선방법
KR890011077A (ko) 반도체 집적회로의 배선 설계방법
KR920005172A (ko) 테스트 모드 진입을 위한 클럭된 호출 코드를 가지는 반도체 메모리
KR890007126A (ko) 프로그램 가능 입력/출력 회로
KR880010422A (ko) 반도체 기억장치
KR870009400A (ko) 검사하기에 용이한 반도체 lsi장치
KR920007358A (ko) 아나로그-디지탈 변환 시스템 및 아나로그 신호를 디지탈 신호로 변환시키는 방법
JPS57141779A (en) Character cutout system
KR850005642A (ko) 파라미터의 동정방법(同定方法)
EP0398816A3 (en) Testing method, testing circuit and semiconductor integrated circuit having testing circuit
DE3686989D1 (de) Verminderung des rauschens waehrend des pruefens von integrierten schaltungschips.
KR850002679A (ko) 대규모 집적회로 실장의 다중신호 경로 분배 시스템
CA2108725A1 (en) Expansible High Speed Digital Multiplexer
JP2648218B2 (ja) 半導体装置
DE69331404T2 (de) Hochintegriertes IC
JPH04255072A (ja) 回路図発生方式
JPS53118327A (en) Automatic test data generator
JPS61199168A (ja) 論理回路の自動変換装置
KR910005062A (ko) 반도체 시험방법
ES2152087T3 (es) Subconjunto con una disposicion de circuitos de conexion.
JPS6136947A (ja) 半導体装置
JPH065706A (ja) Ｌｓｉの配置配線システム
SU1449941A1 (ru) Автоматизированна система контрол монтажа
SU1661770A1 (ru) Генератор тестов
KR920007359A (ko) 아나로그-디지털 변환 시스템 및 아나로그 신호를 디지탈 신호로 변환시키는 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid