JP2648218B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2648218B2 JP2648218B2 JP2003754A JP375490A JP2648218B2 JP 2648218 B2 JP2648218 B2 JP 2648218B2 JP 2003754 A JP2003754 A JP 2003754A JP 375490 A JP375490 A JP 375490A JP 2648218 B2 JP2648218 B2 JP 2648218B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- threshold voltage
- semiconductor device
- comparator
- output signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Measurement Of Current Or Voltage (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、多値入力端子のスレツシユ電圧を短時間
で、またかつ少数端子で検査可能なテスト回路を備えた
半導体装置に関するものである。
で、またかつ少数端子で検査可能なテスト回路を備えた
半導体装置に関するものである。
従来の技術 近年、半導体装置はますます高集積化され、さらに、
従来の２値入力の他に、多値入力の方式もふえてきてい
る。このような情況により、半導体装置のテストも複雑
になりテスト時間も多くを要するようになつてきた。ま
たこのような中では、半導体装置を幾つかの内部ブロツ
クに分け、それぞれの出力の直接取り出してテストする
方法が行われてきている。その中に、多値入力端子のス
レツシユ電圧テストがある。
従来の２値入力の他に、多値入力の方式もふえてきてい
る。このような情況により、半導体装置のテストも複雑
になりテスト時間も多くを要するようになつてきた。ま
たこのような中では、半導体装置を幾つかの内部ブロツ
クに分け、それぞれの出力の直接取り出してテストする
方法が行われてきている。その中に、多値入力端子のス
レツシユ電圧テストがある。
以下、上記スレツシユ電圧のテスト回路を備えた従来
の半導体装置を図面に基づいて説明する。
の半導体装置を図面に基づいて説明する。
第５図は従来の半導体装置の回路構成図である。
入力電圧範囲Ｏ〜Vcc〔Ｖ〕のｎ値入力端子１に、そ
れぞれのスレツシユ電圧viを Ｏ〔Ｖ〕＜v1＜v2＜v3＜…＜vn-1＜Vcc〔Ｖ〕 と設定し、第６図に示すようにスレツシユ電圧viで出力
が反転してｎ値を判断する（ｎ−１）個のコンパレータ
２を接続し、コンパレータ２の出力信号を、半導体装置
として機能する内部ロジツク回路３と、出力モード切替
スイツチ４に出力し、内部ロジツク回路３の出力信号と
コンパレータ２の出力信号を出力モード切替スイツチ４
で切替えて出力端子５へ出力している。
れぞれのスレツシユ電圧viを Ｏ〔Ｖ〕＜v1＜v2＜v3＜…＜vn-1＜Vcc〔Ｖ〕 と設定し、第６図に示すようにスレツシユ電圧viで出力
が反転してｎ値を判断する（ｎ−１）個のコンパレータ
２を接続し、コンパレータ２の出力信号を、半導体装置
として機能する内部ロジツク回路３と、出力モード切替
スイツチ４に出力し、内部ロジツク回路３の出力信号と
コンパレータ２の出力信号を出力モード切替スイツチ４
で切替えて出力端子５へ出力している。
上記構成の半導体装置の動作について説明する。
出力端子５にコンパレータ２の出力信号が出力される
ように出力モード切替スイツチ４を設定した状態で、ｎ
値入力端子１の入力電圧をＯボルトから順次上げていく
と、まずスレツシユ電圧v1ボルトのコンパレータの出力
信号がロー（“L"）レベルからハイ（“H"）レベルにな
り、次にスレツシユ電圧v2ボルトのコンパレータの出力
信号が“L"レベルから“H"レベルになり、最後にスレツ
シユ電圧vn-1ボルトのコンパレータの出力端子が“L"レ
ベルから“H"レベルになる。このとき、出力端子５より
直接各コンパレータ２の出力信号を観測することによつ
て、ｎ値入力端子１のスレツシユ電圧を調べることがで
きる。
ように出力モード切替スイツチ４を設定した状態で、ｎ
値入力端子１の入力電圧をＯボルトから順次上げていく
と、まずスレツシユ電圧v1ボルトのコンパレータの出力
信号がロー（“L"）レベルからハイ（“H"）レベルにな
り、次にスレツシユ電圧v2ボルトのコンパレータの出力
信号が“L"レベルから“H"レベルになり、最後にスレツ
シユ電圧vn-1ボルトのコンパレータの出力端子が“L"レ
ベルから“H"レベルになる。このとき、出力端子５より
直接各コンパレータ２の出力信号を観測することによつ
て、ｎ値入力端子１のスレツシユ電圧を調べることがで
きる。
発明が解決しようとする課題 しかし、従来の半導体装置の構成では、ｎ値入力端子
１のスレツシユ電圧を調べるために（ｎ−１）個の出力
端子５が必要であり、また半導体装置に（ｎ−１）個の
出力端子５がない場合は、第７図に示すように、出力モ
ード切替スイツチ４′を何回も切り替えてコンパレータ
２の出力信号を観測することが必要になり多くのテスト
時間を要するという問題があつた。
１のスレツシユ電圧を調べるために（ｎ−１）個の出力
端子５が必要であり、また半導体装置に（ｎ−１）個の
出力端子５がない場合は、第７図に示すように、出力モ
ード切替スイツチ４′を何回も切り替えてコンパレータ
２の出力信号を観測することが必要になり多くのテスト
時間を要するという問題があつた。
本発明は上記従来の問題を解決するものであり、多値
入力端子のスレツシユ電圧を短時間で、またかつ少数端
子で検査できる半導体装置を提供することを目的とする
ものである。
入力端子のスレツシユ電圧を短時間で、またかつ少数端
子で検査できる半導体装置を提供することを目的とする
ものである。
課題を解決するための手段 上記問題を解決するため、本発明の半導体装置は、入
力端がｎ［ｎは３以上の自然数］値の入力端に接続さ
れ、それぞれ異なるスレッシュ電圧で入力信号のレベル
を検出する（ｎ−１）個のコンパレータと、これらのコ
ンパレータの出力端に接続され、前記コンパレータが動
作する毎に出力論理を反転するスレッシュ電圧テスト回
路とを具備し、このスレッシュ電圧テスト回路の出力よ
り出力信号を取り出すようにしたものである。
力端がｎ［ｎは３以上の自然数］値の入力端に接続さ
れ、それぞれ異なるスレッシュ電圧で入力信号のレベル
を検出する（ｎ−１）個のコンパレータと、これらのコ
ンパレータの出力端に接続され、前記コンパレータが動
作する毎に出力論理を反転するスレッシュ電圧テスト回
路とを具備し、このスレッシュ電圧テスト回路の出力よ
り出力信号を取り出すようにしたものである。
作用 上記構成により、（ｎ−１）個のコンパレータで順次
検出されるスレツシユ電圧の前後で論理が反転するスレ
ツシユ電圧テスト回路の出力信号を観測することで、ｎ
値入力端子のスレツシユ電圧が短時間かつ少数端子で検
査される。
検出されるスレツシユ電圧の前後で論理が反転するスレ
ツシユ電圧テスト回路の出力信号を観測することで、ｎ
値入力端子のスレツシユ電圧が短時間かつ少数端子で検
査される。
実施例 以下本発明の一実施例を図面に基づいて説明する。な
お、従来例の第５図の構成と同一の構成には同一の符号
を付して説明を省略する。
お、従来例の第５図の構成と同一の構成には同一の符号
を付して説明を省略する。
第１図は本発明の一実施例を示す半導体装置の回路構
成図である。
成図である。
本発明の半導体装置には、（ｎ−１）個のコンパレー
タ２の出力信号を入力し、これらコンパレータ２で順次
検出されるそれぞれのスレツシユ電圧viの前後で、第２
図に示すように出力論理が反転するスレツシユ電圧テス
ト回路６を新たに設け、このスレツシユ電圧テスト回路
６の出力信号を出力モード切替スイツチ４″を介して出
力する出力端子７を設けている。
タ２の出力信号を入力し、これらコンパレータ２で順次
検出されるそれぞれのスレツシユ電圧viの前後で、第２
図に示すように出力論理が反転するスレツシユ電圧テス
ト回路６を新たに設け、このスレツシユ電圧テスト回路
６の出力信号を出力モード切替スイツチ４″を介して出
力する出力端子７を設けている。
上記構成の半導体装置の動作を説明する。
スレツシユ電圧テスト回路６の出力信号が出力端子７
に出力されるように出力モード切換スイツチ４″を設定
した状態で、ｎ値入力端子１の入力電圧をＯボルトから
順次上げていくと、まずスレツシユ電圧がv1ボルトのコ
ンパレータの出力信号が“L"レベルから“H"レベルにな
り、次にスレツシユ電圧v2ボルトのコンパレータの出力
信号が“L"レベルから“H"レベルになり、最後にスレツ
シユ電圧vn-1ボルトのコンパレータの出力信号が“L"レ
ベルから“H"レベルになる。このとき、スレツシユ電圧
テスト回路６の出力信号は第２図に示すように（ｎ−
１）個のコンパレータ２の出力信号のうち、どれか一つ
が反転するたびに反転する。すると出力端子７の状態
は、ｎ値入力端子１の入力電圧がまずv1ボルトになつた
ときに反転し、次にv2ボルトになつたときに再び反転す
る。これが繰り返され、入力がvn-1ボルトのときに出力
は（ｎ−１）回目の反転をする。
に出力されるように出力モード切換スイツチ４″を設定
した状態で、ｎ値入力端子１の入力電圧をＯボルトから
順次上げていくと、まずスレツシユ電圧がv1ボルトのコ
ンパレータの出力信号が“L"レベルから“H"レベルにな
り、次にスレツシユ電圧v2ボルトのコンパレータの出力
信号が“L"レベルから“H"レベルになり、最後にスレツ
シユ電圧vn-1ボルトのコンパレータの出力信号が“L"レ
ベルから“H"レベルになる。このとき、スレツシユ電圧
テスト回路６の出力信号は第２図に示すように（ｎ−
１）個のコンパレータ２の出力信号のうち、どれか一つ
が反転するたびに反転する。すると出力端子７の状態
は、ｎ値入力端子１の入力電圧がまずv1ボルトになつた
ときに反転し、次にv2ボルトになつたときに再び反転す
る。これが繰り返され、入力がvn-1ボルトのときに出力
は（ｎ−１）回目の反転をする。
したがつて、このようなスレツシユ電圧テスト回路６
を設けることにより、スレツシユ電圧がv1＜v2＜…＜v
n-1という関係を保つてばらつく限りにおいては、出力
端子７の状態を観測することによつて、この状態が反転
するときのｎ値入力端子１の電圧を測定すれば、入力電
圧が小さい順にv1,v2…となり、ｎ値のスレツシユ電圧
を測定できる。
を設けることにより、スレツシユ電圧がv1＜v2＜…＜v
n-1という関係を保つてばらつく限りにおいては、出力
端子７の状態を観測することによつて、この状態が反転
するときのｎ値入力端子１の電圧を測定すれば、入力電
圧が小さい順にv1,v2…となり、ｎ値のスレツシユ電圧
を測定できる。
なお、上記実施例は一般的なｎ値入力の場合である
が、具体的に４値入力の場合についてスレツシユ電圧テ
スト回路６の回路図、およびその特性図をそれぞれ第３
図および第４図に示す。
が、具体的に４値入力の場合についてスレツシユ電圧テ
スト回路６の回路図、およびその特性図をそれぞれ第３
図および第４図に示す。
発明の効果 以上のように本発明によれば、本来のロジツク以外に
新しく設けたスレツシユ電圧テスト回路の出力信号を観
測することにより、ｎ値入力のスレツシユ電圧を簡単で
短時間に、またかつ少数端子で検査することができる半
導体装置を提供することができる。
新しく設けたスレツシユ電圧テスト回路の出力信号を観
測することにより、ｎ値入力のスレツシユ電圧を簡単で
短時間に、またかつ少数端子で検査することができる半
導体装置を提供することができる。
第１図は本発明の一実施例を示す半導体装置の回路構成
図、第２図は同半導体装置のスレツシユ電圧テスト回路
の特性図、第３図は同半導体装置の４値入力スレツシユ
電圧テスト回路のロジツク回路図、第４図は第３図の４
値入力スレツシユ電圧テスト回路の特性図、第５図は従
来の半導体装置の回路構成図、第６図は従来の半導体装
置のコンパレータの特性図、第７図は従来の他の半導体
装置の回路構成図である。 １……ｎ値入力端子、２……コンパレータ、３……内部
ロジツク、４″……出力モード切替スイツチ、５……出
力端子、６……スレツシユ電圧テスト回路、７……出力
端子。
図、第２図は同半導体装置のスレツシユ電圧テスト回路
の特性図、第３図は同半導体装置の４値入力スレツシユ
電圧テスト回路のロジツク回路図、第４図は第３図の４
値入力スレツシユ電圧テスト回路の特性図、第５図は従
来の半導体装置の回路構成図、第６図は従来の半導体装
置のコンパレータの特性図、第７図は従来の他の半導体
装置の回路構成図である。 １……ｎ値入力端子、２……コンパレータ、３……内部
ロジツク、４″……出力モード切替スイツチ、５……出
力端子、６……スレツシユ電圧テスト回路、７……出力
端子。
Claims (1)
- 【請求項１】入力端がｎ［ｎは３以上の自然数］値の入
力端子に接続され、それぞれ異なるスレッシュ電圧で入
力信号のレベルを検出する（ｎ−１）個のコンパレータ
と、 これらのコンパレータの出力端に接続され、前記コンパ
レータが動作する毎に出力論理を反転するスレッシュ電
圧テスト回路とを具備し、 このスレッシュ電圧テスト回路の出力より出力信号を取
り出すことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003754A JP2648218B2 (ja) | 1990-01-10 | 1990-01-10 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003754A JP2648218B2 (ja) | 1990-01-10 | 1990-01-10 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03209181A JPH03209181A (ja) | 1991-09-12 |
| JP2648218B2 true JP2648218B2 (ja) | 1997-08-27 |
Family
ID=11565976
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003754A Expired - Fee Related JP2648218B2 (ja) | 1990-01-10 | 1990-01-10 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2648218B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06130124A (ja) * | 1992-10-20 | 1994-05-13 | Mitsubishi Electric Corp | しきい値を有する信号入力回路のテスト回路 |
| JP2010197326A (ja) | 2009-02-27 | 2010-09-09 | Renesas Electronics Corp | 半導体装置 |
| CN114326493B (zh) * | 2021-12-20 | 2024-06-07 | 广东核电合营有限公司 | 核电厂信号通道切换控制电路及控制装置 |
-
1990
- 1990-01-10 JP JP2003754A patent/JP2648218B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03209181A (ja) | 1991-09-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4743842A (en) | Tri-state circuit tester | |
| JP2648218B2 (ja) | 半導体装置 | |
| KR910005033B1 (ko) | 특수모드용 prom셀들을 갖는 반도체장치 | |
| US5124704A (en) | Multi-comparator a/d converter with circuit for testing the operation thereof | |
| US5343479A (en) | Semiconductor integrated circuit having therein circuit for detecting abnormality of logical levels outputted from input buffers | |
| JPS6211816B2 (ja) | ||
| JPH08248102A (ja) | 電子回路の機能検査回路および方法 | |
| JPH01138478A (ja) | 集積回路 | |
| JP2960247B2 (ja) | 集積回路 | |
| JP3465257B2 (ja) | Ｉｃテスタ | |
| JP3082682B2 (ja) | Ｄ／ａ変換器の試験回路とこれを備えるマイクロコンピュータ | |
| US5191281A (en) | IC tester capable of changing strobe position in accordance with a predetermined reference signal | |
| JP3025551B2 (ja) | 直流特性試験回路 | |
| KR930006962B1 (ko) | 반도체 시험방법 | |
| JP2000111616A (ja) | 論理回路のテスト方法および論理回路のテスト装置 | |
| JPH02287171A (ja) | 半導体装置のテスト回路 | |
| KR940006067Y1 (ko) | 입력 직류레벨 측정회로 | |
| JPH03267773A (ja) | ピンスキャンアウト回路 | |
| JPS63133072A (ja) | Ｌｓｉシステムテスト方式 | |
| JPH10112651A (ja) | ディジタルテスタを用いたｄ／ａ変換器の検査方法 | |
| JPH0436349B2 (ja) | ||
| JPH04325999A (ja) | シフトレジスタのテスト回路 | |
| JPH06273491A (ja) | ロジックｉｃ試験装置及び試験方法 | |
| JPS59162467A (ja) | 半導体集積回路のテスト装置 | |
| JPS6337267A (ja) | デイジタル出力レベル検出回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |