JP2010197326A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2010197326A JP2010197326A JP2009045331A JP2009045331A JP2010197326A JP 2010197326 A JP2010197326 A JP 2010197326A JP 2009045331 A JP2009045331 A JP 2009045331A JP 2009045331 A JP2009045331 A JP 2009045331A JP 2010197326 A JP2010197326 A JP 2010197326A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- output
- input
- input terminal
- comparators
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0002—Multistate logic
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
【課題】新たにテスト信号用の出力端子を設けることなく、かつ出力信号に伝達遅延の増加が生じない、多値論理回路のテスト回路を有する半導体装置を提供すること。
【解決手段】本発明にかかる半導体装置は、n値入力端子1と、n値入力端子1に入力された入力信号に応じてそれぞれ異なるスレッシュ電圧で動作するコンパレータC1〜Cn−1を備える。また、n値入力端子1及びコンパレータC1〜Cn−1の出力のそれぞれと接続され、コンパレータC1〜Cn−1の出力信号に応じて合成抵抗値を変化させることにより、n値入力端子1を流れる電流を変化させるインピーダンス制御回路8とを備える。
【選択図】図1
【解決手段】本発明にかかる半導体装置は、n値入力端子1と、n値入力端子1に入力された入力信号に応じてそれぞれ異なるスレッシュ電圧で動作するコンパレータC1〜Cn−1を備える。また、n値入力端子1及びコンパレータC1〜Cn−1の出力のそれぞれと接続され、コンパレータC1〜Cn−1の出力信号に応じて合成抵抗値を変化させることにより、n値入力端子1を流れる電流を変化させるインピーダンス制御回路8とを備える。
【選択図】図1
Description
本発明は、半導体装置に関し、特に、多値論理回路のテスト回路を有する半導体装置に関する。
半導体装置分野では、システムの大規模化や搭載される論理ゲート数の増加に伴い、入出力端子数も大幅に増加している。しかし、半導体装置に搭載可能な入出力端子数は、パッケージにより制限される。そのため、入出力端子数が搭載可能制限を超過すると、より大きなパッケージを使用しなければいけない場合がある。そこで、多値論理回路を用いて入出力端子数を削減することが行われている。しかし、半導体装置にはテスト用の出力端子も設ける必要があり、端子数削減における課題となっている。更に、個々の多値論理回路において扱うことのできる多値論理数が増大しており、多値論理回路を効率よくテストできる技術の必要性が高まってきている。
多値論理回路を含む半導体装置のテストとして、多値入力端子のスレッシュ電圧テストがある。特許文献1には、スレッシュ電圧テストに使用する端子数を削減する方法が提案されている。
まず、図9を用いて、特許文献1に記載の半導体装置の構成について説明する。図9に示すように、n値入力端子1に、(n−1)個のコンパレータC1〜Cn−1が接続されている。コンパレータC1〜Cn−1は内部ロジック3及びスレッシュ電圧テスト回路6に接続されている。出力端子5は内部ロジック3に接続され、出力端子7は出力モード切替スイッチ4を介して、内部ロジック3またはスレッシュ電圧テスト回路6に接続する構成となっている。なお、コンパレータC1〜Cn−1のそれぞれには、V1<V2<・・・<Vn−1と段階的に異なるスレッシュ電圧が設定されている。
図9に示す半導体装置のテスト動作を説明する。まず、出力端子7を用いて、スレッシュ電圧テスト回路6の出力信号を観測するため、出力モード切替スイッチ4を切り替えて、スレッシュ電圧テスト回路6と出力端子7を接続する。
この状態で、n値入力端子1の入力電圧を0ボルトから順次上げていくと、まずスレッシュ電圧がV1であるコンパレータC1の出力信号が"L"レベルから"H"レベルとなる。そのまま入力電圧を上げていくと、次に、スレッシュ電圧がV2であるコンパレータC2の出力信号が"L"レベルから"H"レベルとなる。これを順次繰り返すことにより、最後に、スレッシュ電圧がVn−1であるコンパレータCn−1の出力信号が"L"レベルから"H"レベルとなる。
このとき、図10に示すように、コンパレータC1〜Cn−1の出力信号が反転するたびに、スレッシュ電圧テスト回路6のテスト出力信号も反転する。すなわち、出力端子7で観測される出力信号は、n値入力端子1の入力電圧がまずV1ボルトになると反転し、次にV2ボルトになると再び反転する。これが繰り返され、n値入力端子1の入力電圧がVn−1ボルトになると、(n−1)回目の反転をする。
従って、テスト出力信号が反転するときのn値入力端子1の電圧を測定し、コンパレータC1〜Cn−1のスレッシュ電圧と照合すれば、コンパレータC1〜Cn−1が正常に動作しているかを判定することができる。
なお、上記は一般的なn値入力の場合であるが、4値入力の場合における具体例を示す。図11は、4値入力の場合のスレッシュ電圧テスト回路6の構成を示す回路図構成図である。図11に示すように、スレッシュ電圧テスト回路6は、2個の反転論理ブロックと3個のNAND論理ブロックを備え、コンパレータC1〜C3を介してn値入力端子1と、また出力端子7と接続されている。これにより、コンパレータC1〜C3の出力信号に応じて、図12に示す特性図のように、順次反転論理を生成する。
上述の半導体装置では、出力端子7を用いてスレッシュ電圧テスト回路6からのテスト出力信号を観測する。よって、通常動作には本来必要のない出力モード切替スイッチ4を設けなければならない。すなわち、通常動作時においても、内部ロジック3からの出力信号は、出力モード切替スイッチ4を経由して、出力端子7に伝達される。この出力信号は、出力端子5に伝達する他の出力信号と比べて、出力モード切替スイッチ4を経由するために、伝達遅延が発生する問題が生じる。これにより、本来は同期すべき出力端子5と出力端子7からの出力信号が同期しなくなる。
本発明の一態様の半導体装置は、入力信号が入力される入力端子と、当該入力端子に入力された入力信号に応じてそれぞれ異なるスレッシュ電圧で動作する複数のコンパレータと、前記入力端子及び前記複数のコンパレータの出力のそれぞれと接続され、前記複数のコンパレータの出力信号に応じて合成抵抗値を変化させることにより、前記入力端子を流れる電流を変化させるインピーダンス制御回路とを備えるものである。
本発明により、入力信号が入力される入力端子に流れる電流値を測定するだけでコンパレータの動作をテストできるので、テスト出力信号を観測するための出力端子を新たに設けなくともよい。また、多値論理回路の出力端子を用いてテスト出力信号を出力するための出力モード切替スイッチも設ける必要が無くなるので、多値論理回路の出力信号の伝達遅延の増加を防止することができる。
本発明により、新たにテスト信号用の出力端子を設けることなく、かつ出力信号に伝達遅延の増加が生じない、多値論理回路のテスト回路を有する半導体装置を提供することができる。
発明の実施の形態1
まず、図1を用いて、本発明の実施の形態1にかかる半導体装置の回路構成について説明する。この半導体装置は、図1に示すように、n値入力端子1(nは3以上の自然数)、(n−1)個のコンパレータC1〜Cn−1、内部ロジック3、出力端子5、インピーダンス制御回路8、入力ノードY0、(n−1)本のコンパレータ出力ノードY1〜Yn−1が接続されている。
まず、図1を用いて、本発明の実施の形態1にかかる半導体装置の回路構成について説明する。この半導体装置は、図1に示すように、n値入力端子1(nは3以上の自然数)、(n−1)個のコンパレータC1〜Cn−1、内部ロジック3、出力端子5、インピーダンス制御回路8、入力ノードY0、(n−1)本のコンパレータ出力ノードY1〜Yn−1が接続されている。
n値入力端子1には、半導体装置の外部からn値信号が入力される。
コンパレータC1〜Cn−1には、V1<V2<・・・<Vn−1なる関係をみたす、それぞれ異なるスレッシュ電圧V1〜Vn−1が設定されている。コンパレータC1〜Cn−1は、n値信号の入力電圧がスレッシュ電圧未満であれば、"0"信号を出力する。他方、n値信号の入力電圧がスレッシュ電圧以上であれば、"1"信号を出力する。
内部ロジック3は、コンパレータC1〜Cn−1の出力信号を受けて動作し、出力端子5に信号を出力する。
図2を用いて、インピーダンス制御回路8の構成を説明する。図2に示すように、入力ノードY0と基準電位である接地電位との間に、(n−1)個のインピーダンス切替回路S1〜Sn−1が並列に接続されている。インピーダンス切替回路S1〜Sn−1は、それぞれNチャネルトランジスタM1〜Mn−1と抵抗器R1〜Rn−1により構成される。NチャネルトランジスタM1〜Mn−1のゲートには、それぞれコンパレータ出力ノードY1〜Yn−1が接続されている。ソースは基準電位である接地電位に接続されている。ドレインはそれぞれプルダウンの抵抗器R1〜Rn−1を介して、入力ノードY0に接続されている。
次に、図1に示す半導体装置の動作を説明する。n値入力端子1に与える入力電圧を0ボルトから順次増加させてゆくと、最初にコンパレータC1の出力信号が"1"となる。入力電圧を順次増加させると、次にコンパレータC2の出力信号が"1"となる。同様に、入力電圧を順次増加させると、最後にコンパレータCn−1の出力信号が"1"となる。
図2に示すインピーダンス制御回路8の動作を説明する。n値入力端子1に与える入力電圧を0ボルトから順次増加させてゆくと、コンパレータ出力ノードY1を介して、コンパレータC1の出力信号"1"がNチャネルトランジスタM1に供給される。よって、NチャネルトランジスタM1がオン状態となる。NチャネルトランジスタM1のソースには接地電位が接続され、ドレインには抵抗器R1が接続されているので、n値入力端子1の入力電圧と接地電位との電位差による電流I1がインピーダンス切替回路S1に流れる。
入力電圧を順次増加させると、コンパレータ出力ノードY2を介して、コンパレータC2の出力信号"1"がNチャネルトランジスタM2に供給される。よって、NチャネルトランジスタM2がオン状態となり、電流I2がインピーダンス切替回路S2に流れる。同様に、入力電圧を順次増加させると、最後にコンパレータ出力ノードYn−1を介して、コンパレータCn−1の出力信号"1"がNチャネルトランジスタMn−1に供給される。よって、NチャネルトランジスタMn−1がオン状態となり、電流In−1がインピーダンス切替回路Sn−1に流れる。つまり、入力電圧の増加に伴い、インピーダンス切替回路S1〜Sn−1は順次導通状態となり、インピーダンス制御回路8全体の合成抵抗値は減少し、n値入力端子1に流れる電流I(I=I1+I2+・・・+In−1)は増加してゆく。
このとき、抵抗器R1〜Rn−1の抵抗値をあらかじめ設定しておけば、n値入力端子1に与える入力電圧と、電流Iの関係を知ることができる。従って、電流Iを観測することで、コンパレータC1〜Cn−1が、設定されているスレッシュ電圧で正常に動作しているかを判定することができる。
すなわち、もともと存在するn値入力端子1を用いて、コンパレータC1〜Cn−1の動作をテストすることができる。よって、図9に示す出力モード切替スイッチ4を設ける必要がない。
よって、内部ロジック3からの出力信号の遅延が増加することを防止できる。
さらに、出力信号の遅延の増加を考慮しなくてよいので、内部ロジック3に出力信号の遅延補償手段を設ける必要がなく、内部ロジックのタイミング設計が容易になる。
なお、上述のスイッチ回路を制御するための制御端子や配線も不要である。よって、半導体装置の端子数を削減するとともに、半導体装置の内部領域を実質的に拡大することができる。
また、図9の構成によれば、出力信号のトグル回数を数えることでスレッシュ電圧を判定しなければならない。テストを行う際には、スレッシュ電圧テスト回路6の遅延時間、出力モード切替スイッチ4での遅延時間、出力回路の遅延時間を考慮したテスト時間が必要である。つまり、n値入力端子1に加える電圧を0Vから電源電圧まで、時間を掛けて順次変化させなければならなかった。しかし、上述の構成によれば、入力電圧とn値入力端子1に流れる電流Iの関係が既知であるので、電流Iを測定するだけであり、テスト時間を短縮することができる。
また、通常の半導体装置であれば、測定対象の多値入力回路の入力端子とテスト結果が出力される出力端子の組み合わせを設定し、テストモードと通常動作モードの切り替えを行うテストプログラムを作成する必要がある。しかし、本構成によれば、n値入力回路の入力端子のみを用いるので、テストモードと通常動作モードの切り替えも不要であり、より簡易なテストプラグラムによりテストを行うことができる。従って、テストプログラム作成の時間を短縮ができる。
実施例1
図3を用いて、本実施例1にかかる半導体装置の構成を説明する。図3は、図1に示す半導体装置において、4値入力信号を入力する場合の回路構成を示す。従って、図3では、3つのコンパレータC1〜C3、3本のコンパレータ出力ノードY1〜Y3、4値入力に対応したインピーダンス制御回路8aが設けられている。その他の構成については、図1と同様であるので、重複する説明を省略する。それぞれのスレッシュ電圧は、コンパレータC1が0.8V、コンパレータC2が1.6V、コンパレータC3が2.5Vである。
図3を用いて、本実施例1にかかる半導体装置の構成を説明する。図3は、図1に示す半導体装置において、4値入力信号を入力する場合の回路構成を示す。従って、図3では、3つのコンパレータC1〜C3、3本のコンパレータ出力ノードY1〜Y3、4値入力に対応したインピーダンス制御回路8aが設けられている。その他の構成については、図1と同様であるので、重複する説明を省略する。それぞれのスレッシュ電圧は、コンパレータC1が0.8V、コンパレータC2が1.6V、コンパレータC3が2.5Vである。
図4を用いて、インピーダンス制御回路8aの構成を説明する。インピーダンス制御回路8aは4値入力信号に対応するため、3つのインピーダンス切替回路S1〜S3を有する。その他の構成は図2と同様であるので、説明を省略する。尚、インピーダンス切替回路S1〜S3の抵抗値は、それぞれ30KΩである。
図3および5を用いて、実施例1にかかる半導体装置の動作について説明する。n値入力端子1に入力電圧として、例えば0Vを加えた場合は、コンパレータC1、C2、C3の出力信号は、それぞれ"0"、"0"、"0"となる。
n値入力端子1に入力電圧として、例えば1.2Vを加えた場合は、コンパレータC1、C2、C3の出力信号は、それぞれ"1"、"0"、"0"となる。
n値入力端子1に入力電圧として、例えば2.2Vを加えた場合は、コンパレータC1、C2、C3の出力信号は、それぞれ"1"、"1"、"0"となる。
n値入力端子1に入力電圧として、例えば3.3Vを加えた場合は、コンパレータC1、C2、C3の出力信号は、それぞれ"1"、"1"、"1"となる。
図6は、n値入力端子1に加えた入力電圧と、n値入力端子1に流れる電流Iの関係を示したものである。入力電圧が0Vから0.8Vの範囲では、図4に示すNチャネルトランジスタM1〜M3が全てオフ状態となるため、インピーダンス制御回路8aの合成抵抗値は無限大となり、電流Iは流れない。
入力電圧が0.8Vから1.6Vの範囲では、NチャネルトランジスタM1のみがオン状態、NチャネルトランジスタM2及びM3はオフ状態となるため、インピーダンス制御回路8aの合成抵抗値は30KΩとなる。従って、n値入力端子1には、インピーダンス制御回路8aの合成抵抗値30KΩに応じた電流Iが流れる。
入力電圧が1.6Vから2.5Vの範囲では、NチャネルトランジスタM1及びM2がオン状態、NチャネルトランジスタM3がオフ状態となるため、インピーダンス制御回路8aの合成抵抗値は15KΩとなる。従って、n値入力端子1にはインピーダンス制御回路8aの合成抵抗値15KΩに応じた電流Iが流れる。
入力電圧が2.5V以上の範囲では、NチャネルトランジスタM1〜M3の全てがオン状態となるため、インピーダンス制御回路8aの合成抵抗値は10KΩとなる。従って、n値入力端子1にはインピーダンス制御回路8aの合成抵抗値10KΩに応じた電流Iが流れる。
よって、図6に示すように、n値入力端子1に加えた入力電圧と、電流Iの変化を測定することにより、コンパレータC1〜C3が、それぞれが設定されているスレッシュ電圧で正常に動作しているかを判定することができる。
発明の実施の形態2
本発明の実施の形態2は、発明の実施の形態1におけるインピーダンス制御回路の構成が変更されている。
まず、図7を用いて、本発明の実施の形態2にかかる半導体装置の構成について説明する。図7では、図1のインピーダンス制御回路8が、インピーダンス制御回路9に置き換わっている。また、コンパレータC1〜Cn−1には、V1>V2>・・・>Vn−1なる関係をみたす、それぞれ異なるスレッシュ電圧V1〜Vn−1が設定されている。その他は、図1の構成と同様であるので、重複する説明を省略する。
本発明の実施の形態2は、発明の実施の形態1におけるインピーダンス制御回路の構成が変更されている。
まず、図7を用いて、本発明の実施の形態2にかかる半導体装置の構成について説明する。図7では、図1のインピーダンス制御回路8が、インピーダンス制御回路9に置き換わっている。また、コンパレータC1〜Cn−1には、V1>V2>・・・>Vn−1なる関係をみたす、それぞれ異なるスレッシュ電圧V1〜Vn−1が設定されている。その他は、図1の構成と同様であるので、重複する説明を省略する。
図8を用いて、インピーダンス制御回路9の回路構成を説明する。図8に示すように、入力ノードY0と基準電位である電源電位との間に、(n−1)個のインピーダンス切替回路SU1〜SUn−1が配置されている。インピーダンス切替回路SU1〜SUn−1は、それぞれPチャネルトランジスタMU1〜MUn−1と抵抗器RU1〜RUn−1により構成される。PチャネルトランジスタMU1〜MUn−1のゲートには、それぞれコンパレータ出力ノードY1〜Yn−1が接続されている。ソースは基準電位である電源電位に接続されている。ドレインはそれぞれプルアップの抵抗器RU1〜RUn−1を介して、入力ノードY0に接続されている。
図7に示す半導体装置の動作を説明する。n値入力端子1に与える入力電圧を電源電圧から順次減少させてゆくと、最初にコンパレータC1の出力信号が"0"となる。入力電圧を順次減少させると、次にコンパレータC2の出力信号が"0"となる。同様に、入力電圧を順次減少させると、最後にコンパレータCn−1の出力信号が"0"となる。
図8に示すインピーダンス制御回路9の動作を説明する。n値入力端子1に与える入力電圧を電源電圧から順次減少させてゆくと、コンパレータ出力ノードY1を介して、コンパレータC1の出力信号"0"がPチャネルトランジスタMU1に供給される。よって、PチャネルトランジスタMU1がオン状態となる。PチャネルトランジスタMU1のソースには電源電位が接続され、ドレインには抵抗器RU1が接続されているので、n値入力端子1の入力電圧と電源電位との電位差による電流IU1がインピーダンス切替回路SU1に流れる。
入力電圧を順次減少させると、コンパレータ出力ノードY2を介して、コンパレータC2の出力信号"0"がPチャネルトランジスタMU2に供給される。よって、PチャネルトランジスタMU2がオン状態となり、電流IU2がインピーダンス切替回路SU2に流れる。同様に、入力電圧を順次減少させると、最後に、コンパレータ出力ノードYn−1を介して、コンパレータCn−1の出力信号"0"がPチャネルトランジスタMUn−1に供給される。よって、PチャネルトランジスタMUn−1がオン状態となり、電流IUn−1がインピーダンス切替回路SUn−1に流れる。つまり、入力電圧の減少に伴い、インピーダンス切替回路SU1〜SUn−1は順次導通状態となり、インピーダンス制御回路9全体の合成抵抗値は減少し、n値入力端子1に流れる電流IU(IU=IU1+IU2+・・・+IUn−1)は増加してゆく。
このとき、抵抗器RU1〜RUn−1の抵抗値をあらかじめ設定しておけば、n値入力端子1に与える入力電圧と、電流IUの関係を知ることができる。すなわち、本構成によれば、電流IUを観測することで、コンパレータC1〜Cn−1が設定されているスレッシュ電圧で正常に動作しているかを判定することができる。よって、図1の半導体装置と同様の機能を実現することができる。
なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。例えば、インピーダンス制御回路またはインピーダンス切替回路は、同じ機能を実現できるのであれば、他の構成であっても構わない。
上記実施の形態では、内部ロジックとインピーダンス制御回路を分けて記載しているが、インピーダンス制御回路は内部ロジックに組み込まれていてもよい。さらに、インピーダンス切替回路は、内部ロジックを構成する論理回路内に分散配置されていてもよい。
1 n値入力端子
3 内部ロジック
4 出力モード切替スイッチ
5 出力端子
6 スレッシュ電圧テスト回路
7 出力端子
8、8a、9 インピーダンス制御回路
C1〜Cn−1 コンパレータ
Y0 入力ノード
Y1〜Yn−1 コンパレータ出力ノード
M1〜Mn−1 Nチャネルトランジスタ
R1〜Rn−1 抵抗器
S1〜Sn−1 インピーダンス切替回路
MU1〜MUn−1 Pチャネルトランジスタ
RU1〜RUn−1 抵抗器
SU1〜SUn−1 インピーダンス切替回路
GND 接地
VCC 電源
3 内部ロジック
4 出力モード切替スイッチ
5 出力端子
6 スレッシュ電圧テスト回路
7 出力端子
8、8a、9 インピーダンス制御回路
C1〜Cn−1 コンパレータ
Y0 入力ノード
Y1〜Yn−1 コンパレータ出力ノード
M1〜Mn−1 Nチャネルトランジスタ
R1〜Rn−1 抵抗器
S1〜Sn−1 インピーダンス切替回路
MU1〜MUn−1 Pチャネルトランジスタ
RU1〜RUn−1 抵抗器
SU1〜SUn−1 インピーダンス切替回路
GND 接地
VCC 電源
Claims (6)
- 入力信号が入力される入力端子と、
当該入力端子に入力された入力信号に応じてそれぞれ異なるスレッシュ電圧で動作する複数のコンパレータと、
前記入力端子及び前記複数のコンパレータの出力のそれぞれと接続され、前記複数のコンパレータの出力信号に応じて合成抵抗値を変化させることにより、前記入力端子を流れる電流を変化させるインピーダンス制御回路とを備えた半導体装置。 - 前記インピーダンス制御回路は、前記入力端子と基準電位との間に並列に接続されたインピーダンス切替回路を備えることを特徴とする、
請求項1に記載の半導体装置。 - 前記インピーダンス切替回路の制御端子は、それぞれ異なるコンパレータの出力端子に接続され、
前記インピーダンス切替回路は、前記出力信号に応じてスイッチング動作をすることを特徴とする、
請求項2に記載の半導体装置。 - 前記インピーダンス切替回路はスイッチ素子と抵抗器を含むことを特徴とする、請求項2または3に記載の半導体装置。
- 前記スイッチ素子はNチャネルトランジスタであり、
前記基準電位は接地電位であることを特徴とする、
請求項4に記載の半導体装置。 - 前記スイッチ素子はPチャネルトランジスタであり、
前記基準電位は電源電位であることを特徴とする、
請求項4に記載の半導体装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009045331A JP2010197326A (ja) | 2009-02-27 | 2009-02-27 | 半導体装置 |
US12/654,286 US8093927B2 (en) | 2009-02-27 | 2009-12-16 | Semiconductor device including a test circuit of a multivalued logic circuit having an impedance control |
US13/327,003 US20120086478A1 (en) | 2009-02-27 | 2011-12-15 | Semiconductor device including a test circuit of a multivalued logic circuit having an impedance control |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009045331A JP2010197326A (ja) | 2009-02-27 | 2009-02-27 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010197326A true JP2010197326A (ja) | 2010-09-09 |
Family
ID=42666781
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009045331A Pending JP2010197326A (ja) | 2009-02-27 | 2009-02-27 | 半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (2) | US8093927B2 (ja) |
JP (1) | JP2010197326A (ja) |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0782481B2 (ja) * | 1989-12-26 | 1995-09-06 | 三菱電機株式会社 | 半導体神経回路網 |
JP2648218B2 (ja) | 1990-01-10 | 1997-08-27 | 松下電子工業株式会社 | 半導体装置 |
US5860161A (en) * | 1996-08-14 | 1999-01-12 | Advanced Micro Devices, Inc. | Microcontroller configured to indicate internal memory accesses externally |
US6094075A (en) * | 1997-08-29 | 2000-07-25 | Rambus Incorporated | Current control technique |
JP3209181B2 (ja) | 1998-05-29 | 2001-09-17 | 日本電気株式会社 | 緩オン/オフ信号発生回路 |
US20070273350A1 (en) * | 2004-05-11 | 2007-11-29 | Seiichi Yamamoto | Pwm Drive Circuit |
US7348829B2 (en) * | 2006-03-24 | 2008-03-25 | Intersil Americas Inc. | Slew rate control of a charge pump |
-
2009
- 2009-02-27 JP JP2009045331A patent/JP2010197326A/ja active Pending
- 2009-12-16 US US12/654,286 patent/US8093927B2/en not_active Expired - Fee Related
-
2011
- 2011-12-15 US US13/327,003 patent/US20120086478A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US20120086478A1 (en) | 2012-04-12 |
US8093927B2 (en) | 2012-01-10 |
US20100219872A1 (en) | 2010-09-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8598936B2 (en) | Semiconductor integrated circuit | |
KR101623117B1 (ko) | 레벨 쉬프팅이 가능한 로직 회로 | |
KR20040065013A (ko) | 파워 검출부를 구비하여 누설 전류 경로를 차단하는 레벨쉬프터 | |
US7952388B1 (en) | Semiconductor device | |
US8373485B2 (en) | Voltage level shifting apparatus | |
KR101468897B1 (ko) | 도미도 로직 회로 및 파이프라인 도미노 로직 회로 | |
US7994835B2 (en) | Duty control circuit and semiconductor device having the same | |
US7425860B2 (en) | Level converting circuit | |
KR101803464B1 (ko) | 다수 판정 회로 | |
US9191006B1 (en) | Current-limited level shift circuit | |
JP5618275B2 (ja) | Cmosインバータを用いたマルチプレクサ、デマルチプレクサ、ルックアップテーブルおよび集積回路 | |
JP2010197326A (ja) | 半導体装置 | |
US20050127970A1 (en) | Input/output block with programmable hysteresis | |
JP2008258966A (ja) | Vthシフト回路及びD/A変換器 | |
KR101803465B1 (ko) | 다수 판정 회로 | |
JP2011103557A (ja) | ドライバ回路および試験装置 | |
JP2015002507A (ja) | スイッチ回路 | |
KR100968442B1 (ko) | 저전력 동작모드용 기준전압 발생 장치 | |
JP6616953B2 (ja) | 信号出力回路 | |
US10574228B2 (en) | Signal multiplexer | |
JP6318908B2 (ja) | インターフェース回路 | |
KR100964791B1 (ko) | 전압레벨 변환기 | |
CN112750391A (zh) | 显示器驱动装置 | |
KR101080210B1 (ko) | 반도체 집적 회로 | |
JP2008211560A (ja) | 信号増幅器 |