KR920005172A - 테스트 모드 진입을 위한 클럭된 호출 코드를 가지는 반도체 메모리 - Google Patents

테스트 모드 진입을 위한 클럭된 호출 코드를 가지는 반도체 메모리 Download PDF

Info

Publication number
KR920005172A
KR920005172A KR1019910014249A KR910014249A KR920005172A KR 920005172 A KR920005172 A KR 920005172A KR 1019910014249 A KR1019910014249 A KR 1019910014249A KR 910014249 A KR910014249 A KR 910014249A KR 920005172 A KR920005172 A KR 920005172A
Authority
KR
South Korea
Prior art keywords
terminals
special
signal
integrated circuit
operation mode
Prior art date
Application number
KR1019910014249A
Other languages
English (en)
Other versions
KR100206532B1 (en
Inventor
카알 슬레머 웰리엄
Original Assignee
원본 미기재
에스지에스-톰슨 마이크로일렉트로닉스 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 원본 미기재, 에스지에스-톰슨 마이크로일렉트로닉스 인코포레이티드 filed Critical 원본 미기재
Publication of KR920005172A publication Critical patent/KR920005172A/ko
Application granted granted Critical
Publication of KR100206532B1 publication Critical patent/KR100206532B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/46—Test trigger logic

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

내용 없음

Description

테스트 모드 진입을 위한 클럭된 호출 코드를 가지는 반도체 메모리
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 실시예를 포함하는 메모리 소자의 블럭도.
제2도는 제1도의 메모리 소자내의 테스트 모드동작 회로를 나타낸 블록도.
제2a도 및 제2b도는 제1도의 테스트 모드 동작 회로의 다른 실시예를 나타낸 블럭도.

Claims (20)

  1. 정상 동작 모드와 특별 동작 모드를 가진 집적 회로로서, 특별 동작 모드가 요망됨을 나타내는 신호를 수신하기 위한 제1단자와, 특별동작 모드의 선택을 나타내는 코드를 수신하기 위한 복수의 단자와, 상기한 제1단자 및 복수의 단자에 결합되는 입력을 구비하며, 특별 동작모드의 선택을 나타내는 신호를 제공하는 출력을 구비하고, 상기한 특별 동작모드의 요망에 관한 신호를 수신하는 상기한 제1단자에 응답하여 상기한 복수의 단자에 수신되는 코드를 평가하며, 상기한 코드 값에 응답하여 선택을 표시하는 신호를 제공하는 회로로 구성되고, 상기한 복수의 단자들의 갯수는 활용가능한 특별 동작 모드 중에서 어느 하나를 선택하는데 소요되는 최소의 갯수보다 많은 것을 특징으로 하는 집적회로.
  2. 제1항에 있어서, 상기한 집적 회로는 복수의 특별동작 모드를 가진 것을 특징으로 하는 집적회로.
  3. 제1항에 있어서, 상기한 회로는 상기한 복수의 단자에 모두 동일한 논리 상태가 수신되는 조건에 해당하는 상기한 코드값을 응답하여 특별 동작 모드의 선택을 나타내는 신호를 제공하지 않도록 된 것을 특징으로 하는 집적회로.
  4. 제1항에 있어서, 상기한 집적 회로내에서 활용가능한 특별 동작 모드의 갯수는 n개이며, 상기한 복수의 단자의 갯수는 〔log2(n)+1〕의 값보다 크거나 이 값과 동일하게 되어 있는 것을 특징으로 하는 집적회로.
  5. 제1항에 있어서, 상기한 회로는 상기한 특별 동작 모드의 요망에 관한 신호가 상기한 제1단자에 수신될 때마다 응답하여 상기한 복수의 단자상의 코드에 여러차례에 걸쳐 평가하며, 미리 선택된 코드의 순서를 정합시키는 복수의 상기한 코드값에 따른 선택 표시 신호를 제공하도록 되어 있는 것을 특징으로 하는 집적회로.
  6. 제1항에 있어서, 상기 집적 회로는 상기한 제1단자에 결합되어, 정상 동작모드에서는 상기한 제1단자에 있어서의 제1및 제2한계 사이의 범위안에 있는 신호에 응답하여 동작하는 기능 회로를 부가적으로 포함하며, 상기한 특별 동작 모드가 요망됨을 나타내는 상기한 신호는 상기한 범위밖의 신호인 것을 특징으로 하는 집적회로.
  7. 제1항에 있어서, 상기 집적 회로는 상기한 복수의 단자에 결합되어, 정상 동작 모드에서는, 상기한 복수의 단자에 수신되는 신호에 응답하여 동작하는 기능 회로를 부가적으로 포함한 것을 특징으로 하는 집적회로.
  8. 정상 동작 모드와 특별 동작 모드를 가진 집적 회로로서, 특별 동작 모드가 요망됨을 나타내는 신호를 수신하기 위한 제1단자와, 특별동작 모드의 선택을 나타내는 코드를 수신하기 위한 복수의 단자와, 상기한 제1단자 및 복수의 단자에 결합되는 입력을 구비하며, 특별 동작모드의 선택을 나타내는 신호를 제공하는 출력을 구비하고, 상기한 특별 동작 모드의 요망에 관한 신호를 수신하는 상기한 제1단자에 응답하여 상기한 복수의 단자에 수신되는 코드를 평가하며, 상기한 코드 값에 응답하여 선택을 표시하는 신호를 제공하는 반면, 상기한 복수의 단자들에 모두 동일한 논리 상태가 수신되는 조건에 해당하는 상기 코드값에 응답하여서는 특별 동작 모드의 선택을 나타내는 신호를 제공하지 않도록 되어 있는 회로로 구성됨을 특징으로 하는 집적회로.
  9. 제8항에 있어서, 상기한 집적 회로는 하나의 정상 동작 모드와 복수의 특별동작 모드를 가지는 것을 특징으로 하는 집적회로.
  10. 제8항에 있어서, 상기한 집적 회로내에서 활용가능한 특별 동작 모드의 갯수는 n개이며, 상기한 복수의 단자의 갯수는 〔log2(n)+1〕의 값보다 크거나 이 값과 동일하게 되어 있는 것을 특징으로 하는 집적회로.
  11. 제8항에 있어서, 특별 동작 모드가 요망됨을 나타내는 신호는 과전압 출현인것을 특징으로 하는 집적회로.
  12. 제8항에 있어서, 상기 집적회로는 상기한 제1단자에 결합되어, 정상 동작 모드에서는 상기한 제1단자에 있어서의 제1및 제2한계 사이의 범위안에 있는 신호에 응답하여 동작하는 기능 회로를 부가적으로 포함하며, 상기한 특별 동작 모드가 요망됨을 나타내는 상기한 신호를 상기한 범위 밖의 신호인 것을 특징으로 하는 집적회로.
  13. 제8항에 있어서, 상기 집적 회로는 상기한 복수의 단자에 결합되어, 정상 동작 모드에서는 상기한 복수의 단자에 수신되는 신호들에 응답하여 동작하는 기능회로를 부가적으로 포함한 것을 특징으로 하는 집적회로.
  14. 집적 회로내에서 특별 동작 모드를 동작시키는 방법으로서, 특별 동작 모드가 요망됨을 나타내는 신호를 수신하는 단계와, 상기 신호의 수신시 복수의 단자에 수신되는 특별 동작 모드에의 진입을 나타내는 값을 평가하는 단계와, 상기의 표시된 특별 동작 모드를 동작시키는 동작 신호를 발생시키는 단계로 구성되며, 상기한 복수의 단자의 갯수는 활용가능한 특별 동작 모드 중에서 어느 하나를 선택하는데 소요되는 최소의 갯수보다 많은 것을 특징으로 하는 특별 동작 모드를 동작시키는 방법.
  15. 제14항에 있어서, 복수의 특별 동작 모드들이 활용될 수 있는 것을 특징으로 하는 특별 동작 모드를 동작시키는 방법.
  16. 제15항에 있어서, 상기한 집적 회로내에서 활용가능한 특별 동작 모드의 갯수는 n개이며, 상기한 복수의 단자의 갯수는 〔log2(n)+1〕의 값보다 크거나 이 값과 동일하게 되어 있는 것을 특징으로 하는 특별 동작 모드를 동작시키는 방법.
  17. 제15항에 있어서, 상기 방법은 동일한 논리 레벨을 수신하는 모든 복수의 단자에 응답하여서는 가능 신호를 발생시키지 않도록 되어 있는 단계를 부가적으로 포함한 것을 특징으로 하는 특별 동작 모드를 동작시키는 방법.
  18. 제15항에 있어서, 상기한 신호는 어느 일 단자에 있어서의 과전압 조건인 것을 특징으로 하는 특별 동작 모드를 동작시키는 방법.
  19. 제15항에 있어서, 상기 방법은 특별 동작 모드를 동작시키는 상기한 신호의 발생 단계 이후에 특별 테스트 동작을 수행하는 단계를 부가적으로 포함한 것을 특징으로 하는 특별 동작 모드를 동작시키는 방법.
  20. 제17항에 있어서, 상기한 평가 단계는 복수의 상기한 신호의 수신시에 상기한 복수의 단자에 수신되는 복수의 값을 평가하며 복수의 값들을 미리 선택된 코드의 순서와 비교하도록 되어 있으며, 상기 발생 단계는 미리 선택된 코드의 순서를 정합시키는 복수의 값들에 응답하는 동작 신호를 발생함을 특징으로 하는 특별 동작 모드를 동작시키는 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019910014249A 1990-08-17 1991-08-17 Semiconductor memory with a clocked access code for test mode entry KR100206532B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/569,009 US5072137A (en) 1990-08-17 1990-08-17 Semiconductor memory with a clocked access code for test mode entry
US07/569,009 1990-08-17

Publications (2)

Publication Number Publication Date
KR920005172A true KR920005172A (ko) 1992-03-28
KR100206532B1 KR100206532B1 (en) 1999-07-01

Family

ID=24273717

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910014249A KR100206532B1 (en) 1990-08-17 1991-08-17 Semiconductor memory with a clocked access code for test mode entry

Country Status (5)

Country Link
US (1) US5072137A (ko)
EP (2) EP0753860A2 (ko)
JP (1) JP3192173B2 (ko)
KR (1) KR100206532B1 (ko)
DE (1) DE69125226T2 (ko)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5210448A (en) * 1990-06-13 1993-05-11 Ricoh Company, Ltd. Programmable logic device
US5265100A (en) * 1990-07-13 1993-11-23 Sgs-Thomson Microelectronics, Inc. Semiconductor memory with improved test mode
US5309446A (en) * 1990-07-31 1994-05-03 Texas Instruments Incorporated Test validation method for a semiconductor memory device
US5072138A (en) 1990-08-17 1991-12-10 Sgs-Thomson Microelectronics, Inc. Semiconductor memory with sequential clocked access codes for test mode entry
US5299203A (en) 1990-08-17 1994-03-29 Sgs-Thomson Microelectronics, Inc. Semiconductor memory with a flag for indicating test mode
US5177745A (en) * 1990-09-26 1993-01-05 Intel Corporation Memory device with a test mode
US5373509A (en) * 1991-07-23 1994-12-13 Matsushita Electric Industrial Co., Ltd. Semiconductor memory device and method of testing the same
KR950001293B1 (ko) * 1992-04-22 1995-02-15 삼성전자주식회사 반도체 메모리칩의 병렬테스트 회로
JP2768175B2 (ja) * 1992-10-26 1998-06-25 日本電気株式会社 半導体メモリ
US5414380A (en) * 1993-04-19 1995-05-09 Motorola, Inc. Integrated circuit with an active-level configurable and method therefor
US5864565A (en) 1993-06-15 1999-01-26 Micron Technology, Inc. Semiconductor integrated circuit having compression circuitry for compressing test data, and the test system and method for utilizing the semiconductor integrated circuit
US5629943A (en) * 1993-12-22 1997-05-13 Sgs-Thomson Microelectronics, Inc. Integrated circuit memory with double bitline low special test mode control from output enable
US5751944A (en) * 1995-07-28 1998-05-12 Micron Quantum Devices, Inc. Non-volatile memory system having automatic cycling test function
US5925142A (en) 1995-10-06 1999-07-20 Micron Technology, Inc. Self-test RAM using external synchronous clock
US6144594A (en) 1996-01-19 2000-11-07 Stmicroelectronics, Inc. Test mode activation and data override
GB2330208A (en) * 1996-12-23 1999-04-14 Holtek Microelectronics Inc Integrated circuit with a built-in test mode activation system
JPH1186575A (ja) * 1997-09-05 1999-03-30 Oki Electric Ind Co Ltd 不揮発性半導体記憶装置
JP3963625B2 (ja) 1999-02-24 2007-08-22 富士フイルム株式会社 ポジ型フォトレジスト組成物
WO2001040167A1 (fr) 1999-12-03 2001-06-07 Toyo Gosei Kogyo Co., Ltd. Procede de production de derive de sel d'onium et nouveau derive de sel d'onium
JP2001243797A (ja) * 2000-02-29 2001-09-07 Fujitsu Ltd 半導体装置及びその試験方法
KR100408684B1 (ko) * 2001-06-20 2003-12-06 주식회사 하이닉스반도체 스페셜 테스트 모드를 구현하는 회로 및 이를 이용하는반도체 메모리 장치
US20030212939A1 (en) * 2002-05-09 2003-11-13 Baker Ronald N. Method and apparatus for selecting the operational mode of an integrated circuit
US7293207B2 (en) * 2002-10-02 2007-11-06 American Megatrends, Inc Method for testing memory in a computer system utilizing a CPU with either 32-bit or 36-bit memory addressing
CN101128803B (zh) * 2005-02-24 2013-06-26 密克罗奇普技术公司 启用数字装置中的特殊模式
CN106918775A (zh) * 2017-04-21 2017-07-04 成都锐成芯微科技股份有限公司 芯片测试模式的进入方法
CN108196181B (zh) * 2017-12-18 2020-12-11 上海艾为电子技术股份有限公司 一种芯片测试模式进入方法、进入系统及芯片

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6095799A (ja) * 1983-10-31 1985-05-29 Nec Corp プログラマブル・リ−ド・オンリ−・メモリ
US4601034A (en) * 1984-03-30 1986-07-15 Texas Instruments Incorporated Method and apparatus for testing very large scale integrated memory circuits
US4654849B1 (en) * 1984-08-31 1999-06-22 Texas Instruments Inc High speed concurrent testing of dynamic read/write memory array
JPS62121374A (ja) * 1985-11-20 1987-06-02 Ricoh Co Ltd テストモ−ド起動回路
JPS62170094A (ja) * 1986-01-21 1987-07-27 Mitsubishi Electric Corp 半導体記憶回路
US4733168A (en) * 1986-03-21 1988-03-22 Harris Corporation Test enabling circuit for enabling overhead test circuitry in programmable devices
JPH0752217B2 (ja) * 1986-12-20 1995-06-05 富士通株式会社 半導体装置
JP2603206B2 (ja) * 1987-03-16 1997-04-23 シーメンス、アクチエンゲゼルシヤフト 多段集積デコーダ装置
US4812675A (en) * 1987-04-15 1989-03-14 Exel Microelectronics Incorporated Security element circuit for programmable logic array
JP2521774B2 (ja) * 1987-10-02 1996-08-07 株式会社日立製作所 メモリ内蔵型論理ｌｓｉ及びそのｌｓｉの試験方法
FR2623652A1 (fr) * 1987-11-20 1989-05-26 Philips Nv Unite de memoire statique a plusieurs modes de test et ordinateur muni de telles unites
KR900008554B1 (ko) * 1988-04-23 1990-11-24 삼성전자 주식회사 메모리 동작모드 선택회로
US4987325A (en) * 1988-07-13 1991-01-22 Samsung Electronics Co., Ltd. Mode selecting circuit for semiconductor memory device
KR910005615B1 (ko) * 1988-07-18 1991-07-31 삼성전자 주식회사 프로그래머블 순차코오드 인식회로
US4942319A (en) * 1989-01-19 1990-07-17 National Semiconductor Corp. Multiple page programmable logic architecture
JPH1130394A (ja) * 1997-07-11 1999-02-02 Hitachi Constr Mach Co Ltd 建設機械の給脂装置

Also Published As

Publication number Publication date
DE69125226T2 (de) 1997-10-09
EP0471543B1 (en) 1997-03-19
DE69125226D1 (de) 1997-04-24
EP0471543A2 (en) 1992-02-19
EP0471543A3 (en) 1993-02-03
US5072137A (en) 1991-12-10
EP0753860A2 (en) 1997-01-15
JP3192173B2 (ja) 2001-07-23
JPH06123762A (ja) 1994-05-06
KR100206532B1 (en) 1999-07-01

Similar Documents

Publication Publication Date Title
KR920005172A (ko) 테스트 모드 진입을 위한 클럭된 호출 코드를 가지는 반도체 메모리
KR920005171A (ko) 테스트 모드 진입을 위한 연속적으로 클럭크된 호출 코드들을 가진 반도체 메모리
KR920005167A (ko) 테스트 모드 진입을 위한 복수의 클럭킹을 가진 반도체 메모리
KR920008768A (ko) 반도체기억장치
KR860002148A (ko) 반도체 집적회로 장치
KR920001518A (ko) 반도체 집적회로
US4837505A (en) Test mode activation circuit
KR920005173A (ko) 칩 동작상에 자동 테스트 모드의 이탈을 가진 반도체 메모리
KR890007126A (ko) 프로그램 가능 입력/출력 회로
KR890017777A (ko) 반도체 집적회로의 자동배선방법
KR920002393A (ko) 자동차용 입력인터페이스
KR920005169A (ko) 테스트 모드를 지시하기 위한 플래그를 가지는 반도체 메모리
KR910017809A (ko) 디지탈 신호 프로세서
TW374968B (en) Testing method and testing apparatus of electronic circuit
KR920005168A (ko) 테스트 모드 동안의 출력 동작으로부터 칩 동작 제어를 가진 반도체 메모리
KR970072438A (ko) 반도체 장치에 사용된 주변 디바이스 식별방법
KR920018774A (ko) Lsi용 테스트 신호 출력회로
KR910014809A (ko) 논리 시뮬레이션 방법
KR960043127A (ko) 반도체 메모리 장치의 퓨즈소자 회로
KR890011076A (ko) 전화용 반도체 집적회로
KR910014785A (ko) 집적회로장치(integrated circuit device)
SU1767503A1 (ru) Устройство дл решени задач на графах
KR20000017416A (ko) 반도체 장치
KR950020216A (ko) 신호처리장치
KR900003737A (ko) 확장성을 갖는 신호 순서 정리방법 및 회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020403

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee