KR920018774A - Lsi용 테스트 신호 출력회로 - Google Patents

Lsi용 테스트 신호 출력회로 Download PDF

Info

Publication number
KR920018774A
KR920018774A KR1019920005042A KR920005042A KR920018774A KR 920018774 A KR920018774 A KR 920018774A KR 1019920005042 A KR1019920005042 A KR 1019920005042A KR 920005042 A KR920005042 A KR 920005042A KR 920018774 A KR920018774 A KR 920018774A
Authority
KR
South Korea
Prior art keywords
output
test
signal
lsi
mode
Prior art date
Application number
KR1019920005042A
Other languages
English (en)
Other versions
KR960003364B1 (ko
Inventor
히또시 야마하따
마사히로 구스다
Original Assignee
세끼모또 다다히로
니뽄 덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세끼모또 다다히로, 니뽄 덴끼 가부시끼가이샤 filed Critical 세끼모또 다다히로
Publication of KR920018774A publication Critical patent/KR920018774A/ko
Application granted granted Critical
Publication of KR960003364B1 publication Critical patent/KR960003364B1/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318572—Input/Output interfaces
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31701—Arrangements for setting the Unit Under Test [UUT] in a test mode

Abstract

내용 없음

Description

LSI용 테스트 신호 출력회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1실시예의 회로도,
제2도는 제1실시예의 일부의 상세 회로도.

Claims (4)

  1. 최소한 하나의 테스트 신호 출력 단자, 최소한 하나의 테스트－모드 신호 입력 단자, 상기 테스트－모드 신호 입력단자로부터 한 신호를 디코딩하기 위한 디코더와, 상기 디코더의 출력에 응답하여 LSI내의 내부 신호의 선택적으로 지정된 출력을 상기 테스트 신호 출력 단자로 통과시키기 위한 최소한 하나의 선택기를 포함하는 LSI용 테스트 신호 출력 회로.
  2. 제1항에 있어서, 상기 테스트 신호 출력 단자의 수는 n이고, 상기 테스트－모드 신호 입력 단자의 수는 m이며, 상기 디코더는 m－입력과 2m－출력으로 구성되고, 각각 2m－입력으로되는 상기 선택기에 수는 n이 되는데, 지정된 내부 신호의 2m×n의 출력은 상기 테스트 신호 출력 단자에서 발생되는 LSI용 테스트 신호 출력회로.
  3. 제1항에 있어서, 상기 테스트－모드 신호 입력 단자중 최소한 하나의 입력 단자는 상기 테스트 신호 출력 단자와 시분할되는 기능으로 구성되고, 전체의 LSI를 리셋트하기 위한 리셋트 입력 신호의 배면 엣지를 검출하기 위한 하강 검출 회로, 상기 하강 검출회로의 출력에 응답하여 상기 테스트－모드 신호 입력 모드와, 상기 테스트 신호 출력 모드 사이의 상기 입력 단자들을 스위치 하기 위한 입력－출력 스위칭 회로와, 상기 하강 검출 회로의 출력에 응답하여 상기 디코더의 출력 혹은, 상기 테스트－모드 신호 입력 단자로부터의 테스트 모드 신호를 래치하기 위한 래치를 포함하고, 상기 선택에의 출력을 상기 래치의 출력에 응답하여 제어되는 LSI용 테스트 신호 출력 회로.
  4. 제1항에 있어서, 상기 테스트－모드 신호 입력 단자중 최소한 하나의 입력 단자는 지정된 통상 단자와 시분할되는 기능으로 구성되고, 전체의 LSI를 리셋트하기 위해 리셋트 입력 신호의 배면 엣지를 검출하기 위한 하강 검출 회로, 상기 하강 검출 회로의 출력에 응답하여 상기 디코더의 출력, 혹은, 상기 테스트 모드 신호 입력 단자로부터의 테스트 모드 신호를 래치하기 위한 래치를 포함하고, 상기 선택기의 출력은 상기 래치의 출력에 응답하여 제어되는 LSI용 테스트 신호 출력회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920005042A 1991-03-27 1992-03-27 Lsi용 테스트 신호 출력 회로 KR960003364B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP6229291 1991-03-27
JP91-62292 1991-03-27

Publications (2)

Publication Number Publication Date
KR920018774A true KR920018774A (ko) 1992-10-22
KR960003364B1 KR960003364B1 (ko) 1996-03-09

Family

ID=13195898

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920005042A KR960003364B1 (ko) 1991-03-27 1992-03-27 Lsi용 테스트 신호 출력 회로

Country Status (5)

Country Link
US (1) US5379300A (ko)
EP (1) EP0506462B1 (ko)
JP (1) JPH05302961A (ko)
KR (1) KR960003364B1 (ko)
DE (1) DE69211741T2 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0779155A (ja) * 1993-09-06 1995-03-20 Mitsubishi Electric Corp 信号選択装置
JPH07167920A (ja) * 1993-10-18 1995-07-04 Fujitsu Ltd Ｌｓｉ
US5726995A (en) * 1994-12-15 1998-03-10 Intel Corporation Method and apparatus for selecting modes of an intergrated circuit
US5869979A (en) * 1996-04-05 1999-02-09 Altera Corporation Technique for preconditioning I/Os during reconfiguration
US6260163B1 (en) 1997-12-12 2001-07-10 International Business Machines Corporation Testing high I/O integrated circuits on a low I/O tester
JPH11231967A (ja) 1998-02-17 1999-08-27 Nec Corp クロック出力回路
US6687863B1 (en) 1999-07-29 2004-02-03 Matsushita Electric Industrial Co., Ltd. Integrated circuit internal signal monitoring apparatus
JP2002340978A (ja) 2001-05-10 2002-11-27 Canon Inc 出力制御回路および出力制御方法
KR100512175B1 (ko) * 2003-03-17 2005-09-02 삼성전자주식회사 출력 신호들을 선택적으로 출력가능한 반도체 집적 회로및 그것의 테스트 방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62250593A (ja) * 1986-04-23 1987-10-31 Hitachi Ltd ダイナミツク型ｒａｍ
US4710927A (en) * 1986-07-24 1987-12-01 Integrated Device Technology, Inc. Diagnostic circuit
US5012180A (en) * 1988-05-17 1991-04-30 Zilog, Inc. System for testing internal nodes
US4975641A (en) * 1988-07-14 1990-12-04 Sharp Kabushiki Kaisha Integrated circuit and method for testing the integrated circuit
US4980889A (en) * 1988-12-29 1990-12-25 Deguise Wayne J Multi-mode testing systems
JPH02181677A (ja) * 1989-01-06 1990-07-16 Sharp Corp Ｌｓｉのテストモード切替方式
US5001713A (en) * 1989-02-08 1991-03-19 Texas Instruments Incorporated Event qualified testing architecture for integrated circuits
EP0403821B1 (en) * 1989-05-31 1995-02-01 Fujitsu Limited Semiconductor integrated circuit device incorporating a test circuit
US5072447A (en) * 1989-11-08 1991-12-10 National Semiconductor Corporation Pattern injector
JP2561164B2 (ja) * 1990-02-26 1996-12-04 三菱電機株式会社 半導体集積回路
JPH03252569A (ja) * 1990-02-26 1991-11-11 Advanced Micro Devicds Inc スキャンパス用レジスタ回路

Also Published As

Publication number Publication date
DE69211741D1 (de) 1996-08-01
EP0506462A3 (en) 1993-05-12
JPH05302961A (ja) 1993-11-16
DE69211741T2 (de) 1996-10-24
EP0506462A2 (en) 1992-09-30
EP0506462B1 (en) 1996-06-26
KR960003364B1 (ko) 1996-03-09
US5379300A (en) 1995-01-03

Similar Documents

Publication Publication Date Title
KR850000793A (ko) 반도체(rom)
KR840002107A (ko) 검사 벡터 인덱싱 방법 및 장치
KR870005279A (ko) 제어장치
KR860009420A (ko) 내부회로의 동작모드 스위칭 기능을 갖는 반도체 집적회로
KR920018774A (ko) Lsi용 테스트 신호 출력회로
KR900013523A (ko) 반도체 기억장치
KR950704735A (ko) 마이크로 컴퓨터(Microcomputer)
KR920002393A (ko) 자동차용 입력인터페이스
KR870700157A (ko) 기 억 장 치
KR950023885A (ko) 복수의 입력을 받아 그 중의 하나를 선택적으로 출력하는 전압 선택장치
KR960042413A (ko) 데이터 처리 시스템
KR850007487A (ko) 냉동장치용 전자제어시스템의 현장 시험방법
KR910017759A (ko) 순서동작형 논리회로 디바이스
KR950001534A (ko) 주사 체인내에 비주사가능한 부분의 상태를 포함하기 위한 방법 및 장치
KR910018916A (ko) 정보처리장치
KR960027307A (ko) 멀티플렉서
KR960018935A (ko) 자동레벨선택기능을 가지는 신호수신장치
KR900002177A (ko) 기호압축회로
KR910014809A (ko) 논리 시뮬레이션 방법
KR840003854A (ko) 상호 변경 가능 인터페이스 회로장치
KR920011078A (ko) 래치 회로
SU940090A1 (ru) Выходной узел тестера дл контрол логических блоков
KR960024424A (ko) 롬(rom) 소자 테스트 방법 및 시스템
RU1802407C (ru) Мажоритарное устройство
RU1780171C (ru) Коммутатор

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee