KR960027307A - 멀티플렉서 - Google Patents

멀티플렉서 Download PDF

Info

Publication number
KR960027307A
KR960027307A KR1019950046736A KR19950046736A KR960027307A KR 960027307 A KR960027307 A KR 960027307A KR 1019950046736 A KR1019950046736 A KR 1019950046736A KR 19950046736 A KR19950046736 A KR 19950046736A KR 960027307 A KR960027307 A KR 960027307A
Authority
KR
South Korea
Prior art keywords
terminal
opening
closing portion
signal
closing
Prior art date
Application number
KR1019950046736A
Other languages
English (en)
Other versions
KR0162539B1 (ko
Inventor
아키토시 오사끼
히데오 마쯔이
Original Assignee
기다오까 다까시
미쓰비시 뎅끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 기다오까 다까시, 미쓰비시 뎅끼 가부시끼가이샤 filed Critical 기다오까 다까시
Publication of KR960027307A publication Critical patent/KR960027307A/ko
Application granted granted Critical
Publication of KR0162539B1 publication Critical patent/KR0162539B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
    • H03K17/62—Switching arrangements with several input- output-terminals, e.g. multiplexers, distributors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/1731—Optimisation thereof
    • H03K19/1732—Optimisation thereof by limitation or reduction of the pin/gate ratio

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Electronic Switches (AREA)
  • Analogue/Digital Conversion (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

복수의 신호단자에 하나의 단자를 접속한 제1, 제2, 제3의 개폐부 각각에 제4의 개폐부를 접속하며, 제4의 개폐부에 개폐에 의해 선택한 신호단자로부터 입력된 신호를 다른 신호단자에 출력할 수 있도록 한 멀티플렉서이다.

Description

멀티플렉서
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 본 발명에 관한 멀티플렉서를 내장한 원칩마이크로컴퓨터의 구성도.

Claims (8)

  1. 복수의 신호를 택일적으로 선택 가능한 멀티플렉서에 있어서, 복수의 제1신호단자와, 제2신호단자와, 제3신호단자와, 상기 제1신호단자와 제2단자 각각에 제1단자가 접속되며, 상기 제1신호단자에서 신호단자를 선택하는 복수의제1개폐부와, 상기 제2신호단자에 제1단자가 접속되며, 상기 제1개폐부의 각각의 제2단자에 접속된 제2단자를 가지는 제2개폐부와, 상기 제3신호단자와 제2단자에 접속된 제1단자를 가지는 제3개폐부와, 상기 제1개폐부 및 제2개폐부의 각 제2단자와, 제3개폐부의 제2단자와의 사이에 포개진 제4개폐부를 구비하고, 그 제4개폐부는 상기 제2개폐부 및 상기 제3개폐부가 폐쇄할 때 개방하는 멀티플렉서.
  2. 제1항에 있어서, 상기 제4개폐부가 개방에 응해서, 상기 제1개폐부에 의해 택일적으로 선택된 제1신호단자에서 입력된 신호는, 상기 제2신호단자에서 상기 멀티플렉서 밖으로 출력되어 상기 제3신호단자를 통해 재입력되는 멀티플렉서.
  3. 제1항에 있어서, 제4신호단자를 더 포함하며, 상기 제1개폐부에 의해 택일적으로 선택된 제1신호단자로부터 입력된 신호는, 상기 제4개폐부가 개방에 응해서, 상기 제2신호단자에서 상기 멀티플렉서 밖으로 출력되며, 상기 제4신호단자로부터 재입력되는 멀티플렉서.
  4. 제1항에 있어서, 상기 멀티플렉서는, 상기 제1신호단자 각각에 외부장치가 접속되어 있는 제4신호단자와,상기 제4신호단자를 지나 신호가 상기 멀티플렉서 밖으로 출력되어서 상기 제2신호단자에서 재입력되며, 상기 제4개폐부가 개방에 응해서, 상기 제1개폐부에 의해 택일적으로 선택된 제1신호단자에 접속된 상기 외부장치에 출력되는 멀티플렉서.
  5. 복수의 신호를 택일적으로 선택 가능한 멀티플렉서에 있어서, 복수 회로블록의 각각은; 복수의 제1신호단자와, 제2신호단자와, 상기 제1신호단자 및 제2단자 각각에 제1단자가 접속되며, 신호단자를 택일적으로 상기 제1신호단자에서 선택하는 복수의 제1개폐부와, 상기 제2신호단자에 제1의 단자가 접속되며, 상기 제1개폐부의 각 제2단자에 접속되는 제2개폐부와, 상기 제1개폐부 및 상기 제2개폐부의 각 제2단자에 제1단자가 접속되어 있으며, 상기 제2개폐부가 폐쇄에 응해서 개방되는 제3개폐부와, 제3신호단자와, 그 제3신호단자에 제1단자가 접속되며, 하나의 회로블록의 제3개폐부의 제2단자에 제2단자가 접속된 제4개폐부를 구비하고, 같은 회로블록에서 제3개폐부는 상기 다른 하나의 회로블록에서제3개폐부의 제2단자에 접속되는 제1단자를 가지며, 상기 제일 먼저 언급된 회로블록의 제3개폐부가 개방에 응답해서 상기 제4개폐부가 폐쇄되는 멀티플렉서.
  6. 제5항에 있어서, 상기 회로블록 수는 2개인 멀티플렉서.
  7. 복수의 신호를 택일적으로 선택 가능한 멀티플렉서에 있어서, 복수의 회로블록은; 복수의 제1신호단자와,제2신호단자와, 상기 제1신호단자와 제2단자 각각에 제1단자가 접속되며, 상기 제1신호단자에서 상기 신호단자를 선택하는 복수의 제1개폐부와, 상기 제2신호단자에 제1단자가 접속되며, 상기 제1개폐부의 각각의 제2단자에 제2단자가 접속된제2개폐부와, 상기 제1개폐부 및 상기 제2개폐부의 각각의 제2단자에 제1단자가 접속되어 있고, 상기 제2개폐부가 폐쇄에응해서 개방되는 제3개폐부와, 제3신호단자와, 그 제3신호단자에 제1단자가 접속되며, 복수의 회로블록의 제3개폐부의 각각 제2단자에 제2단자가 접속된 제4개폐부를 구비하고, 모든 회로블록의 제3개폐부가 개방에 응해서 상기 제4개폐부가 폐쇄되는 멀티플렉서.
  8. 제1항에 있어서 상기 회로블록 수는 2개인 멀티플렉서.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950046736A 1994-12-08 1995-12-05 멀티플렉서 KR0162539B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP94-305192 1994-12-08
JP30519294A JP3433274B2 (ja) 1994-12-08 1994-12-08 マルチプレクサ

Publications (2)

Publication Number Publication Date
KR960027307A true KR960027307A (ko) 1996-07-22
KR0162539B1 KR0162539B1 (ko) 1999-03-20

Family

ID=17942164

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950046736A KR0162539B1 (ko) 1994-12-08 1995-12-05 멀티플렉서

Country Status (4)

Country Link
US (1) US5568070A (ko)
JP (1) JP3433274B2 (ko)
KR (1) KR0162539B1 (ko)
CN (1) CN1089969C (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3390325B2 (ja) * 1997-05-21 2003-03-24 沖電気工業株式会社 キー入力装置
JP2001209109A (ja) * 2000-01-26 2001-08-03 Olympus Optical Co Ltd データ写し込み機能付きカメラ
JP3466151B2 (ja) * 2000-11-21 2003-11-10 沖電気工業株式会社 駆動回路
US7221192B1 (en) * 2005-01-13 2007-05-22 Advanced Micro Devices, Inc. Voltage access circuit configured for outputting a selected analog voltage signal for testing external to an integrated circuit
US8218693B2 (en) * 2006-03-09 2012-07-10 Broadcom Corporation Gain control for wireless receiver
US8467473B2 (en) 2006-03-31 2013-06-18 Broadcom Corporation Power control techniques for wireless transmitters
TWI324442B (en) * 2006-05-02 2010-05-01 Mstar Semiconductor Inc Signal coupling circuit with common reference input and the method thereof
JP4801180B2 (ja) * 2009-03-06 2011-10-26 株式会社日立製作所 多チャンネルアナログ入出力回路の故障診断装置及び故障診断方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5034818A (en) * 1989-07-10 1991-07-23 Samsung Electronics Co., Ltd. Priority selector for external signals
JP2985317B2 (ja) * 1991-02-18 1999-11-29 松下電器産業株式会社 比較装置
GB2267613B (en) * 1992-06-02 1996-01-03 Plessey Semiconductors Ltd Programmable logic cell

Also Published As

Publication number Publication date
CN1124422A (zh) 1996-06-12
CN1089969C (zh) 2002-08-28
US5568070A (en) 1996-10-22
KR0162539B1 (ko) 1999-03-20
JPH08162927A (ja) 1996-06-21
JP3433274B2 (ja) 2003-08-04

Similar Documents

Publication Publication Date Title
KR900004218A (ko) 센터 모드 콘트롤 회로
KR960027307A (ko) 멀티플렉서
KR860009424A (ko) 반도체 집적 회로
KR970004332A (ko) 보간 장치
KR890012449A (ko) 프로그램가능 논리소자
KR920015788A (ko) 신호처리 집적회로장치
KR920018774A (ko) Lsi용 테스트 신호 출력회로
KR960043127A (ko) 반도체 메모리 장치의 퓨즈소자 회로
KR920003769A (ko) 서라운드 제어회로
KR910021030A (ko) 스큐 클램프 회로
KR960027338A (ko) 암 쇼트 보호장치
KR910021050A (ko) 디코더 회로
KR970018540A (ko) 집적회로
KR920015720A (ko) 가변 지연 회로
KR940007700A (ko) 마우스 및 키보드의 호환장치
KR920000037A (ko) 데이터 처리장치
KR970055371A (ko) 클럭의 유무 판별 회로
KR960039855A (ko) 캠코더의 비디오 오디오 입출력단자 자동 전환장치
KR960038988A (ko) 반도체메모리소자의 어드레스버퍼
KR970004303A (ko) 노이즈 제거 필터회로
KR970076207A (ko) 마이크로프로세서(Micro-Procesor)의 입력단 회로
KR920008616A (ko) 회선방식 다단상호 접속망용 스위칭소자
KR920022111A (ko) 신호 선택회로
KR920004013A (ko) 동시취출구 장치 및 그 제어회로
KR970004830A (ko) 신호 선택 출력회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120821

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20130822

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee