KR0162539B1 - 멀티플렉서 - Google Patents

멀티플렉서 Download PDF

Info

Publication number
KR0162539B1
KR0162539B1 KR1019950046736A KR19950046736A KR0162539B1 KR 0162539 B1 KR0162539 B1 KR 0162539B1 KR 1019950046736 A KR1019950046736 A KR 1019950046736A KR 19950046736 A KR19950046736 A KR 19950046736A KR 0162539 B1 KR0162539 B1 KR 0162539B1
Authority
KR
South Korea
Prior art keywords
terminal
opening
signal
closing portion
analog
Prior art date
Application number
KR1019950046736A
Other languages
English (en)
Other versions
KR960027307A (ko
Inventor
아키토시 오사끼
히데오 마쯔이
Original Assignee
기다오까 다까시
미쓰비시 뎅끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 기다오까 다까시, 미쓰비시 뎅끼 가부시끼가이샤 filed Critical 기다오까 다까시
Publication of KR960027307A publication Critical patent/KR960027307A/ko
Application granted granted Critical
Publication of KR0162539B1 publication Critical patent/KR0162539B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
    • H03K17/62—Switching arrangements with several input- output-terminals, e.g. multiplexers, distributors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/1731—Optimisation thereof
    • H03K19/1732—Optimisation thereof by limitation or reduction of the pin/gate ratio

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Electronic Switches (AREA)
  • Analogue/Digital Conversion (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

복수의 신호단자에 하나의 단자를 접속한 제1, 제2, 제3의 개폐부 각각에 제4의 개폐부를 접속하며, 제4의 개폐부에 개폐에 의해 선택한 신호단자로부터 입력된 신호를 다른 신호단자에 출력할 수 있도록 한 멀티플렉서이다.

Description

멀티플렉서
제1도는 종전의 멀티플렉서를 내장한 원칩마이크로컴퓨터의 구성도.
제2도는 종전의 마이크로컴퓨터의 사용상태의 설명도.
제3도는 종전의 마이크로컴퓨터의 타의 사용상태의 설명도.
제4도는 본 발명에 관한 멀티플렉서를 내장한 원칩마이크로컴퓨터의 구성도.
제5도는 제4도의 사용상태의 블록도.
제6도는 제4도의 사용상태의 블록도.
제7도는 제4도의 사용상태의 블록도.
제8도는 본 발명에 관련한 타의 멀티플렉서를 내장한 원칩마이크로컴퓨터의 구성도.
제9도는 제8도의 사용상태의 블록도.
제10도는 본 발명에 관련한 타의 멀티플렉서를 내장한 원칩마이크로컴퓨터의 사용상태의 설명도.
이 발명은, 신호가 입력되는 신호단자를 선택하는 멀티플렉서에 관한 것이다.
원칩마이크로컴퓨터에는, 신호를 입력하기 위한 다수의 신호입력단자를 구비하며, 그것들의 신호입력단자를 택일적으로 선택하는 멀티플렉서를 내장하고 있는 것이 있다.
그리고 선택한 신호입력단자의 신호를 내부회로에 입력하도록 되어 있다. 제1도는 종전의 이런 종류의 원칩마이크로컴퓨터의 요부의 구성도이다. 원칩마이크로컴퓨터 M에 설치되어 있는 신호입력단자 AN0, AN1, …ANn-2, ANn-1은 스위치소자 S0, S1, …Sn-2, Sn-1의 한쪽 단자와 각별하게 접속된다. 스위치소자 S0, S1, …Sn-2, Sn-1의 각각의 다른 쪽 단자는 공통 접속되어서 아날로그/디지털 컨버터(1)와 접속된다.
스위치소자 S0, S1, …Sn-1, Sn-2에 의해 멀티플렉서가 구성된다.
아날로그/디지털 컨버터(1)은, 스위치소자 S0, S1, …Sn-2, Sn-1의 온, 오프 동작에 의해 선택한 신호입력단자 AN0, AN1, ANn-2, ANn-1의 어느 편이 아날로그 신호를 아날로그/디지털 변환한다.
그리고 아날로그/디지털 컨버터(1)는 전원전압 등에 의해 예정된 최적한 전위진폭의 입력신호에 대해서 고정도로 아날로그/디지털 변환을 행한다.
그런데, 제1도에 표시하는 마이크로컴퓨터 M의 복수인 신호입력단자 AN0, AN1, ANn-2, ANn-1에 아날로그/디지털 변환대상의 아날로그신호가 입력되는 경우에, 예를 들면 신호입력단자 AN1및 ANn-2에 입력되는 아날로그 신호의 진폭이, 최적한 전위진폭보다 작을 경우에는, 제2도에 표시하는 거와 같이 소진폭의 아날로그신호가 입력되는 신호입력단자 AN1, ANn-2각각에, 아날로그증폭기(51,52)를 외부 접속하여, 그것들에게 아날로그신호를 입력하여 최적 진폭이 되도록 증폭해서, 신호입력단자 AN0, AN1, ANn-2, ANn-1에 입력된 모든 아날로그신호가 아날로그/디지털 컨버터(1)에 최적한 전위진폭으로 입력되도록 유저 측에서 아날로그 증폭기(51,52)를 부가하고 있다.
전술한 거와 같이, 원칩마이크로컴퓨터의 신호입력단자 각각에 아날로그 증폭기를 외부 접속하는 경우에는, 아날로그 증폭기의 부가에 의한 코스트압이 생긴다.
또 접속한 아날로그 증폭기 각각의 증폭도를, 아날로그신호의 진폭에 응해서 고정도로 조정할 필요가 있다.
그 때문에 원칩마이크로컴퓨터의 유저 측에서는 아날로그 증폭기의 코스트 및 그 증폭도를 조정하는 수고로 원칩마이크로컴퓨터를 탑재한 제품의 코스트압이 부득하다는 문제가 있다.
그 때문에, 유저 측에서 부가한 아날로그 증폭기의 증폭도의 조정작업을 삭감하도록, 제3도에 표시하는 거와 같이 신호입력단자 AN1에게만 아날로그 증폭기(5)를 외부 접속하고, 이 아날로그 증폭기(5)의 입력 측에 단일한 멀티플렉서(11)를 외부 접속하며, 진폭이 작은 아날로그 신호를 멀티플렉서(11)로 선택하여 아날로그 증폭기(5)에 입력하는 것을 생각할 수 있다.
그러나, 이 경우는 아날로그 증폭기의 증폭도의 조정작업을 삽감할 수 있으나, 새로운 외부회로로서 멀티플렉서가 필요하게 된다.
그리고 원칩마이크로컴퓨터의 외부의 멀티플렉서와, 원칩마이크로컴퓨터의 내부의 멀티플렉서와의 양면을 선택 제어할 필요가 생겨서, 아날로그 신호를 선택하는 제어가 복잡하게 되며, 결국, 원칩마이크로컴퓨터를 탑재하는 제품의 코스트다운을 도모할 수 없는 문제가 있다.
본 발명은 이상과 같은 문제점을 해결하기 위한 것으로, 본 발명의 목적은, 선택한 신호단자에 입력된 신호를 다른 신호단자에 출력할 수 있는 멀티플렉서를 제공하는데 있다.
본 발명의 멀티플렉서는, 복수의 제1신호단자와, 제1신호단자 각각에 하나의 단자가 접속된 복수의 제1개폐부와, 제2신호단자와, 제2신호단자에 하나의 단자가 접속된 제2개폐부와, 제3신호단자와, 제3신호단자에 하나의 단자가 접속된 제3개폐부와, 상기 제1개폐부 및 제2개폐부의 각 다른 단자와 제3개폐부의 다른 단자와의 사이에 개장(介裝)된 제4개폐부와를 구비하고, 상기 제4개폐부는 상기 제2개폐부 및 상기 제3개폐부가 폐로했을 때에 개로하는 것을 특징으로 한다.
따라서, 상기 제4개폐부를 폐로하면은, 제1개폐부, 제2개폐부 및 제3개폐부의 어느 편의 하나의 개폐부를 폐로하는 것으로, 폐로한 개폐부에 접속된 신호단자를 선택할 수 있다.
상기 제4개폐부를 개로하면은, 제2개폐부 및 제3개폐부가 폐로하며, 제1개폐부의 어느 쪽을 폐로함으로서, 폐로한 제1개폐부에 접속된 신호단자와 제2개폐부에 접속된 신호단자가 단락한다.
이때, 제2, 제3개폐부에 접속된 신호단자는, 소정회로의 접속단자로서 선택할 수 있다.
또, 본 발명의 멀티플렉서는 복수의 제1신호단자와, 제2신호단자를 구비하며, 상기 제1신호단자 각각에 하나의 단자가 접속된 복수의 제1개폐부와, 상기 제2신호단자에 하나의 단자가 접속된 제2개폐부와, 상기 제1개폐부 및 상기 제2개폐부의 각 다른 단자에(제3개폐부의) 하나의 단자가 접속되어 있고, 상기 제2개폐부가 폐로했을 때에 개로하는 제3개폐부와를 구비하는 회로블록의 복수를 구비하며, 더욱이 제3신호단자와, 그 제3신호단자(제4개폐부의)에 하나의 단자가 접속되며, 제1의 회로블록의 제3개폐부의 다른 단자에(제4개폐부의) 다른 단자가 접속된 제4개폐부를 구비하며, 상기 하나의 회로블록의 제3개폐부의 하나의 단자는 다른 회로블록의 제3개폐부의 다른 단자에 접속되어 있고, 상기 하나의 회로블록의 제3개폐부가 폐로했을 때에 상기 제4개폐부가 폐로하는 것을 특징으로 한다.
따라서, 제1회로블록이 제4개폐부와 접속된 회로블록이며, 제2회로블록이 제1회로블록에 접속되는 회로블록으로 하면, 제2회로블록의 제3개폐부를 폐로하면, 제2회로블록의 제1개폐부, 제2개폐부의 어느 개폐부를 폐로하는 것으로, 폐로한 개폐부에 접속되어 있는 신호단자를 제1회로블록의 제3개폐부의 접속단자로서 선택할 수 있고, 제1회로블록의 제3개폐부를 폐로하는, 제1회로블록의 제1개폐부, 제2개폐부의 어느 개폐부를 폐로하는 것으로, 폐로한 개폐부에 접속되어 있는 신호단자를 소정 회로의 접속단자로서 선택할 수 있다.
회로블록의 제3개폐부를 개로하면은, 그 회로블록의 제2개폐부가 폐로한다.
그 회로블록의 어느 제1개폐부를 폐로하면, 폐로한 제1개폐부와 접속되어 있는 신호단자와, 제2개폐부에 접속되어 있는 신호단자를 단락할 수 있다.
이때 제4개폐부를 폐로하는 것으로 제4개폐부와 접속되어 있는 신호단자를 소정 회로의 접속단자로서 선택할 수 있다.
이것에 의해, 모든 회로블록의 신호단자의 신호를 택일적으로 선택할 수 있다.
또 회로블록마다 신호단자에 입력된 신호를 그 회로블록의 다른 신호단자에 출력할 수 있다
더욱이 본 발명의 멀티플렉서는, 복수의 제1신호단자와, 상기 제1신호단자 각각에 하나의 단자가 접속된 복수의 제1개폐부와, 제2신호단자와, 상기 제2신호단자에 하나의 단자가 접속된 제2개폐부와, 상기 제1개폐부 및 상기 제2개폐부의 각 다른 단자에(제3개폐부의) 하나의 단자가 접속되어 있고, 상기 제2개폐부가 폐로했을 때 개로하는 제3개폐부와를 구비하는 회로블록의 복수를 구비해 있고, 제3신호단자와, 그 제3신호단자에(제4개폐부의) 다른 단자가 접속된 제3개폐부를 구비하고, 모든 회로블록의 제3개폐부가 개로했을 때에 상기 제4개폐부가 폐로하는 것을 특징으로 한다.
따라서, 회로블록의 제4개폐부를 폐로하면은, 그 회로블록의 제1개폐부, 제2개폐부의 어느 편의 개폐부를 폐로하는 것으로, 폐로한 개폐부에 접속되어 있는 신호단자를 소정 회로의 접속단자로서 선택할 수 있다.
회로블록의 제3개폐부를 개로하면은, 제2개폐부가 폐로한다.
각 회로블록의 제3개폐부의 모두를 폐로하면, 제4개폐부가 폐로한다.
회로블록의 제1개폐부의 어느 편을 폐로하면은, 폐로한 제1개폐부와 접속되어 있는 신호단자와, 제2개폐부에 접속되어 있는 신호단자를 단락할 수 있고, 또 제4개폐부와 접속되어 있는 신호단자를 소정 회로의 접속단자로서 선택할 수 있다.
이것에 의해, 모든 회로블록의 신호단자를 택일적으로 선택할 수 있다.
또 회로블록마다 신호단자에 입력된 신호를 그 회로블록의 다른 신호단자에 출력할 수 있다.
[실시예]
이하 본 발명은 실시예를 표시하는 도면에 근거해서 상세히 기술한다.
제4도에 있어서, 원칩마이크로컴퓨터(이하 마이크로컴퓨터라 한다) M에, 신호의 입출력이 가능한 신호단자 AN0, AN1, …, ANn-3, ANn-2, ANn-1이 설치되어 있다.
신호단자 AN0은 제1개폐부인 스위치소자 S0의 하나의 단자와 접속된다.
마찬가지로 신호단자 AN1, …, ANn-3은, 제1개폐부인 스위치소자 S1, …, Sn-3의 하나의 단자와 각각 접속된다.
신호단자 ANn-2는 제2개폐인 스위치소자 Sn-2의 하나의 단자와 접속된다.
스위치소자 S0, S1, …Sn-2, Sn-1의 다른 단자는 노드(41)에 공통 접속된다.
노드(41)는 제4개폐부인 스위치소자(2S)의 하나의 단자와 접속된다.
스위치소자(2S)의 다른 단자 및 스위치소자 Sn-1의 다른 단자는 공통적으로 접속되어서 아날로그/디지털 컨버터(1)의 입력측과 접속된다.
이 스위치소자들 S0, …, Sn-3, Sn-2, Sn-1, 2S에 의해 멀티플렉서가 구성된다.
그리고, 스위치소자 2S가 개로했을 경우는, 스위치소자 Sn-2, Sn-1이 공히 폐로하도록 제어된다.
다음에 이와 같은 멀티플렉서를 내장하고 있는 마이크로컴퓨터 M의 사용방법을 설명한다.
제5도는 마이크로컴퓨터 M의 사용상태의 설명도이다.
마이크로컴퓨터 M에 입력하는 아날로그 신호의 진폭이 아날로그/디지털 컨버터(1)에 규정하고 있는 최적 진폭보다 작은 경우는 제5도에 표시하는 거와 같이, 신호단자 ANn-2와 신호단자 ANn-1과의 사이에, 입력측을 신호단자 ANn-2에 접속한 아날로그 증폭기(5)를 개장시킨다.
이 경우, 신호단자 AN0, AN1, …, ANn-3, ANn-2, ANn-1은 신호입력단자가 되며, 신호단자 ANn-2는 신호출력단자가 된다.
여기서, 예를 들면 신호단자 AN1에 최저 진폭보다 작은 진폭의 아날로그 신호를 입력하는 경우에는, 스위치소자 2S를 개로시킨다.
그것에 의해 스위치소자 Sn-2, Sn-1이 폐로한다.
그리고 스위치소자 S1을 폐로하면은, 신호단자 AN1의 아날로그 신호가 스위치소자 S1, Sn-2를 통해서 신호단자 ANn-2에 출력되며, 아날로그 증폭기(5)에 입력되어서 최저 진폭으로 증폭된다.
그리고 증폭된 아날로그 신호는 신호단자 ANn-1에 입력되며, 스위치소자 Sn-1을 통해서 아날로그/디지털 컨버터(1)에 입력되어서, 고정도로 아날로그/디지털 변환된다.
또 최저 진폭과 똑같은 정도의 진폭인 아날로그 신호를 예를 들면 신호단자 AN0에 입력하는 경우는, 스위치소자 2S를 폐로하며, 스위치소자 Sn-1을 개로한다.
그래서 스위치소자 S0, S1, …, Sn-3중 스위치소자 S0만을 폐로하면은, 신호단자 AN0에 입력된 아날로그 신호가 스위치소자 S0및 2S를 통해서 아날로그/디지털 컨버터(1)에 입력되며, 아날로그 신호는 고정도에 아날로그/디지털 변환된다.
그것에 의해, 아날로그/디지털 컨버터(1)에 규정하고 있는 최저 진폭에 비교하여, 작은 진폭의 아날로그 신호 및 똑같은 정도의 진폭의 아날로그 신호를 마이크로컴퓨터 M에 입력하는 경우라도, 마이크로컴퓨터 M에 아날로그 증폭기(5)를 1개 외부 접속하면 좋고, 마이크로컴퓨터 M을 사용한 시스템에 있어서 마이크로컴퓨터에 접속하는 아날로그 증폭기의 수를 최소한으로 할 수 있다.
또 아날로그 증폭기의 수를 최소한으로 할 수 있으므로, 아날로그 증폭기의 증폭도의 조정 수고를 대폭으로 감소시킬 수가 있다.
또한, 아날로그 신호의 선택은 스위치소자 S0, S1, …, Sn-3, Sn-2, Sn-1, 2S의 개폐로 실현할 수 있어서, 스위치소자의 개폐가 용이하게 제어할 수 있고, 아날로그의 선택이 용이하게 행하여진다.
한편, 마이크로컴퓨터의 제조공정에 있어서, 아날로그/디지털 컨버터 및 멀티플렉서의 성능을 테스트하는 경우에는, 예를 들면 신호단자 AN0에 아날로그 신호를 입력하여 스위치소자 2S를 통해서 아날로그/디지털 컨버터(1)에 입력하며, 그 아날로그/디지털 변환 결과로 아날로그/디지털 컨버터의 성능을 테스트할 수 있다.
또, 스위치소자 2S를 개로하여 예를 들면 스위치소자 S0과 S1과를 폐로하며, 신호단자 AN0에 아날로그 신호를 입력하며, 그 아날로그 신호를 신호단자 AN1에 출력시켜서, 입력한 아날로그 신호의 진폭과 출력한 아날로그 신호의 진폭과를 비교하여, 멀티플렉서의 성능을 테스트할 수 있다.
그 때문에 멀티플렉서의 성능을 테스트하는 경우에는, 아날로그/디지털 컨버터에 의한 아날로그/디지털 컨버터 및 멀티플렉서 각각의 성능을 테스트하는 시간을 대폭으로 단축시킬 수가 있다.
제6도는 이 발명에 관련한 멀티플렉서를 내장하고 있는 마이크로컴퓨터의 다른 구성 및 그 사용상태를 표시하는 블록도다.
마이크로컴퓨터 M에 타이머용 신호단자 TIM이 설치되어, 이 타이머용 신호단자 TIM은 마이크로컴퓨터 M에 내장하고 있는 타이머(6)와 접속된다.
그 이외의 마이크로컴퓨터 M의 구성은 제4도에 표시한 마이크로컴퓨터의 구성과 마찬가지이며, 동일 구성부분에는 동일부호를 붙여서 설명을 생략한다.
이 마이크로컴퓨터 M은, 아날로그/디지털 컨버터(1)에 입력되는 아날로그 신호가 단일인 경우에 사용된다.
다음에 이 마이크로컴퓨터 M의 사용방법을 설명한다.
이 마이크로컴퓨터 M의 경우는 제6도에 표시하는 거와 같이, 신호단자 ANn-2와 타이머용 신호단자 TIM과를 외부에서 직결한다.
그리고, 이 경우는 스위치소자 2S를 항상 개로시켜, 스위치소자 Sn-2, Sn-1을 항상 폐로하도록 제어된다.
지금, 신호단자 ANn-1에 아날로그 신호를 입력하면, 그 아날로그 신호가 스위치소자 Sn-1을 통해서 항상 아날로그/디지털 컨버터(1)에 입력되며, 아날로그/디지털 변환된다.
또 스위치소자 S0, S1, …, Sn-3, Sn-2는 타이머(6)에 입력하는 디지털신호를 선택하는 멀티플렉서로서 동작하며, 즉 스위치소자 Sn-2를 항상 폐로하고, 신호단자 AN0, AN1, …, ANn-3에 각각 대응하는 스위치소자 S0, S1, …, Sn-3의 어느 편 하나를 폐로한다.
그렇게 하면, 신호단자 AN0, AN1, …, ANn-3에 입력되어 있는 틀리는 디지털신호를 택일적으로 선택하여 타이머용 신호단자 TIM에 입력할 수 있다.
그 디지털신호는 타이머(6)에 입력되어서, 타이머(6)는 입력된 디지털신호의 펄스수를 카운트하여 계시하여, 디지털신호의 카운트치가 소정치에 달할 때까지의 시간을 계시(計時)한다.
이상과 같이, 아날로그/디지털 컨버터(1)를 위해서는 사용되지 않는 신호단자를 사용함으로서, 마이크로컴퓨터 M의 외부에 새로운 회로를 부가하는 일없이, 타이머(6)가 카운트하는 디지털신호의 채널수를 증가할 수가 있고, 마이크로컴퓨터의 응용범위를 확대할 수 있다.
제7도에 있어서, 마이크로컴퓨터 M에 시리얼 클록단자 SIOc1K및 시리얼 데이터단자 SIOtxd는 시리얼입출력회로(7)의 클록출력단자 및 시리얼 데이터출력단자와 접속된다.
그 이외의 마이크로컴퓨터 M의 구성은 제4도에 표시한 마이크로컴퓨터의 구성과 마찬가지이며, 동일 구성부분에는 동일부호에 대해서 설명을 생략한다.
본 실시예는 아날로그/디지털 컨버터(1)에 입력하는 아날로그 신호는 단일이다.
다음에 이 마이크로컴퓨터 M의 사용방법을 설명한다.
이 마이크로컴퓨터 M은, 신호단자 AN0이 외부의 마이크로컴퓨터(81)의 신호입력단자와 접속되며, 신호단자 AN1이 외부의 마이크로컴퓨터(82)의 신호입력단자와 접속되어 있고, 마이크로컴퓨터 M으로부터 외부의 마이크로컴퓨터(81,82)에 데이터를 전송하도록 하고 있다.
또 시리얼 클록단자 SIOc1K는 신호단자 ANn-2와 M외부로 직결된다.
시리얼 데이터단자 SIOtxd는 마이크로컴퓨터(81,82) 각각의 데이터입력단자와 접속된다.
이 경우, 신호단자 ANn-2, ANn-1은 신호입력단자, 신호단자 AN0, AN1, …, ANn-3및 시리얼 클록단자 SIOc1K, 시리얼 데이터단자 SIOtxd는 신호출력단자가 된다.
스위치소자(2S)를 개로하여, 스위치소자 Sn-2, Sn-1을 공히 폐로시킨다.
또 스위치소자 S0을 폐로한다.
그렇게 하면 시리얼 입출력회로(7)가 출력하는 시리얼클록이 마이크로컴퓨터(81)에 입력되며, 외부의 마이크로컴퓨터(81)는 입력된 시리얼클록에 동기하여 시리얼 데이터단자 SIOtxd로부터 입력되는 데이터를 샘플링하여 받는다. 시리얼클록이 정지(전위가 고정)하고 있을 경우는, 시리얼 데이터단자 SIOtxd에서 입력되는 데이터의 샘플링을 하지 않는다.
이렇게 시리얼클록을 출력하기 위해서, 스위치소자(2S)를 항상 개로하고, 스위치소자 Sn-2를 항상 폐로하며, 신호단자 AN0, AN1, …, ANn-3에 각각 대응하는 스위치소자 S0, S1, …, Sn-3의 어느 쪽 하나를 폐로한다.
이렇게 아날로그/디지털 컨버터(1) 때문에 사용되고 있지 않은 신호단자를 사용하여 멀티플렉서로 동작시켜, 시리얼클록단자 SIOc1K로부터의 시리얼클록을 마이크로컴퓨터(81,82) 또는 신호단자 ANn-3에 선택적으로 공급한다.
이와 같은 구성으로 하면, 마이크로컴퓨터 M의 외부에 새로운 외부회로를 부가하는 일없이, 시리얼 입출력회로(7)에서 출력되는 데이터를 받는 마이크로컴퓨터 M의 수를 증가시킬 수가 있어, 마이크로컴퓨터 M의 응용범위를 확대할 수가 있다.
제8도에 있어서, 마이크로컴퓨터 M에 복수의 신호단자 AN0…로 된 제1신호단자군과, 단일의 신호단자 ANn-1이 설치되어, 또 복수의 신호단자 ANm, …ANn-3으로 된 제2신호단자군과, 단일 신호단자 ANn-2가 설치되며, 더욱이 단일 신호단자 ANn-1이 설치되어 있다.
신호단자 AN0…는 제1개폐부인 스위치소자 AS0…의 일단자와 특별히 접속되고, 신호단자 ANm-1은 제2개폐부인 스위치소자 ASm-1의 일단자와 접속되어 있다.
또, 신호단자 ANm, …ANn-3은 제1개폐부인 스위치소자 BSm…BSm-3의 일단자와 특별히 접속되며, 신호단자 ANn-2는 제2개폐부인 스위치소자 BSn-2의 일단자와 접속되며, 신호단자 ANn-1은 제4개폐부 스위치소자 BSn-1의 일단자와 접속되어 있다.
스위치소자 AS0…ASm-1의 다른 단자는 공히 노드(42)와 접속되며, 스위치소자 BSu…BSn-3, BSn-2의 각 다른 단자는 공히 노드(31)와 접속된다.
노드(42)와 노드(41)와의 사이에 제3의 개폐부인 스위치소자 A2S가 개장(介裝)된다.
스위치소자 BSn-1의 다른 단자는, 제3의 개폐부인 스위치소자 B2S를 통해서 노드(41)와 접속되며, 직접적으로 아날로그/디지털 컨버터(1)의 입력측과 접속된다.
스위치소자 A2S가 개로했을 경우는 스위치소자 ASm-1이 폐로하며, 스위치소자 B2S가 개로했을 경우는 스위치소자 BSn-2가 폐로하도록 제어된다.
신호단자 AN0…ANm-1, 스위치소자 AS0…ASm-1및 스위치소자 A2S가 일회로 블록을 구성하며, 신호단자 ANm…ANn-2, 스위치소자 BSm…BSn-2및 스위치소자 B2S가 다른 회로블록을 구성하고 있다.
다음에, 이 마이크로컴퓨터의 사용방법을 설명한다.
제8도에서는, 신호단자 AN0에 아날로그/디지털 컨버터(1)에 규정하는 최적 진폭에 가까운 진폭의 아날로그 신호가 입력되는 경우이며, 스위치소자, AS0, A2S, B2S를 폐로하면은, 신호단자 AN0에 입력된 아날로그 신호가 아날로그/디지털 컨버터(1)에 입력되어서, 그 아날로그 신호가 고정도하게 아날로그/디지털 변환된다.
또, 아날로그/디지털 변환해야할 아날로그 신호의 진폭이 아날로그/디지털 컨버터에 규정하는 최적 진폭에 비교하여 작은 경우이며, 아날로그 증폭기의 증폭도를 아날로그 신호마다 변경할 때에는, 제9도에 표시하는 구성으로 한다.
제9도는 단일의 아날로그 증폭기를 사용하는 마이크로컴퓨터 M의 사용상태를 표시하는 블록도이며, 마이크로컴퓨터 M의 외부에 증폭도 설정용 저항(91,92,93) 및 오페앰프(10)가 부가된다.
그것에 의해 신호단자 AN0은 저항(91)을 통해서 오페앰프(10)의 출력단자(10a)와 접속되며, 신호단자 AN1은 증폭도설정용저항(92)을 통해서 오페앰프(10)의 출력단자(10a)와 접속되며, 오페앰프의 출력단자(10a)는 신호단자 ANn-1과 접속된다.
신호단자 ANm-1은 증폭도설정용저항(93)을 통해서 접지되며, 또 직접적으로 오페앰프(10)의 반전입력단자 -와 접속된다.
신호단자 ANn-2는 오페앰프(10)의 비반전 입력단자 +와 접속된다.
이 경우, 신호단자 AN0, AN1, ANm, …ANn-3, ANn-1은, 신호입력단자가 되며, 신호단자 ANm-1, ANn-2는 신호출력단자가 된다.
그리고 오페앰프(10)와 증폭도설정용저항(91,92,93)의 조합으로 구성되는 비반전증폭기로 아날로그 증폭기가 구성된다.
신호단자 ANm에 최저 진폭에 의해 진폭이 작은 아날로그 신호가 입력되는 경우는, 스위치소자 A2S, B2S를 개로하며, 그것에 의해 스위치소자 ASu-1, BSn-2가 폐로한다.
또 스위치소자 AS0, BSm을 폐로한다.
그리고 신호단자 ANm에 아날로그 신호가 입력되면은, 그 아날로그 신호는 스위치소자 BSm및 BSn-2를 통해서 신호단자 ANn-2에 출력되어, 오페앰프(10)의 비반전입력단자 +에 입력된다.
그리고 오페앰프(10), 증폭도설정용저항(91,93)으로 구성되는 비반전증폭기로 증폭되며, 아날로그/디지털 컨버터(1)에 규정하는 최저 진폭에 증폭된 후, 신호단자 ANn-1을 통해서 아날로그/디지털 컨버터(1)에 입력되며, 고정도로 아날로그/디지털 변환된다.
여기서 비반전증폭기의 증폭도는 증폭도설정용저항(91)과 (93)과의 저항비로 결정되므로, 증폭도를 변경하는 경우는 스위치소자 AS0을 개로하며, 스위치소자 AS1을 폐로하여 오페앰프(10), 증폭도설정용저항(92,93)에 의해 비반전증폭기를 구성한다.
또 아날로그 신호의 진폭이 적정이며, 오페앰프(10)를 통하지 않고, 아날로그 신호를 직접 아날로그/디지털 컨버터(1)에 입력하는 경우는, 스위치소자 B2S를 폐로하여, 스위치소자 BSn-1을 개로시키면, 아날로그 신호를 증폭하지 않고 아날로그/디지털 컨버터(1)에 입력할 수 있다.
한편, 증폭도의 변경이 필요하지 않는 경우는, 신호단자 AN0, AN1, ANm-1이 사용하지 않게 되므로, 스위치소자 A2S를 폐로하는 것을 신호단자 AN0, AN1, ANm-1, ANm, …ANn-3에 입력되는 아날로그 신호를 택일적으로 선택하는 멀티플렉서로서 사용할 수 있다.
그리고 제9도에 표시하는 거와 같이 마이크로컴퓨터를 사용하는 경우는, 아날로그 신호의 진폭이 틀리는 복수의 아날로그 신호일지라도, 마이크로컴퓨터 M의 외부에 단일한 아날로그 증폭기를 구비하면 좋고, 외부에 부가하는 아날로그 증폭기 수를 최소한으로 할 수가 있다.
또 아날로그 신호를 선택하는 제어 및 아날로그 증폭기의 증폭도를 변경하는 제어는, 스위치소자 AS0, AS1, ASu-1, 스위치소자 A2S, B2S의 개폐로 실현할 수 있어서, 제어동작이 간단하다.
또한, 제9도에 있어서는 노드(41)와 노드(42)를 스위치소자 A2S를 통해서 접속하고 있지만, 노드(42)를 스위치소자 A2S를 통해서 스위치소자 BSn-1과 B2S와 아날로그/디지털 컨버터(1)와의 접속 중간점과 접속할 수가 있다.
제10도는 이와 같은 멀티플렉서의 블록도다.
노드(42)의 접속위치와는 제9도와 마찬가지이며, 같은 부분에 같은 부호를 붙이고 설명을 생략한다.
스위치소자 AS0, …ASm-1, A2S로 된 회로블록과, 스위치소자 BSm, …, BSn-3, BSn-2, B2S로 된 회로블록과를 병렬적으로 접속하도록 해도 같은 효과를 구할 수가 있다.
이 경우는, 스위치소자 A2S, B2S가 공히 개로했을 경우에, 스위치소자 BSn-1를 개로시킨다.
본 실시예에서는 멀티플렉서를 마이크로컴퓨터에 내장했을 경우에 대해서 설명했지만, 마이크로컴퓨터에 내장하는 것에 한정되어 있는 것은 아니다.
또 본 실시예에서는 멀티플렉서에 의해 아날로그/디지털 컨버터에 입력하는 아날로그 신호를 선택하는 경우에 대해서 설명했지만, 그것은 예시이며, 앰프 또는 제어회로에 입력하는 아날로그 신호를 선택하는 경우일지라도 마찬가지로 적용할 수 있고, 똑같은 효과를 얻는 것은 물론이다.
이상 상술한 거와 같이 본 발명의 멀티플렉서는, 복수의 신호단자의 신호를 택일적으로 선택할 수 있고, 또 신호단자의 신호를 타의 신호단자에 출력할 수가 있다.
그 때문에, 멀티플렉서의 성능테스트를 멀티플렉서가 선택한 신호의 전송선의 회로를 동작하지 않고 단시간으로 행하여진다.
그리고 멀티플렉서 및 전송선의 회로의 성능테스트의 테스트시간을 단축할 수 있다.
또한 멀티플렉서를 예를 들면 원칩마이크로컴퓨터에 내장했을 경우는, 그 원칩마이크로컴퓨터를 제품에 끌어들여 유저축에 있어서, 원칩마이크로컴퓨터의 외부에 설치하는 증폭기 등의 외부회로의 수를 최소한으로 할 수 있고, 유저측에서 코스트다운이 도모된다.
또 부가하는 외부회로를 적게 할 수 있어서, 그 회로동작을 조정하는 작업시간이 짧게되며, 이것에 의해서도 코스트다운이 도모된다.
또한, 멀티플렉서에 입력되는 신호수, 또는 멀티플렉서에 출력되는 신호수, 즉 신호의 채널수를 많이 할 수가 있으며, 멀티플렉서를 사용하는 제품의 사용범위를 확대할 수가 있다.

Claims (8)

  1. 복수의 신호를 택일적으로 선택 가능한 멀티플렉서에 있어서, 복수의 제1신호단자와, 제2신호단자와, 제3신호단자와, 상기 제1신호단자와 제2단자 각각에 제1단자가 접속되며, 상기 제1신호단자에서 신호단자를 선택하는 복수의 제1개폐부와, 상기 제2신호단자에 제1단자가 접속되며, 상기 제1개폐부의 각각의 제2단자에 접속된 제2단자를 가지는 제2개폐부와, 상기 제3신호단자와 제2단자에 접속된 제1단자를 가지는 제3개폐부와, 상기 제1개폐부 및 제2개폐부의 각 제2단자와, 제3개폐부의 제2단자와의 사이에 포개진 제4개폐부를 구비하고, 그 제4개폐부는 상기 제2개폐부 및 상기 제3개폐부가 폐쇄할 때 개방하는 멀티플렉서.
  2. 제1항에 있어서, 상기 제4개폐부가 개방에 응해서, 상기 제1개폐부에 의해 택일적으로 선택된 제1신호단자에서 입력된 신호는, 상기 제2신호단자에서 상기 멀티플렉서 밖으로 출력되어 상기 제3신호단자를 통해 입력되는 멀티플렉서.
  3. 제1항에 있어서, 제4신호단자를 더 포함하며, 상기 제1개폐부에 의해 택일적으로 선택된 제1신호단자로부터 입력된 신호는, 상기 제4개폐부가 개방에 응해서, 상기 제2신호단자에서 상기 멀티플렉서 밖으로 출력되며, 상기 제4신호단자로부터 재입력되는 멀티플렉서.
  4. 제1항에 있어서, 상기 멀티플렉서는, 상기 제1신호단자 각각에 외부장치가 접속되어 있는 제4신호단자와, 상기 제4신호단자를 지나 신호가 상기 멀티플렉서 밖으로 출력되어서 상기 제2신호단자에서 재입력되며, 상기 제4개폐부가 개방에 응해서, 상기 제1개폐부에 의해 택일적으로 선택된 제1신호단자에 접속된 상기 외부장치에 출력되는 멀티플렉서.
  5. 복수의 신호를 택일적으로 선택 가능한 멀티플렉서에 있어서, 복수 회로블록의 각각은; 복수의 제1신호단자와, 제2신호단자와, 상기 제1신호단자 및 제2단자 각각에 제1단자가 접속되며, 신호단자를 택일적으로 상기 제1신호단자에서 선택하는 복수의 제1개폐부와, 상기 제2신호단자에 제1의 단자가 접속되며, 상기 제1개폐부의 각 제2단자에 접속되는 제2개폐부와, 상기 제1개폐부 및 상기 제2개폐부의 각 제2단자에 제1단자가 접속되어 있으며, 상기 제2개폐부가 폐쇄에 응해서 개방되는 제3개폐부와, 제3신호단자와, 그 제3신호단자에 제1단자가 접속되며, 하나의 회로블록의 제3개폐부의 제2단자에 제2단자가 접속된 제4개폐부를 구비하고, 같은 회로블록에서 제3개폐부는 상기 다른 하나의 회로블록에서 제3개폐부의 제2단자에 접속되는 제1단자를 가지며, 상기 제일 먼저 언급된 회로블록의 제3개폐부가 개방에 응답해서 상기 제4개폐부가 폐쇄되는 멀티플렉서.
  6. 제5항에 있어서, 상기 회로블록 수는 2개인 멀티플렉서.
  7. 복수의 신호를 택일적으로 선택 가능한 멀티플렉서에 있어서, 복수의 회로블록은; 복수의 제1신호단자와, 제2신호단자와, 상기 제1신호단자와 제2단자 각각에 제1단자가 접속되며, 상기 제1신호단자에서 상기 신호단자를 선택하는 복수의 제1개폐부와, 상기 제2신호단자에 제1단자가 접속되며, 상기 제1개폐부의 각각의 제2단자에 제2단자가 접속된 제2개폐부와, 상기 제1개폐부 및 상기 제2개폐부의 각각의 제2단자에 제1단자가 접속되어 있고, 상기 제2개폐부가 폐쇄에 응해서 개방되는 제3개폐부와, 제3신호단자와, 그 제3신호단자에 제1신호단자가 접속되며, 복수의 회로블록의 제3개폐부의 각각 제2단자에 제2단자가 접속된 제4개폐부를 구비하고, 모든 회로블록의 제3개폐부가 개방에 응해서 상기 제4개폐부가 폐쇄되는 멀티플렉서.
  8. 제1항에 있어서 상기 회로블록 수는 2개인 멀티플렉서.
KR1019950046736A 1994-12-08 1995-12-05 멀티플렉서 KR0162539B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP30519294A JP3433274B2 (ja) 1994-12-08 1994-12-08 マルチプレクサ
JP94-305192 1994-12-08

Publications (2)

Publication Number Publication Date
KR960027307A KR960027307A (ko) 1996-07-22
KR0162539B1 true KR0162539B1 (ko) 1999-03-20

Family

ID=17942164

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950046736A KR0162539B1 (ko) 1994-12-08 1995-12-05 멀티플렉서

Country Status (4)

Country Link
US (1) US5568070A (ko)
JP (1) JP3433274B2 (ko)
KR (1) KR0162539B1 (ko)
CN (1) CN1089969C (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3390325B2 (ja) * 1997-05-21 2003-03-24 沖電気工業株式会社 キー入力装置
JP2001209109A (ja) * 2000-01-26 2001-08-03 Olympus Optical Co Ltd データ写し込み機能付きカメラ
JP3466151B2 (ja) * 2000-11-21 2003-11-10 沖電気工業株式会社 駆動回路
US7221192B1 (en) * 2005-01-13 2007-05-22 Advanced Micro Devices, Inc. Voltage access circuit configured for outputting a selected analog voltage signal for testing external to an integrated circuit
US8218693B2 (en) * 2006-03-09 2012-07-10 Broadcom Corporation Gain control for wireless receiver
US8467473B2 (en) * 2006-03-31 2013-06-18 Broadcom Corporation Power control techniques for wireless transmitters
TWI324442B (en) * 2006-05-02 2010-05-01 Mstar Semiconductor Inc Signal coupling circuit with common reference input and the method thereof
JP4801180B2 (ja) * 2009-03-06 2011-10-26 株式会社日立製作所 多チャンネルアナログ入出力回路の故障診断装置及び故障診断方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5034818A (en) * 1989-07-10 1991-07-23 Samsung Electronics Co., Ltd. Priority selector for external signals
JP2985317B2 (ja) * 1991-02-18 1999-11-29 松下電器産業株式会社 比較装置
GB2267613B (en) * 1992-06-02 1996-01-03 Plessey Semiconductors Ltd Programmable logic cell

Also Published As

Publication number Publication date
US5568070A (en) 1996-10-22
CN1089969C (zh) 2002-08-28
JP3433274B2 (ja) 2003-08-04
KR960027307A (ko) 1996-07-22
JPH08162927A (ja) 1996-06-21
CN1124422A (zh) 1996-06-12

Similar Documents

Publication Publication Date Title
JPS63115213A (ja) 定電圧電源回路
GB2175473A (en) D.c. block capacitor circuit
KR0162539B1 (ko) 멀티플렉서
US4803420A (en) Method of determining the position of the tap on a resistance teletransmitter
US5920187A (en) Dual path attenuator for a high frequency calibration circuit
JPH06303060A (ja) ゲインコントロールアンプ回路
US4462021A (en) Digital-to-analog converter that compensates for integrated circuit resistor variations
US6201438B1 (en) Area-efficient reconstruction filters, particularly for D/A current-driven converters
US6104226A (en) Circuit configuration for digitally setting analog parameters
US6549075B1 (en) Method of configuring a switch network for programmable gain amplifiers
US5894426A (en) Maximum/minimum value determination apparatus
JPS62173809A (ja) 増幅装置
CN114499526B (zh) 模数转换电路
US4857930A (en) Circuit for reducing differential nonlinearities in multi-stage digital-to-analog converters
JP3100457B2 (ja) 多入力対応アナログ／デジタル変換回路
US5374855A (en) Apparatus and a method for detecting the coincidence of two signal levels
SU1406763A1 (ru) Многоканальный коммутатор
GB2215931A (en) Amplifying devices
JPH09148930A (ja) オペアンプのオフセット電圧補正回路
CN210839494U (zh) 一种衰减系数可选的模拟电路
KR900005654Y1 (ko) 저역통과 필터의 통과 대역 조절회로
JPH02202227A (ja) Ｄ―ａ変換器
KR100241728B1 (ko) 전화단말기의 음성 출력레벨 조절장치
SU664109A1 (ru) Измерительное устройство с автоматическим переключением пределов измерени
SU1378039A1 (ru) Коммутатор аналоговых сигналов

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120821

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20130822

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee