JP3100457B2 - 多入力対応アナログ／デジタル変換回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、複数のアナログ信号を
デジタル信号に変換する多入力対応アナログ／デジタル
変換回路に関し、例えば、温度調節器の温度信号の取込
み構成に適用して好適なものである。

【０００２】

【従来の技術】従来、温度検知器に熱電対を用いた温度
調節器がある。このような温度調節器においては、熱電
対からの温度信号（アナログ信号）をデジタル信号に変
換して調節処理本体に与えてこの処理本体が調節制御す
るようになされている。ここで、熱電対は検出対象の温
度だけでなくその周囲温度をも影響した温度信号を出力
するので、別途周囲温度を検知する検知器から補償用温
度信号（アナログ信号）を出力させ、これをデジタル信
号に変換して調節処理本体に与える。そして、調節処理
本体は、基本的には、熱電対からの温度信号（デジタル
信号）に基づき、しかも、補償用温度信号（デジタル信
号）を考慮して調節制御する。このような温度調節器に
おいて、熱電対からのアナログ温度信号をデジタル信号
に変換する構成と、補償用アナログ温度信号をデジタル
信号に変換する構成とを別個設けることも考えられる
が、構成の簡単化を期して、多入力対応のアナログ／デ
ジタル変換回路を用いて時分割で両温度信号をデジタル
信号に変換することが行なわれている。なお、熱電対か
らのアナログ温度信号と補償用アナログ温度信号とは、
その検知構成等が異なるためダイナミックレンジも異な
っているが、同じ有効ビット数のデジタル信号に変換す
る。

【０００３】図４は、このような温度調節器にも適用さ
れている従来の多入力対応のアナログ／デジタル変換回
路を示すものである。なお、温度調節器に適用されるも
のでは異なるアナログ入力信号が２個であるが、図４で
は一般的に示している。また、図４に示すものは、２重
積分型（複傾斜型）を基本としているものである。

【０００４】図４において、従来の多入力対応アナログ
／デジタル変換回路は、入力切替回路１、積分回路２、
比較器３、タイミング制御回路４、クロック発生回路
５、アンドゲート６及びカウンタ７から構成されてい
る。

【０００５】入力切替回路１は、ｘ個のアナログ入力信
号ＡＩＮ１〜ＡＩＮｘを増幅する増幅器１０１〜１０ｘ
と、増幅信号ＡＭＰ１〜ＡＭＰｘの積分回路２への入力
をオンオフ制御する入力選択スイッチ１１１〜１１ｘ
と、基準入力信号ＲＥＦの積分回路２への入力をオンオ
フ制御する基準入力スイッチ１２とから構成されてい
る。ここで、各増幅器１０１、…、１０ｘのゲインは、
ｘ個の入力アナログ信号ＡＩＮ１〜ＡＩＮｘのダイナミ
ックレンジが異なっていても、各増幅信号ＡＭＰ１〜Ａ
ＭＰｘのダイナミックレンジが等しくなるように選定さ
れている。

【０００６】タイミング制御回路４は、デジタル信号を
処理する処理本体から指示されたアナログ入力信号に対
応するデジタル信号をカウンタ７から出力させるよう
に、入力選択スイッチ１１１〜１１ｘ及び基準入力スイ
ッチ１２をオンオフ制御するものである。また、タイミ
ング制御回路４は、比較器３からの比較出力信号にも基
づいて、クロック信号ＣＫがアンドゲート６を通過する
ことを制御するものである。

【０００７】以上、詳述した入力切替回路１及びタイミ
ング制御回路４以外の各部構成要素２、３、５〜７は、
１入力を処理する一般的な２重積分型のアナログ／デジ
タル変換回路の対応する構成要素と同様な処理を行なう
ものである。

【０００８】図５は、この従来回路の各部タイミングチ
ャートの一例を示すものである。なお、積分回路２に対
する入力信号の極性を、基準入力信号ＲＥＦ以外の信号
が積分回路２に与えられているとき積分信号ＩＮＴの値
が小さくなる積分動作（例えば放電動作）を行ない、基
準入力信号ＲＥＦが積分回路２に与えられているとき積
分信号ＮＴの値が大きくなる積分動作（例えば充電動
作）を行なうように選定されているとする。

【０００９】以上の構成において、タイミング制御回路
４に第１のアナログ入力信号ＡＩＮ１に対する変換指令
が与えられると、タイミング制御回路４は、図５（Ａ
１）に示すように入力選択スイッチ１１１を一定時間Ｔ
だけ閉成させる。これにより、入力アナログ信号ＡＩＮ
１を増幅した増幅信号ＡＭＰ１が積分回路２に入力さ
れ、積分出力信号ＩＮＴは図５（Ｂ）に示すように待機
レベルから徐々に低下していく。そして、一定時間Ｔが
経過した時点ｔ１においては積分出力信号ＩＮＴの値
は、増幅信号ＡＭＰ１、従ってアナログ入力信号ＡＩＮ
１のレベルに応じたものとなる。

【００１０】タイミング制御回路４は、この時点ｔ１に
おいて、入力選択スイッチ１１１を開放させると共に基
準入力スイッチ１２を閉成させる。これにより、積分出
力信号ＩＮＴは徐々に増加していき、やがて所定の待機
レベルに達する。タイミング制御回路４は、図５（Ｃ）
に示すように、上述した時点ｔ１から、比較器３からの
比較出力信号に基づいて認識した所定の待機レベルに復
帰した時点ｔ２までの期間Ｔ１の間有意なゲート開放信
号ＧＴをアンドゲート６に与える。この期間Ｔ１は、時
点ｔ１における積分出力信号ＩＮＴの値、従ってアナロ
グ入力信号ＡＩＮ１のレベルに応じたものとなってい
る。

【００１１】アンドゲート６は、期間Ｔ１の間に、クロ
ック発生回路５から与えられたクロックＣＫを通過させ
てカウンタ７に与え、カウンタ７はこのクロックＣＫに
よってカウント動作する。従って、期間Ｔ１が終了した
時点ｔ２におけるカウント値は期間Ｔ１の長さに応じた
値となっており、すなわち、アナログ入力信号ＡＩＮ１
のレベルに応じたものとなっており、このカウント値を
変換したデジタル信号ＤＯＵＴとして出力する。

【００１２】他のアナログ入力信号をデジタル信号に変
換する場合も、オンオフ制御する入力選択スイッチが変
化するだけであり、上述と同様な動作によってデジタル
信号に変換することができる。

【００１３】以上のように、従来の多入力対応アナログ
／デジタル変換回路は、増幅器１０１〜１０ｘによっ
て、各アナログ入力信号ＡＩＮ１〜ＡＩＮｘのダイナミ
ックレンジを揃えることによって、多種のアナログ入力
信号ＡＩＮ１〜ＡＩＮｘに対して、積分回路２以降の構
成要素２〜７を共通に用いて対応するようになされてい
る。

【００１４】

【発明が解決しようとする課題】しかしながら、従来の
多入力対応アナログ／デジタル変換回路においては、変
換精度が必ずしも高いものではない。各アナログ入力信
号ＡＩＮ１〜ＡＩＮｘのダイナミックレンジを揃える増
幅器１０１〜１０ｘは、当然に、オペアンプ等の能動素
子によって実現される。そのため、周囲温度等によるド
リフトが生じ、しかも、増幅器１０１〜１０ｘによって
そのドリフト量等が異なっている。従って、各アナログ
入力信号ＡＩＮ１〜ＡＩＮｘを増幅した増幅信号ＡＭＰ
１〜ＡＭＰｘは、各アナログ入力信号ＡＩＮ１〜ＡＩＮ
ｘの値だけを反映させた値とはならず、変換されたデジ
タル信号ＤＯＵＴも増幅時に生じた悪影響をそのまま受
けたものとなって変換精度を低下させていた。

【００１５】また、従来は、各アナログ入力信号ＡＩＮ
１〜ＡＩＮｘ毎に（若しくはそれより１個少ない数だ
け）増幅器１０１〜１０ｘが必要である。増幅器１０１
〜１０ｘは、オペアンプで構成しようと、ディスクリー
トなトランジスタを用いて構成しようと、かなりの占有
空間及び部品点数を必要とし、その結果、構成を複雑、
大形化させていた。

【００１６】なお、上述の従来例は、複数のアナログ入
力信号ＡＩＮ１〜ＡＩＮｘのダイナミックレンジを揃え
た後にデジタル信号に変換するものであったが、ダイナ
ミックレンジを揃えるのではないが増幅器によってダイ
ナミックレンジを変更した後にデジタル信号に変換する
多入力対応アナログ／デジタル変換回路もあり、このよ
うなアナログ／デジタル変換回路でも上述したと同様な
問題が生じていた。

【００１７】本発明は、以上の点を考慮してなされたも
のであり、変換精度を高めることができる簡単、小型の
多入力対応アナログ／デジタル変換回路を提供しようと
するものである。

【００１８】

【課題を解決するための手段】かかる課題を解決するた
め、本発明においては、多種のアナログ入力信号から選
択手段によって１個のアナログ入力信号を選択してデジ
タル信号に変換するものであって、多種のアナログ入力
信号の少なくとも１以上のアナログ入力信号に対しては
そのダイナミックレンジを変更したデジタル信号に変換
する、積分回路を利用した多入力対応アナログ／デジタ
ル変換回路において、上記積分回路の時定数を、デジタ
ル信号に変換しようとするアナログ入力信号の変更後の
ダイナミックレンジに応じて切り替える時定数切替手段
を設け、この時定数切替手段が、デジタル信号に変換す
るアナログ入力信号を選択する上記選択手段を兼ねてお
り、ダイナミックレンジの変更を要するアナログ入力信
号も、ダイナミックレンジを変更しないまま上記積分回
路に直接入力して、上記時定数の切替により、ダイナミ
ックレンジの変更を要するアナログ入力信号についても
ダイナミックレンジを変更したと等価な積分信号を積分
回路から出力させることを特徴とする。

【００１９】

【作用】積分回路は、入力信号のレベルに比例し、時定
数に反比例する積分信号を出力するものである。すなわ
ち、入力信号のレベルが固定ならば時定数を変化させる
ことで積分信号のレベルを変化させることができる。

【００２０】本発明は、このような積分回路の特質を利
用して、ダイナミックレンジの変更を要する１以上のア
ナログ入力信号に対しても、ダイナミックレンジを変更
したと等価な積分信号を積分回路から出力させるように
したものである。すなわち、積分処理がアナログ入力信
号のダイナミックレンジの変更処理を兼ねるようにした
ものである。積分回路の時定数を、変換しようとするア
ナログ入力信号の変換時のダイナミックレンジに応じて
切り替える時定数切替手段を設け、変換しようとするア
ナログ入力信号を上記積分回路に直接入力して、ダイナ
ミックレンジの変更を要するアナログ入力信号について
もダイナミックレンジを変更したと等価な積分信号を積
分回路から出力させる。

【００２１】これにより、ダイナミックレンジの変更を
要するアナログ入力信号に対しても、ダイナミックレン
ジを変更するための増幅器が不要となって、変換精度を
高めることができる簡単、小型の多入力対応アナログ／
デジタル変換回路を実現できる。

【００２２】また、時定数切替手段が、デジタル信号に
変換するアナログ入力信号を選択する上記選択手段を兼
ねているので、この点でも、簡単、小型の多入力対応ア
ナロ グ／デジタル変換回路を実現できる。

【００２３】

【実施例】以下、本発明の一実施例を図面を参照しなが
ら詳述する。ここで、図１はこの実施例の構成を示すブ
ロック図であり、図３との同一、対応部分には同一符号
を付して示している。

【００２４】図１において、この実施例の多入力対応ア
ナログ／デジタル変換回路は、比較器３以降の構成は従
来と同一である。この実施例の場合、入力切替回路及び
積分回路は別個に設けられておらず、これら入力切替回
路及び積分回路が融合した形の入力切替・積分回路８が
設けられている。

【００２５】入力切替・積分回路８には、ｘ個の入力ア
ナログ信号ＡＩＮ１〜ＡＩＮｘと、基準入力信号ＲＥＦ
とが入力される。入力切替・積分回路８は、各入力信号
ＡＩＮ１、…、ＡＩＮｘ、ＲＥＦに対応した、抵抗Ｒ
１、…、Ｒｘ、Ｒｒｅｆ及びスイッチ２０１、…、２０
ｘ、２０ｒｅｆの（ｘ＋１）個の直列回路を有する。こ
こで、各抵抗Ｒ１、…、Ｒｘ、Ｒｒｅｆは、後述するよ
うに積分回路の時定数を決定する抵抗である。また、各
スイッチ２０１、…、２０ｘはそれぞれ、タイミング制
御回路４によってオンオフ制御されるものであり、変換
処理時には、タイミング制御回路４によっていずれかの
スイッチのみが所定時間Ｔだけ閉成されるものである。
すなわち、デジタル信号への変換を行なうアナログ入力
信号を選択するための入力選択用スイッチである。さら
に、スイッチ２０ｒｅｆは、いずれかの選択入力用スイ
ッチ２０ｉ（ｉは１〜ｘ）が閉成状態から開放状態に変
更された時点からタイミング制御回路４によって閉成さ
れるものである。

【００２６】全ての直列回路の一端は、オペアンプＯＰ
の反転入力端子に接続されている。このオペアンプＯＰ
１の出力端子及び反転端子間にはコンデンサＣが接続さ
れている。また、オペアンプＯＰの非反転入力端子はア
ースされている。

【００２７】以上の構成を有する入力選択・積分回路８
において、デジタル信号への変換に供するいずれかのア
ナログ入力信号用の選択入力スイッチ２０ｉが閉成され
た状態においては、そのアナログ入力信号用の抵抗Ｒｉ
とオペアンプＯＰとコンデンサＣとによって積分回路が
構成される。このように構成された積分回路の時定数は
Ｒｉ×Ｃとなる。また、入力選択・積分回路８におい
て、スイッチ２０ｒｅｆが閉成された状態においては、
その基準入力信号用の抵抗ＲｒｅｆとオペアンプＯＰと
コンデンサＣとによって積分回路が構成される。このよ
うに構成された積分回路の時定数はＲｒｅｆ×Ｃとな
る。従って、入力選択・積分回路８は、積分時定数切替
手段ともなっている。

【００２８】以上のように、入力選択・積分回路８は入
力選択回路及び積分回路として動作できるので、アナロ
グ／デジタル変換の処理は、従来とほぼ同様な流れで行
なわれる。

【００２９】すなわち、タイミング制御回路４にアナロ
グ入力信号ＡＩＮｉに対する変換指令が与えられると、
タイミング制御回路４は入力選択スイッチ２０ｉを一定
時間Ｔだけ閉成させる。これにより、積分出力信号ＩＮ
Ｔは待機レベルから徐々に低下していき、一定時間Ｔが
経過した時点における積分出力信号ＩＮＴの値はアナロ
グ入力信号ＡＩＮｉのレベルに応じたものとなる。タイ
ミング制御回路４は、一定時間経過後の時点において、
入力選択スイッチ２０ｉを開放させると共に基準入力ス
イッチ２０ｒｅｆを閉成させる。これにより、積分出力
信号ＩＮＴは徐々に増加していき、やがて所定の待機レ
ベルに達する。タイミング制御回路４は、スイッチを切
り替えた時点から、比較器３からの比較出力信号に基づ
いて認識した所定の待機レベルに復帰した時点までの期
間、すなわちアナログ入力信号ＡＩＮｉのレベルに応じ
た期間有意なゲート開放信号ＧＴをアンドゲート６に与
える。これにより、クロック発生回路５から出力された
クロックＣＫがその期間の間カウンタ７に与えられ、カ
ウンタ７はこのクロックＣＫによってカウント動作す
る。そして、アンドゲート６がクロック通過状態にある
期間が終了した時点におけるカウント値が、アナログ入
力信号ＡＩＮｉのレベルに応じたデジタル信号ＤＯＵＴ
として出力される。

【００３０】ところで、以上のように積分回路が構成さ
れた状態において時定数を決定する各アナログ入力信号
用の抵抗Ｒ１、…、Ｒｘの値は、対応するアナログ入力
信号ＡＩＮ１、…、ＡＩＮｘのダイナミックレンジに応
じて定められる。例えば、ダイナミックレンジが１：２
の関係にある２個のアナログ入力信号ＡＩＮｉ及びＡＩ
Ｎｊ（ｊはｉを除く１〜ｘ）に対応する抵抗Ｒｉ及びＲ
ｊの値は２：１の関係にする。

【００３１】このようにしたのは、各アナログ入力信号
ＡＩＮ１、…、ＡＩＮｘのダイナミックレンジを揃えず
に積分しても、ダイナミックレンジの相違を打ち消した
積分信号ＩＮＴ（従来の積分回路からの積分信号と同様
な信号）を得られるようにしたためである。

【００３２】図２は、各抵抗Ｒ１、…、Ｒｘの値を適宜
選定することによって、各アナログ入力信号ＡＩＮ１、
…、ＡＩＮｘのダイナミックレンジを揃えずに積分して
も、ダイナミックレンジの相違を打ち消した積分信号Ｉ
ＮＴが得られ、従来と同様なデジタル信号ＤＯＵＴが得
られることを説明する図である。

【００３３】ここで、図２（Ａ）及び（Ｂ）はダイナミ
ックレンジが２倍の関係にあるアナログ入力信号ＡＩＮ
ｉ及びＡＩＮｊについて、同一レベルの値が入力された
場合の積分信号ＩＮＴの変化を示すものである。

【００３４】積分信号ＩＮＴのレベルは、積分回路の入
力端子に与えられたアナログ入力信号のレベルに比例
し、積分回路の時定数に反比例する。図２（Ａ）及び
（Ｂ）の場合、両アナログ入力信号ＡＩＮｉ及びＡＩＮ
ｊが同一レベルであるので、積分信号ＩＮＴのレベルは
時定数によってのみ影響される。従って、ダイナミック
レンジが大きいアナログ入力信号ＡＩＮｉに対する積分
終了時の積分信号ＩＮＴの値は、ダイナミックレンジが
小さいアナログ入力信号ＡＩＮｊに対する積分終了時の
積分信号ＩＮＴの値の半分となる。すなわち、増幅器に
よってダイナミックレンジを揃えた後に同一の積分回路
で積分した場合と同様な結果を得ることができる。

【００３５】以上のように、積分終了時の積分信号ＩＮ
Ｔの値が１：２の関係にあるので、基準入力信号ＲＥＦ
に応じて積分信号のレベルを待機レベルまで復帰させる
に要する期間Ｔｉ、Ｔｊも１：２の関係になり、最終的
なデジタル信号ＤＯＵＴも１：２の関係となる。

【００３６】従って、上述した実施例によれば、ダイナ
ミックレンジが異なる複数のアナログ入力信号に対して
増幅器を用いたダイナミックレンジを揃えることなく、
積分回路の時定数をダイナミックレンジに応じて変更す
ることで、従来と同様な積分信号ＩＮＴを送出し得るよ
うにしたので、増幅器のドリフト等の影響がない積分信
号ＩＮＴを得ることができ、変換精度を従来より向上さ
せることができる。

【００３７】また、増幅器を用いずに受動素子である抵
抗を用いて、従来と同様な積分信号ＩＮＴを得ることが
できる回路を構成したので、構成を簡単、小形なものと
することができる。

【００３８】なお、上記実施例においては、積分回路の
時定数を抵抗を切り替えることで変化させるものを示し
たが、詳述は避けるが、図３に示すように、コンデンサ
を切り替えることで時定数を変化させるようにしても良
い。

【００３９】また、上記実施例においては、２重積分型
を基本構成としたものであったが、多重積分型を基本構
成としたものにも適用することができる。

【００４０】さらに、上記実施例においては、複数のア
ナログ入力信号のダイナミックレンジを揃えた後にデジ
タル信号に変換する多入力対応アナログ／デジタル変換
回路を示したが、ダイナミックレンジを揃えるのではな
いがダイナミックレンジを変更した後にデジタル信号に
変換するものに対しても本発明を適用することができ
る。

【００４１】

【発明の効果】以上のように、本発明によれば、積分回
路の時定数を、変換しようとするアナログ入力信号のダ
イナミックレンジに応じて切り替える時定数切替手段を
設け、変換しようとするアナログ入力信号を積分回路に
直接入力して、ダイナミックレンジの変更を要するアナ
ログ入力信号についてもダイナミックレンジを変更した
と等価な積分信号を積分回路から出力させるようにした
ので、変換精度を従来より高めることができる簡単、小
型の多入力対応アナログ／デジタル変換回路を実現でき
る。

【図面の簡単な説明】

【図１】第１実施例の構成を示すブロック図である。

【図２】第１実施例の積分信号の変化例を示す信号波形
図である。

【図３】第２実施例の構成を示すブロック図である。

【図４】従来の構成を示すブロック図である。

【図５】図４の各部タイミングチャートである。

【符号の説明】

８…入力選択・積分回路（積分時定数切替手段ともなっ
ている）、２０１〜２０ｘ、２０ｒｅｆ…スイッチ、Ｒ
１〜Ｒｘ、Ｒｒｅｆ…抵抗、Ｃ…コンデンサ、ＯＰ…オ
ペアンプ。

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H03M 1/00 - 1/88

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】 多種のアナログ入力信号から選択手段に
   よって１個のアナログ入力信号を選択してデジタル信号
   に変換するものであって、多種のアナログ入力信号の少
   なくとも１以上のアナログ入力信号に対してはそのダイ
   ナミックレンジを変更したデジタル信号に変換する、積
   分回路を利用した多入力対応アナログ／デジタル変換回
   路において、 上記積分回路の時定数を、デジタル信号に変換しようと
   するアナログ入力信号の変更後のダイナミックレンジに
   応じて切り替える時定数切替手段を設け、この時定数切替手段が、デジタル信号に変換するアナロ
   グ入力信号を選択する上記選択手段を兼ねており、 ダイナミックレンジの変更を要するアナログ入力信号
   も、ダイナミックレンジを変更しないまま 上記積分回路
   に直接入力して、上記時定数の切替により、ダイナミッ
   クレンジの変更を要するアナログ入力信号についてもダ
   イナミックレンジを変更したと等価な積分信号を積分回
   路から出力させることを特徴とする多入力対応アナログ
   ／デジタル変換回路。