JP2979656B2 - クランプ回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明はビデオ信号を所定レベ
ルにクランプする場合などに適用して好適なクランプ回
路に関する。

【０００２】

【従来の技術】従来よりビデオ信号等をＡ／Ｄ変換器を
用いてディジタル化する場合、Ａ／Ｄ変換器のダイナミ
ックレンジに適合するようにクランプ回路によりビデオ
信号をクランプしてＡ／Ｄ変換器に入力している。この
クランプレベルとしてビデオ信号の場合しばしばペデス
タルレベルが用いられ、このペデスタルレベルを基準レ
ベル（基準信号）に合わせた上で種々の処理を行うよう
にしている。

【０００３】したがって、このクランプレベルが回路の
バラツキや温度ドリフト等でずれると基準レベルがずれ
ることになり、Ａ／Ｄ変換後の各種ディジタル処理に誤
差を生ずる。このようなクランプ誤差をなくすため従来
から種々の提案がなされている。

【０００４】図６はその一例を示すクランプ回路であっ
て、本例ではＤ／Ａ変換器を用いてクランプ回路を構成
した例である。同図において、端子１２にアナログ信号
が入力され、これが入力差動増幅器１４に供給されるこ
とによってクランプ用の基準信号（基準レベル）Ｓｃと
の差がとられ、その差動出力がＡ／Ｄ変換器１６でＡ／
Ｄ変換される。Ａ／Ｄ変換された出力ディジタル信号Ｓ
ｏは出力端子１８に導かれる。

【０００５】出力ディジタル信号ＳｏはさらにＤ／Ａ変
換器２０に供給されてアナログ信号に変換されたのち比
較器２２に供給される。そして、端子２４に供給された
クランプ目標値となるディジタルレファレンスデータＤ
ＲがＤ／Ａ変換器２６でアナログ信号に変換された後比
較器２２に供給されることによって両者のレベルが比較
され、その比較出力（誤差電圧）がサンプルホールド回
路２８でクランプタイミング毎にホールドされる。端子
３０にはクランプパルスＣＰが供給される。クランプタ
イミングは上述したようにペデスタルレベルの期間であ
る。

【０００６】サンプリングホールドされた比較出力は基
準信号Ｓｃとして入力差動増幅器１４に帰還されるた
め、ペデスタルレベルが常にディジタルレファレンスデ
ータＤＲ（例えば０ボルト）となるように制御されこと
になる。

【０００７】このような従来のクランプ回路１０では、
図の構成からも明らかなようにＤ／Ａ変換器を２個用い
るために、Ｄ／Ａ変換器間での特性誤差を生ずることが
あり、特性誤差があるとビデオ信号のペデスタルレベル
を所期の目的の通りディジタルレファレンスデータＤＲ
に対応した所定のレベルにクランプすることができな
い。

【０００８】これを解決するものとして、図７に示すよ
うな構成のクランプ回路１０が知られている。図７の構
成ではＤ／Ａ変換器間の特性誤差を防ぐために、ディジ
タルスイッチ３２とアナログ遅延線３６を用いることに
よって、１個のＤ／Ａ変換器３４でクランプ動作を実現
している。クランプパルスＣＰの系に設けられた遅延線
３７はＤ／Ａ変換器３４、比較器２２および遅延線３６
による遅延量に相当する遅延時間を補償するためのもの
である。

【０００９】この構成による場合には、同図よりも明ら
かなようにＤ／Ａ変換器３４、アナログ遅延線３６，３
７、サンプルホールド回路２８など多数の回路を使用し
なければならないので、回路構成がかなり複雑化し、か
つ回路規模が大きくならざるを得ないという欠点を持
つ。

【００１０】図６および図７に示すクランプ回路１０の
何れの欠点をも解決するものとして、さらに図８に示す
ようなチャージポンプ回路５０を使用したクランプ回路
１０が知られている。

【００１１】チャージポンプ回路５０は図のように一対
の抵抗器Ｒ１，Ｒ２、充放電用のコンデンサＣおよび充
放電制御用の一対の制御トランジスタＱ１，Ｑ１′とで
構成される。

【００１２】さて、この構成ではＡ／Ｄ変換器１６より
の出力ディジタル信号Ｓｏがクランプタイミングごとに
レジスタ３８に保持され、その保持データとディジタル
レファレンスデータＤＲとがディジタル比較器４０で比
較される。もしＡ／Ｄ変換器出力がディジタルレファレ
ンスデータＤＲよりも大きいときには制御トランジスタ
Ｑ１がオン、制御トランジスタＱ１′がオフとなり、コ
ンデンサＣには抵抗器Ｒ１より電流が流れ込みその両端
電圧が上昇する。逆にＡ／Ｄ変換器出力がディジタルレ
ファレンスデータＤＲよりも小さいときには、制御トラ
ンジスタＱ１がオフし、制御トランジスタＱ１′がオン
するから、コンデンサＣに蓄えられた電荷が抵抗器Ｒ２
を介して放電されその両端電圧が低下する。

【００１３】Ａ／Ｄ変換器出力とディジタルレファレン
スデータＤＲとが等しいときには制御トランジスタＱ
１，Ｑ１′が共にオフとなり、コンデンサＣに蓄えられ
た電圧は保持される。このコンデンサ電圧がバッファ４
４を介して取り出され、入力差動増幅器１４にクランプ
用の基準信号Ｓｃとして帰還される。

【００１４】

【発明が解決しようとする課題】この構成によれば、Ｄ
／Ａ変換器やアナログ遅延線などを使用しないでも済む
から回路構成を簡略化できる他、２個のＤ／Ａ変換器を
使用することによる特性上の誤差がなくなってクランプ
動作が正確になる。しかし、図８に示すこの構成では以
下のような問題を新たに惹起する。

【００１５】図８におけるコンデンサＣの電圧上昇及び
降下の速度は抵抗器Ｒ１，Ｒ２の抵抗値（便宜上Ｒ１，
Ｒ２として示す）及びコンデンサＣの容量（便宜上Ｃと
して示す）で決まる。１回のクランプパルスＣＰにより
クランプ誤差の修正量をまず計算してみよう。

【００１６】チャージポンプ回路５０の動作電圧をＶｃ
ｃ、コンデンサＣの電圧をＶoとし、クランプパルスＣ
Ｐの周期を△ｔとすると、制御トランジスタＱ１がオン
して電圧上昇するときの変化量△Ｖ＋は、△Ｖ＋＝（Ｖ
ｃｃ−Ｖｏ／ＣＲ１）△ｔである。

【００１７】同様に、制御トランジスタＱ１′がオンし
てコンデンサＣの両端電圧が低下するときの変化量△Ｖ
−は、△Ｖ−＝（Ｖｏ／ＣＲ２）△ｔである。

【００１８】ところで、周知のようにこれら△Ｖ＋及び
△Ｖ−により入力差動増幅器１４を経たＡ／Ｄ変換器１
６の修正出力が、ディジタルデータに換算して１ビット
以上変化すると、このクランプループはハンティング状
態になり、ディジタルレファレンスデータＤＲによって
決まる所定のクランプレベルに入力アナログ信号Ｓｉの
レベルを引き込むことができなくなる。このことは、逆
に１回のクランプパルスＣＰによる誤差修正は１ビット
精度以内の量でなければならないことになり、これは取
りも直さず、クランプ回路の応答速度が遅いことを意味
する。

【００１９】つまり、図８に示す構成のクランプ回路１
０は、回路のバラツキや温度ドリフトなどのように変動
の遅いクランプレベルの補正には適するが、入力ビデオ
信号のサグのように変動の速いクランプレベルを積極的
に補正仕様とする場合には適しない。

【００２０】そこで、この発明はこのような課題を解決
したものであって、簡単な構成でかつ応答の速いクラン
プ回路を提案するものである。

【００２１】

【課題を解決するための手段】上述の課題を解決するた
め、この発明においては、入力アナログ信号とクランプ
用の基準信号とが供給される差動増幅器と、その差動出
力がディジタル変換されるディジタル変換器と、ディジ
タル変換されたディジタル比較データのディジタルレフ
ァレンスデータに対する誤差を検出する誤差データ検出
手段と、誤差データに基づいて充放電用の電流量が制御
されるチャージポンプ回路とを有し、このチャージポン
プ回路の出力が上記クランプ用の基準信号として使用さ
れるようになされたことを特徴とするものである。

【００２２】

【作用】図１に示すように、入力差動増幅器１４で入力
アナログ信号Ｓｉとクランプ用の基準信号Ｓｃとの差が
求められ、その差動出力（ディジタル出力）に対するデ
ィジタルレファレンスデータＤＲに対する誤差データＥ
Ｄが誤差データ検出手段６０で求められる。誤差データ
ＥＤに基づいてチャージポンプ回路５０の充放電用電流
量が制御される。

【００２３】例えば、誤差データＥＤがディジタルレフ
ァレンスデータＤＲよりも大きいときには制御トランジ
スタＱ１，Ｑ２，Ｑ３の何れかがオンしてその制御トラ
ンジスタに接続された電流源によって決まる電流量でコ
ンデンサＣが充電される。どの制御トランジスタを使用
するかは誤差データＥＤの大きさ（絶対値）によって相
違し、最大のときは充電電流量が最大となるように制御
トランジスタＱ１がオンとなる。これでコンデンサＣへ
のチャージアップが最高速となる。

【００２４】これとは逆に、誤差データＥＤがディジタ
ルレファレンスデータＤＲよりも小さいときには制御ト
ランジスタＱ１′，Ｑ２′，Ｑ３′，Ｑ４′の何れかが
オンしてその制御トランジスタに接続された電流源によ
って決まる電流量でコンデンサＣが放電される。どの制
御トランジスタを使用するかは誤差データＥＤの大きさ
（絶対値）によって相違し、最小のときは放電電流量が
最大となるように制御トランジスタＱ１′がオンとな
る。これでコンデンサＣのディスチャージが最高速とな
る。

【００２５】このように、誤差データＥＤの大きさによ
ってチャージポンプ回路５０の充放電量が可変制御され
るため、高速なクランプ動作が可能になる。

【００２６】

【実施例】続いて、この発明に係るクランプ回路の一例
を図面を参照して詳細に説明する。図１はビデオ信号な
どの入力アナログ信号Ｓｉを４ビットの出力ディジタル
信号Ｓｏに変換するときにこの発明に係るクランプ回路
１０を適用した場合である。この発明においてはその充
放電量を可変制御できるチャージポンプ回路５０と誤差
データ検出手段６０が新たに設けられる。

【００２７】誤差データ検出手段６０から説明すると、
Ａ／Ｄ変換器１６でＡ／Ｄ変換された出力ディジタル信
号Ｓｏはレジスタ６２においてクランプパルスＣＰごと
に保持され、ビデオ信号のペデスタルレベルとクランプ
用の基準信号Ｓｃとの差がここにホールドされる。

【００２８】このＡ／Ｄ変換出力は減算器６４において
クランプ目標値であるディジタルレファレンスデータＤ
Ｒより減算される。本例では、２つの補数コードで出力
する４ビットＡ／Ｄ変換に対してセンターレベルでクラ
ンプするようにした場合を例示しているので、ディジタ
ルレファレンスデータＤＲとしてはセンターレベル（０
０００）が与えられる。このようにディジタルレファレ
ンスデータＤＲとしてセンターレベル（００００）を選
んだときには、減算出力がレジスタ６２の出力と一致す
るが、一般的には異なるのが普通である。

【００２９】この誤差データＥＤは図２に示すように１
６通りとなる。誤差データＥＤのうちＭＳＢビットは符
号ビットＳＢを表わすから、そのＭＳＢビットが「１」
のときはクランプ目標値であるディジタルレファレンス
データＤＲよりも正側（大きい側）にずれ、「０」の場
合は負側（小さい側）にずれている場合を示す。誤差デ
ータＥＤは絶対値回路６６に供給されてクランプ目標値
からの誤差の絶対値が求められて、４ビットの絶対値出
力が得られる。

【００３０】４ビットの絶対値出力は後述するチャージ
ポンプ回路５０の充放電量を可変制御するためのゲート
信号（制御信号）としてゲート回路７０に供給される。
図２に示すようにセンターレベル（００００）を基準に
すると、正側が７通りの組合せとなり、負側が８通りの
組合せとなるから、符号ビットＳＢを用いることによっ
て７個のゲート回路７２〜８４が設けられる。符号ビッ
トＳＢはこれらに共通に供給され、ゲート回路７２，７
４，７６はオアゲートが使用され、残りのゲート回路７
８，８０，８２，８４はアンドゲートが使用され、それ
らには重み付けされたビットデータが供給される。

【００３１】チャージポンプ回路５０は充放電用のコン
デンサＣに対して充電用として電流値の異なる３つの定
電流源９０，９２，９４が制御トランジスタＱ１，Ｑ
２，Ｑ３を介してその共通接続点ｐに接続される。定電
流値としてはＩｏ，２Ｉｏ，４Ｉｏの３種類が用いられ
る。さらに、コンデンサＣの放電用として電流値の異な
る４つの定電流源１００，１０２，１０４，１０６が制
御トランジスタＱ１′，Ｑ２′，Ｑ３′，Ｑ４′を介し
てその共通接続点ｐに接続される。定電流値としてはＩ
ｏ，２Ｉｏ，４Ｉｏ，８Ｉｏの４種類が用いられる。

【００３２】そして、複数の制御トランジスタが誤差デ
ータＥＤに対して、図２に示すような関係をもって制御
されるようにゲート回路７０の論理が組まれている。つ
まり、正の誤差データＥＤが得られたときはその大きさ
に従って制御トランジスタＱ１，Ｑ２，Ｑ３のみの何れ
かがオンする。これによって、コンデンサＣに対する単
位時間当りの充電量がどの制御トランジスタをオンする
かによって相違することになる。

【００３３】同様に、負の誤差データＥＤが得られたと
きは制御トランジスタＱ１′，Ｑ２′，Ｑ３′，Ｑ４′
のみの何れかがオンする。したがって、コンデンサＣの
単位時間当りの放電量が何れの制御トランジスタをオン
するかによって可変制御されるものである。当然のこと
ながらクランプ誤差が無いときは制御トランジスタの全
てがオフ状態に制御されるから、コンデンサＣは前の電
圧を保持する。

【００３４】コンデンサＣの両端電圧はバッファアンプ
４４を介して入力差動増幅器１４にクランプ用の基準信
号Ｓｃとして帰還されるから、入力アナログ信号Ｓｉの
クランプすべきペデスタルレベルがクランプ目標値であ
るディジタルレファレンスデータＤＲに一致するまでそ
の誤差データＥＤに対応した制御が逐次行われることに
なる。

【００３５】そして、誤差データＥＤの絶対値が大きい
ときはコンデンサＣに対する充放電量が多くなって目標
値への到達時間がそれだけ速くなるから、入力ビデオ信
号にサグがあるときは、それだけ誤差データＥＤが通常
の場合よりも大きくなり、サグの補正が迅速に行われ
る。

【００３６】図３は誤差データ検出手段６０の他の例を
示す。この例は図１に示す減算器６４からゲート回路７
０までを単一のＲＯＭ６８で構成した場合である。これ
はＡ／Ｄ変換出力の値によってチャージポンプ回路５０
のどの制御トランジスタを制御するかは一義的に決って
しまうので、レジスタ６２の出力をアドレスとしてＲＯ
Ｍ６８をアクセスすれば、図１と同じ処理を実現できる
からである。ＲＯＭの代わりにＰＬＤなども使用するこ
とができる。

【００３７】図１あるいは図３は、４ビットＡ／Ｄ変換
に対してそのクランプレベルをセンターレベルにしたと
きの具体例であるが、一般にｎビットのＡ／Ｄ変換器に
対して任意のレベルにクランプするときもこの発明を適
用できる。そして、図３の場合にはそれぞれのクランプ
レベルに対応して複数の変換テーブルをＲＯＭ化してお
き、端子６８ａよりその変換テーブルを選択できるよう
にすることも可能である。

【００３８】図１あるいは図３ではクランプ誤差の全域
にわたりその誤差データに対してその修正量が線形にな
るように（図４参照）、チャージポンプ回路５０を制御
したが、Ａ／Ｄ変換器１６のビット数が多くなると、そ
れだけ制御トランジスタの数も多くなってハードウェア
の規模も大きくなる。これを避けるため誤差に対する修
正量の関係を、例えば図５に示すような非線形特性にす
ることも可能である。こうすれば、ハードウェア規模を
縮小できる。このような非線形制御を行うときもＲＯＭ
やＰＬＤのプログラムで容易に対応することができる。

【００３９】図１あるいは図３において、定電流源の代
わりに重み付けされた抵抗器を使用することもできる。

【００４０】

【発明の効果】以上のように、この発明に係るクランプ
回路によれば、簡単な構成で精度の高いクランプ動作を
実現できると共に、応答速度の速いクランプ回路を実現
できる。したがって、この発明は上述したようにレベル
変動の遅速が混在するビデオ信号をクランプする場合に
適用して極めて好適である。

【図面の簡単な説明】

【図１】この発明に係るクランプ回路の一例を示す系統
図である。

【図２】誤差データに対する制御トランジスタの制御パ
ターンの組合せを示す図である。

【図３】この発明の他の実施例を示す系統図である。

【図４】誤差データと修正量との関係を示す特性図であ
る。

【図５】誤差データと修正量との関係を示す特性図であ
る。

【図６】従来のクランプ回路の系統図である。

【図７】従来のクランプ回路の系統図である。

【図８】従来のクランプ回路の系統図である。

【符号の説明】

１０ クランプ回路 １４ 入力差動増幅器 １６ Ａ／Ｄ変換器 ５０ チャージポンプ回路 ６０ 誤差データ検出手段 ６２ レジスタ ６４ 減算器 ６６ 絶対値回路 ６８ ＲＯＭ ７０ ゲート回路 ９０〜１０６ 定電流源 Ｑ１〜Ｑ４′ 制御トランジスタ

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁶，ＤＢ名) H04N 5/18

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】 入力アナログ信号とクランプ用の基準信
   号とが供給される差動増幅器と、その差動出力がディジ
   タル変換されるディジタル変換器と、ディジタル変換さ
   れたディジタル比較データのディジタルレファレンスデ
   ータに対する誤差を検出する誤差データ検出手段と、誤
   差データに基づいて充放電用の電流量が制御されるチャ
   ージポンプ回路とを有し、このチャージポンプ回路の出
   力が上記クランプ用の基準信号として使用されるように
   なされたことを特徴とするクランプ回路。