JP2000278132A - 多信号のクランプ装置 - Google Patents
多信号のクランプ装置Info
- Publication number
- JP2000278132A JP2000278132A JP11079686A JP7968699A JP2000278132A JP 2000278132 A JP2000278132 A JP 2000278132A JP 11079686 A JP11079686 A JP 11079686A JP 7968699 A JP7968699 A JP 7968699A JP 2000278132 A JP2000278132 A JP 2000278132A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- analog
- digital
- current source
- conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
- H03M1/129—Means for adapting the input signal to the range the converter can handle, e.g. limiting, pre-scaling ; Out-of-range indication
- H03M1/1295—Clamping, i.e. adjusting the DC level of the input signal to a predetermined value
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/16—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level
- H04N5/18—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level by means of "clamp" circuit operated by switching circuit
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/16—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level
- H04N5/18—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level by means of "clamp" circuit operated by switching circuit
- H04N5/185—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level by means of "clamp" circuit operated by switching circuit for the black level
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/1205—Multiplexed conversion systems
- H03M1/122—Shared using a single converter or a part thereof for multiple channels, e.g. a residue amplifier for multiple stages
- H03M1/1225—Shared using a single converter or a part thereof for multiple channels, e.g. a residue amplifier for multiple stages using time-division multiplexing
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Picture Signal Circuits (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
プレベルの変動分を検出し、微調整し、クランプレベル
の変動を抑える。 【解決手段】 多信号のアナログ信号Aa,Ba…Naに
対しても、アナログスイッチ12で時分割多重し、1個
のA-D変換回路8で多重されたデジタル信号dをもっ
て出力強度の異なる複数の電流源11A,11B…11
Nを微調整することで、高精度に、また、同時に多信号
のアナログ信号別にクランプレベルを調節する。
Description
動を抑える多信号のクランプ装置、特にデジタルクラン
プ装置に関するものである。
路図である。このアナログクランプ装置の構成を説明す
ると、入力端子1にはコンデンサC1を介してPNPト
ラジスタTr2(以下、Tr2という)のベース及びN
PNトランジスタTr1(以下、Tr1という)のコレ
クタに接続される。このTr1のベースは抵抗R1を介
してクランプパルス供給端子2に接続されると共に抵抗
R2を介してTr1のエミッタに接続される。このTr
1のエミッタはA/D変換部のリファレンス抵抗からの
参照電圧供給端子3に接続されると共にコンデンサC2
を介して接地される。Tr2のエミッタは出力端子4に
接続されると共に抵抗R3を介してVcc電圧の印加端
子5に接続され、Tr2のコレクタは接地される。
て、その動作の概要を説明する。すなわち、Tr1のエ
ミッタには参照電圧供給端子3から参照電圧が供給さ
れ、Tr1のベースにはクランプパルス供給端子2から
図7(2)に示すようなクランプパルス(1ラインで見
た場合)が供給される。Tr1はクランプパルスが
「H」レベル時のみ動作し、Tr1のコレクタ電圧がT
r2のベースに加わり、入力端子1に供給された図7
(1)に示すような映像信号のペデスタルレベルPLの
クランプが行われる。ここで、HDは水平同期信号であ
る。
来の構成では、電源電圧が変動するとクランプ電圧自体
も前記電源電圧に追従して変動してしまい、また図示せ
ざるA/D変換部におけるリファレンス抵抗のばらつき
誤差により、参照電圧が変動してしまうため、映像信号
のペデスタルレベルPLが変動してしまうという欠点が
あった。
ス調整しか実施していないため微調なクランプレベルの
調整がしにくいという欠点があった。
に対し、1個のA-D変換回路を使用しており、多信号
のアナログ信号入力に対しては入力信号の数と同数のA
-D変換回路が必要となってしまうため、その分、回路
規模も大きくなってしまうという欠点があった。
で、クランプレベルのコントロールをすべてデジタル信
号により制御することで精度を上げ、かつ、デジタル基
準値信号に対する変動分を微調整することが可能である
ともに、多信号のアナログ信号入力に対しても、1個の
A/D変換回路で高精度のクランプを実現するクランプ
装置の提供を目的とするものである。
決し、目的を達成するために、請求項1記載の多信号の
クランプ装置は、一端に入力されるアナログ信号に対
し、バッファリングし、キャパシタで直流成分を遮断す
る入力手段と、前記キャパシタで直流成分を遮断した後
のアナログ信号をデジタル信号に変換するA-D変換手
段と、前記A-D変換手段により変換されたデジタル信
号と、デジタル基準値信号とを比較する比較手段と、前
記比較手段より生成されたデジタル信号をもって、クラ
ンプレベルを調節して電流源を制御する電流源制御手段
とを具備することを特徴とするものである。
タル信号で 電流源の調整を行うため、ノイズの影響を
ほとんど受けず、高精度にクランプレベルを調節する効
果がある。
求項1記載の電流源のクランプレベルを一定にさせるた
め、デジタル基準値信号に対するA-D変換後のデータ
の変動に追従するデジタル信号で調整される出力強度の
異なる複数のトランジスタにより構成されたことを特徴
とする。
基準値信号に対するA-D変換後のデータの変動量に追
従させて前記電流源を構成する出力強度の異なる複数の
トランジスタをオン、オフさせることでクランプレベル
の微調な調整を可能とする。
複数のアナログ信号入力部と、前記複数のアナログ信号
入力部に接続された複数の容量手段で直流成分を遮断す
る入力手段と、前記複数の容量手段で直流成分を遮断し
た後のアナログ信号をアナログスイッチを用いて時分割
により多重化する時分割多重手段と、前記アナログスイ
ッチを制御するスイッチ切換制御手段と、前記アナログ
スイッチで時分割多重したアナログ信号をデジタル信号
に変換する1個のA-D変換手段と、前記1個のA-D変
換手段により変換されたデジタルデータをそれぞれ入力
信号別にデータを分離するデータ分離手段と、前記デー
タ分離手段で分離されたデータと基準値信号を比較する
比較手段と、前記基準値信号に対する前記分離されたデ
ータの変動分に追従させて電流源を切り換えて制御する
電流源制御手段とを具備することを特徴とする。
号に対しても、1個のA−D変換回路で多重させたデジ
タル信号で前記電流源を制御することで高精度に、また
同時に多信号のアナログ信号別にクランプレベルを調整
する効果がある。
流源は複数のアナログ信号入力部のそれぞれに有し、複
数のアナログ入力信号別に同時に、デジタル基準値信号
に対するA-D変換後の変動に追従するデジタル信号で
調整される出力強度の異なる複数のトランジスタにより
構成されたことを特徴とする。
基準値信号に対するA-D変換後のデータの変動量に追
従させて、前記電流源を構成する出力強度の異なる複数
のトランジスタをオン、オフさせることで同時に複数の
アナログ入力信号別にクランプレベルの微調な調整を可
能とする効果がある。
流源制御手段はデジタル基準値信号に対し、A-D変換
手段により変換されたデジタル信号の変動幅が大きい場
合、電流源を構成する出力強度の大きいトランジスタま
たは多数のトランジスタをオンさせるコントロール信号
を発生させ、前記変動幅が小さい場合、小さいトランジ
スタまたは少数のトランジスタをオンさせるコントロー
ル信号を発生させ、前記変動幅が無い場合、各トランジ
スタをオフさせる微調整のコントロールを行うようにし
たことを特徴とする。
するA-D変換手段により変換されたデジタル信号の変
動幅を微調にコントロールする効果がある。
バイアススイッチング素子として、MOSトランジス
タ、アナログトランジスタ、ダイオードを用いたことを
特徴とする。
ロールするバイアススイッチング素子として、MOSト
ランジスタ、アナログトランジスタ、ダイオードを用い
ることで半導体装置等への内蔵が可能となる。
いて図1から図5を参照しながら説明する。
1,2,5に記載された多信号のクランプ装置について
図1,図2,図3を参照しながら説明する。
号のクランプ装置のブロック構成図を示す。図1におい
て、6はアナログ信号aの入力をバッファリングするバ
ッファ回路、7はアナログ信号aの入力をバッファリン
グした後の直流(DC)成分を遮断するキャパシタ、8
はキャパシタ7でDC成分を遮断したアナログ信号bを
デジタル信号cに変換するA-D変換回路、9はA-D変
換した後のデジタル信号cとペデスタルレベルに相当す
るデジタル基準値信号fを比較する比較回路、10はペ
デスタルレベルに相当するデジタル基準値信号fに対
し、デジタル信号cの変動レベルに応じて電流源11を
調節するコントロール信号gを出力する電流源制御回
路、電流源11は電流源制御回路10より出力されるデ
ジタル信号cに追従させて微調整可能な複数の出力強度
を持ったトランジスタで構成される電流源であり、その
構成図を図3に示す。
す。図2において、まず、(1)はアナログ映像信号に
相当するアナログ信号aに対しキャパシタ7でDC成分
を遮断した信号を1ラインごとのアナログデータ(A
1,A2…N)、(2)はアナログデータ(1)をA−
D変換回路8でA−D変換した後のデジタルデータ(D
A1,DA2…DN)、(3)はA-D変換した後のデ
ジタル信号cとペデスタルレベルに相当するデジタル基
準値信号fを比較した際の変動幅に追随させて、複数の
デジタル信号c(DA1,DA2…DN)毎に電流源1
1(11A,11B…11N)をコントロールする信号
波形を示す。
示す。図3において、まず、複数のコントロール信号
A,B…Nは図1における電流源制御回路10から出力
されるコントロール信号信号gである。複数の電流源1
1A,11B…11Nは複数の出力強度を持ったトラン
ジスタで構成される。
作を図1,図2,図3を参照しながら説明する。
当するアナログ信号aをバッファ回路6でバッファリン
グし、前記バッファリングしたアナログ信号aをキャパ
シタ7でDC成分を遮断する。キャパシタ7でDC成分
を遮断したアナログ信号bに対し、A−D変換回路8で
アナログデジタル変換し、デジタル信号cを得る。デジ
タル信号cとペデスタルレベルに相当するデジタル基準
値信号fとを比較回路9で比較する。前記比較を行った
結果、デジタル基準値信号fに対するデジタル信号cの
変動幅に追従させ、電流源制御回路10より電流源11
を制御するコントロール信号g、つまり図2(3)を発
生する。図2(3)のコントロール信号はデジタル信号
であるため、ノイズの影響を殆ど受けず、高精度に電流
源11をコントロールできる。
タル信号cの変動幅が大きい場合は、電流源11を構成
する出力強度の大きいトランジスタまたは多数のトラン
ジスタをオンさせるコントロール信号gを発生させ、ま
た、前記変動が小さい場合は、電流源11を構成する出
力強度の小さいトランジスタまたは少数のトランジスタ
をオンさせるコントロール信号gを発生させ、また、前
記変動幅が無い場合、各トランジスタをオフさせる。以
上のようにしてコントロール信号gで電流源11をコン
トロールする。
流源11A,11B…11Nは複数の出力強度を持った
トランジスタで構成され、図1の電流源制御回路10か
ら出力されるコントロール信号gがそれぞれ図3の複数
のコントロール信号A,B…Nに対応する。複数のコン
トロール信号A,B…Nで出力強度の異なるトランジス
タで構成される前記複数の電流源11A,11B…11
Nをオン、オフさせることでクランプレベルの微調な調
整を可能とし、前記アナログ映像信号のペデスタルレベ
ルに相当する部分において変動の少ない映像信号を得る
ことができる。
のデジタル信号で電流源を微調な調整で制御することで
ノイズの影響をほとんど受けず、高精度にクランプレベ
ルを調整することができる。
3,4,5に記載された多信号のクランプ装置について
図3,図4,図5を参照しながら説明する。
号のクランプ装置のブロック構成図を示す。図4におい
て、6は複数のアナログ信号Aa,Ba…Naをバッファ
リングする複数のバッファ回路、7は複数のアナログ信
号Aa,Ba…Naをバッファリングした後のDC成分を
遮断する複数のキャパシタ、8は後述するアナログスイ
ッチ12で時分割多重されたアナログ信号cをアナログ
デジタル変換する1個のA-D変換回路、9は後述する
データ変換分離回路14より出力されるデジタル信号e
とペデスタルレベルに相当するデジタル基準値信号fを
比較する比較回路、10はデジタル信号eの変動レベル
に応じて電流源11を調節する電流源制御回路、電流源
11は電流源制御回路10より出力されるデジタルなコ
ントロール信号gに追従させて微調整可能な複数の出力
強度を持ったトランジスタで構成される。
に次の機能を有する符号12〜14で示すブロックを有
する。すなわち、12はキャパシタ7でDC成分を遮断
した複数のアナログ信号bを時分割多重するアナログス
イッチ、13はアナログスイッチ12を切り換え制御す
る切換制御回路、14は1個のA-D変換回路8により
変換されたデジタルデータをそれぞれ複数のアナログ信
号Aa,Ba…Na別にデータを分離するデータ分離回路
である。
す。図5において、まず、(1)はアナログ映像信号に
相当する複数のアナログ信号Aa,Ba…Naに対し、複
数のキャパシタ7でDC成分を遮断したアナログ信号b
をアナログスイッチ12で、時分割多重した後の1ライ
ンごとのアナログデータ、(2)はアナログ信号cをA
−D変換回路8でA-D変換した後のデジタルデータ、
(3)はデータ分離回路14で複数のアナログ信号A
a,Ba…Na別に分離されたデジタル信号、(4)はデ
ジタル信号eとペデスタルレベルに相当するデジタル基
準値信号fを比較した際の変動幅に追随させて、デジタ
ル信号eの波形に対し、それぞれ複数のアナログ信号A
a,Ba…Na別及び、A1,A2…N(複数のデジタル
信号)毎に電流源11をコントロールする信号gの波形
を示す。
と同様であるのでその説明を省略する。
信号のクランプ装置の動作についてさらに図3,図4,
図5を参照しながら説明する。
当する複数のアナログ信号Aa,Ba…Naを複数のバッ
ファ回路6でバッファリングし、前記バッファリングし
た複数のアナログ信号を複数のキャパシタ7でDC成分
を遮断する。前記複数のキャパシタ7でDC成分を遮断
したアナログ信号bに対し、アナログスイッチ12を切
換制御回路13で切り換えることで時分割多重する。さ
らに1個のA−D変換回路8でアナログデジタル変換
し、多重されたデジタル信号dを得る。デジタル信号d
をデータ分離回路14で複数のアナログ信号Aa,Ba…
Na別に分離し、複数のアナログ信号Aa,Ba…Na別に
分離したデジタル信号eとペデスタルレベルに相当する
デジタル基準値信号fとを比較回路9で比較する。前記
比較を行った結果、デジタル基準値信号fに対するデジ
タル信号eの変動幅に追従させ、電流源制御回路10よ
り電流源11を制御するコントロール信号gを発生す
る。このコントロール信号gはデジタル信号であるた
め、ノイズの影響を殆ど受けず、高精度に複数の電流源
11A,11B…11Nをコントロールできる。
号eの変動幅が大きい場合は、複数の電流源11A,1
1B…11Nを構成する出力強度の大きいトランジスタ
または多数のトランジスタをオンさせるコントロール信
号gを発生させ、また、前記変動が小さい場合は、電流
源を構成する出力強度の小さいトランジスタまたは少数
のトランジスタをオンさせるコントロール信号gを発生
させ、また、前記変動幅が無い場合、各トランジスタを
オフさせる。以上のようにコントロール信号gで電流源
をコントロールする。
A,11B…11Nは複数の出力強度を持ったトランジ
スタで構成され、図4の電流源制御回路10から出力さ
れる複数のコントロール信号gがそれぞれ図3の複数の
コントロール信号A,B…Nに対応する。前記複数のコ
ントロール信号A,B…Nで出力強度の異なるトランジ
スタで構成される前記複数の電流源11A,11B…1
1Nをオン、オフさせることでクランプレベルの微調な
調整を可能とし、前記アナログ映像信号のペデスタルレ
ベルに相当する部分において変動の少ない映像信号を得
ることができる。
入力信号に対しても、アナログスイッチを用いて時分割
多重させ、1個のA-D変換回路でアナログデジタル変
換し多重されたデジタル信号で電流源を微調な調整で制
御することでノイズの影響をほとんど受けず、高精度
に、また多信号のアナログ信号別にクランプレベルを調
整する。
信号のアナログ入力信号に対しても、アナログスイッチ
を用いて時分割多重させ、1個のA-D変換回路でアナ
ログデジタル変換し、複数のアナログ信号Aa,Ba…Na
別に分離したデジタル信号とデジタル基準値信号を比較
し、デジタル基準値に対する前記デジタル信号の変動幅
を電流源制御回路で微調整コントロールし、さらにクラ
ンプレベルを調整する電流源に出力強度の異なる複数の
トランジスタを用いることで、高精度に、また同時に多
信号のアナログ信号別にクランプレベルを調整できると
いう有利な効果が得られる。
プ装置のブロック構成図
プ装置のブロック構成図
Claims (6)
- 【請求項1】 一端に入力されるアナログ信号に対し、
バッファリングし、キャパシタで直流成分を遮断する入
力手段と、前記キャパシタで直流成分を遮断した後のア
ナログ信号をデジタル信号に変換するA-D変換手段
と、前記A-D変換手段により変換されたデジタル信号
と、デジタル基準値信号を比較する比較手段と、前記比
較手段より生成されたデジタル信号をもって、クランプ
レベルを調節して電流源を制御する電流源制御手段とを
具備することを特徴とする多信号のクランプ装置。 - 【請求項2】 電流源はクランプレベルを一定にさせる
ため、デジタル基準値信号に対するA-D変換後のデー
タの変動に追従するデジタル信号で調整される出力強度
の異なる複数のトランジスタにより構成されたことを特
徴とする請求項1記載の多信号のクランプ装置。 - 【請求項3】 複数のアナログ信号入力部と、前記複数
のアナログ信号入力部に接続された複数の容量手段で直
流成分を遮断する入力手段と、前記複数の容量手段で直
流成分を遮断した後のアナログ信号をアナログスイッチ
を用いて時分割により多重化する時分割多重手段と、前
記アナログスイッチを制御するスイッチ切換制御手段
と、前記アナログスイッチで時分割多重したアナログ信
号をデジタル信号に変換する1個のA-D変換手段と、
前記1個のA-D変換手段により変換されたデジタルデ
ータをそれぞれ入力信号別にデータを分離するデータ分
離手段と、前記データ分離手段で分離されたデータと基
準値信号を比較する比較手段と、前記基準値信号に対す
る前記分離されたデータの変動分に追従させて電流源を
切り換えて制御する電流源制御手段とを具備することを
特徴とする多信号のクランプ装置。 - 【請求項4】 電流源は複数のアナログ信号入力部のそ
れぞれに有し、複数のアナログ入力信号別に同時に、デ
ジタル基準値信号に対するA-D変換後の変動に追従す
るデジタル信号で調整される出力強度の異なる複数のト
ランジスタにより構成されたことを特徴とする請求項3
記載の多信号のクランプ装置。 - 【請求項5】 電流源制御手段はデジタル基準値信号に
対し、A-D変換手段により変換されたデジタル信号の
変動幅が大きい場合、電流源を構成する出力強度の大き
いトランジスタまたは多数のトランジスタをオンさせる
コントロール信号を発生させ、前記変動幅が小さい場
合、小さいトランジスタまたは少数のトランジスタをオ
ンさせるコントロール信号を発生させ、前記変動幅が無
い場合、各トランジスタをオフさせる微調性のコントロ
ールを行うようにしたことを特徴とする請求項1または
3記載の多信号のクランプ装置。 - 【請求項6】 電流源をコントロールするバイアススイ
ッチング素子として、MOSトランジスタ、アナログト
ランジスタ、ダイオードを用いたことを特徴とする請求
項2または4記載の多信号のクランプ装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11079686A JP2000278132A (ja) | 1999-03-24 | 1999-03-24 | 多信号のクランプ装置 |
PCT/JP2000/001747 WO2000057556A1 (fr) | 1999-03-24 | 2000-03-22 | Appareil de calage de signaux |
US09/856,874 US6492921B1 (en) | 1999-03-24 | 2000-03-22 | Device for clamping multiple signals |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11079686A JP2000278132A (ja) | 1999-03-24 | 1999-03-24 | 多信号のクランプ装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2000278132A true JP2000278132A (ja) | 2000-10-06 |
Family
ID=13697102
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11079686A Pending JP2000278132A (ja) | 1999-03-24 | 1999-03-24 | 多信号のクランプ装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6492921B1 (ja) |
JP (1) | JP2000278132A (ja) |
WO (1) | WO2000057556A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009037811A1 (ja) | 2007-09-18 | 2009-03-26 | Panasonic Corporation | 映像信号処理装置 |
JP2016007069A (ja) * | 2015-09-03 | 2016-01-14 | ラピスセミコンダクタ株式会社 | クランプ回路、半導体装置、信号処理システム、及び信号クランプ方法 |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7949495B2 (en) | 1996-03-28 | 2011-05-24 | Rosemount, Inc. | Process variable transmitter with diagnostics |
US8290721B2 (en) | 1996-03-28 | 2012-10-16 | Rosemount Inc. | Flow measurement diagnostics |
FR2835327B1 (fr) * | 2002-01-31 | 2004-08-27 | St Microelectronics Sa | Dispositif de calibrage pour un etage d'entree video |
US6956621B2 (en) * | 2002-06-05 | 2005-10-18 | Broadcom Corporation | High impedance digital full line video clamp |
US7177373B2 (en) * | 2002-08-09 | 2007-02-13 | Infineon Technologies Ag | Continuous self-calibration of internal analog signals |
JP2004088406A (ja) * | 2002-08-27 | 2004-03-18 | Sanyo Electric Co Ltd | 画像信号処理装置 |
US7046180B2 (en) * | 2004-04-21 | 2006-05-16 | Rosemount Inc. | Analog-to-digital converter with range error detection |
US8112565B2 (en) | 2005-06-08 | 2012-02-07 | Fisher-Rosemount Systems, Inc. | Multi-protocol field device interface with automatic bus detection |
US20070068225A1 (en) | 2005-09-29 | 2007-03-29 | Brown Gregory C | Leak detector for process valve |
US7953501B2 (en) | 2006-09-25 | 2011-05-31 | Fisher-Rosemount Systems, Inc. | Industrial process control loop monitor |
US8788070B2 (en) | 2006-09-26 | 2014-07-22 | Rosemount Inc. | Automatic field device service adviser |
WO2008042290A2 (en) | 2006-09-29 | 2008-04-10 | Rosemount Inc. | Magnetic flowmeter with verification |
US8898036B2 (en) | 2007-08-06 | 2014-11-25 | Rosemount Inc. | Process variable transmitter with acceleration sensor |
JP4801180B2 (ja) * | 2009-03-06 | 2011-10-26 | 株式会社日立製作所 | 多チャンネルアナログ入出力回路の故障診断装置及び故障診断方法 |
US9207670B2 (en) | 2011-03-21 | 2015-12-08 | Rosemount Inc. | Degrading sensor detection implemented within a transmitter |
US9052240B2 (en) | 2012-06-29 | 2015-06-09 | Rosemount Inc. | Industrial process temperature transmitter with sensor stress diagnostics |
US9602122B2 (en) | 2012-09-28 | 2017-03-21 | Rosemount Inc. | Process variable measurement noise diagnostic |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2979656B2 (ja) | 1991-01-16 | 1999-11-15 | ソニー株式会社 | クランプ回路 |
US5084700A (en) | 1991-02-04 | 1992-01-28 | Thomson Consumer Electronics, Inc. | Signal clamp circuitry for analog-to-digital converters |
US5371552A (en) * | 1991-10-31 | 1994-12-06 | North American Philips Corporation | Clamping circuit with offset compensation for analog-to-digital converters |
JP2882205B2 (ja) | 1991-11-30 | 1999-04-12 | 日本電気株式会社 | アナログディジタル変換器 |
JPH0884271A (ja) | 1994-09-12 | 1996-03-26 | Canon Inc | 映像信号処理装置 |
FR2727595A1 (fr) * | 1994-11-25 | 1996-05-31 | Sgs Thomson Microelectronics | Circuit d'asservissement d'un signal sur une valeur de preference |
JP3298377B2 (ja) | 1995-09-08 | 2002-07-02 | 松下電器産業株式会社 | クランプ装置 |
JPH09246970A (ja) | 1996-03-05 | 1997-09-19 | Fujitsu Ltd | A/d変換器の入力直流レベル設定回路 |
JPH09247497A (ja) | 1996-03-05 | 1997-09-19 | Sony Corp | クランプ回路 |
-
1999
- 1999-03-24 JP JP11079686A patent/JP2000278132A/ja active Pending
-
2000
- 2000-03-22 WO PCT/JP2000/001747 patent/WO2000057556A1/ja active Application Filing
- 2000-03-22 US US09/856,874 patent/US6492921B1/en not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009037811A1 (ja) | 2007-09-18 | 2009-03-26 | Panasonic Corporation | 映像信号処理装置 |
JP2016007069A (ja) * | 2015-09-03 | 2016-01-14 | ラピスセミコンダクタ株式会社 | クランプ回路、半導体装置、信号処理システム、及び信号クランプ方法 |
Also Published As
Publication number | Publication date |
---|---|
US6492921B1 (en) | 2002-12-10 |
WO2000057556A1 (fr) | 2000-09-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2000278132A (ja) | 多信号のクランプ装置 | |
US7071858B2 (en) | Method and system for a glitch-free differential current steering switch circuit for high speed, high resolution digital-to-analog conversion | |
US7183814B2 (en) | Sampling switch | |
US6144234A (en) | Sample hold circuit and semiconductor device having the same | |
WO2006120246A1 (en) | Voltage controlled current source device | |
KR930020859A (ko) | 아날로그 디지탈 변환기 | |
US4559522A (en) | Latched comparator circuit | |
KR970024619A (ko) | 비교기의 입력 바이어스전류가 보상된 아날로그 디지탈 변환기 | |
US4918450A (en) | Analog/digital converter circuit | |
US6522175B2 (en) | Current/voltage converter and D/A converter | |
EP0761037B1 (en) | Differential amplifier with signal-dependent offset, and multi-step dual-residue analog-to-digital converter including such a differential amplifier | |
KR930011509B1 (ko) | 디지탈 비데오 신호 처리장치 | |
JP2625642B2 (ja) | アナログ信号受信回路 | |
JP4510987B2 (ja) | Da変換装置 | |
JP2001143183A (ja) | 入力選択出力回路および温度特性補償回路 | |
US7098684B2 (en) | High speed switch | |
JP2578520B2 (ja) | ディジタル・アナログコンバータ | |
JP2850659B2 (ja) | 半導体レーザ駆動回路 | |
US5748127A (en) | Two cascoded transistor chains biasing DAC current cells | |
JPH07302500A (ja) | サンプルホールド回路 | |
US5455580A (en) | Circuit device utilizing a plurality of transistor pairs | |
JP3869541B2 (ja) | サンプルホールド回路 | |
JP2662955B2 (ja) | デジタル・アナログ変換回路 | |
US20040257125A1 (en) | Trickle current-cascode DAC | |
JPH11164174A (ja) | ガンマ補正回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050531 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061226 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070221 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070605 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070802 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070810 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20071102 |