KR930020859A - 아날로그 디지탈 변환기 - Google Patents

아날로그 디지탈 변환기 Download PDF

Info

Publication number
KR930020859A
KR930020859A KR1019930003091A KR930003091A KR930020859A KR 930020859 A KR930020859 A KR 930020859A KR 1019930003091 A KR1019930003091 A KR 1019930003091A KR 930003091 A KR930003091 A KR 930003091A KR 930020859 A KR930020859 A KR 930020859A
Authority
KR
South Korea
Prior art keywords
converter
voltage
stage
output
amplifier
Prior art date
Application number
KR1019930003091A
Other languages
English (en)
Other versions
KR100278139B1 (ko
Inventor
다쯔지 마쯔우라
에이끼 이마이즈미
구니히꼬 우스이
다까노부 안보
Original Assignee
가나이 쯔또무
가부시끼가이샤 히다찌세이사꾸쇼
오노 미노루
히다찌초웰에스아이엔지니어링 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가나이 쯔또무, 가부시끼가이샤 히다찌세이사꾸쇼, 오노 미노루, 히다찌초웰에스아이엔지니어링 가부시끼가이샤 filed Critical 가나이 쯔또무
Publication of KR930020859A publication Critical patent/KR930020859A/ko
Application granted granted Critical
Publication of KR100278139B1 publication Critical patent/KR100278139B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/18—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging
    • H03M1/186—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging in feedforward mode, i.e. by determining the range to be selected directly from the input signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
    • H03M1/145—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit the steps being performed sequentially in series-connected stages
    • H03M1/146—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit the steps being performed sequentially in series-connected stages all stages being simultaneous converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/002—Provisions or arrangements for saving power, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains or by selectively turning on stages when needed
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/36—Analogue value compared with reference values simultaneously only, i.e. parallel type
    • H03M1/361—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type
    • H03M1/362—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type the reference values being generated by a resistive voltage divider
    • H03M1/365—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type the reference values being generated by a resistive voltage divider the voltage divider being a single resistor string

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

아날로그 신호를 디지탈 신호로 변환하는 아날로그 디지탈 변환기로서, 낮은 공급 전압에서 동작할 수 있는 고속이고 정밀한 아날로그 디지탈 변화기를 마련하기 위하여, 두번째이후 스테이지가 아날로그 스위치 대하여 폴 스케일 전압 및 고전압을 조정하는 수단을 갖고, 각 스테이지의 각 블럭에 서브 아날로그 디지탈 변환기를 갖는 직병렬 파이프라인 아날로그 디지탈 변환기를 마련한다.
이러한 아날로그 디지탈 변환기를 사용하는 것에 의해, 비교적 이득이 낮은 증폭기를 사용할 수 있고, 전원 전압을 저하시킬 수 있으며, 고속이고 고정밀한 아날로그 디지탈 변환기가 마련된다.

Description

아날로그 디지탈 변환기
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 실시하는 에러 보정 AD 변환기의 블럭도.
제2도는 본 발명에 사용된 원리를 해석하는데 유용한 파이프라인 AD 변환기의 일반적인 블럭도.

Claims (42)

  1. 직병렬 또는 파이프라인 AD 변환기의 형태인 AD 변환기에 있어서, 변환의 스테이지로서 동작하는 여러개의 블럭을 포함하고, 상기 블럭의 각각은 참조 전압,아날로그 신호 입력 및 디지탈 출력을 갖는 서브 AD 변환기, 상기 서브 AD 변환기의 디지탈 출력을 입력하고 아날로그 신호 출력을 출력하는 DA 변환기, 상기 AD 변환기의 아날로그 신호 입력과 상기 DA 변환기의 아날로그 신호 출력을 비교하여 아날로그/차분 또는 잔여 신호를 발생하는 에러 증폭기를 포함하고, 상기 블럭 각각은 상기 서브 AD 변환기로의 아날로그 신호 입력의 AD 변환을 위한 수단이고, 다음 블럭의 아날로그 신호 입력으로서 다음 스테이지의 다음 블럭에 공급된 아날로그 신호 출력으로서 상기 에러 증폭기에서의 증폭된 잔여 아날로그 신호 출력 및 디지탈 출력으로서 적어도 하나의 비트를 각각 마련하고, 두번째 이후 스테이지의 각 블럭의 상기 서브 DA 변환기는 참조 전압의 폴 스케일 전압을 조정하는 수단을 갖는 AD 변환기.
  2. 특허청구의 범위 제1항에 있어서, 각 블럭은 각 스테이지의 참조 전압을 마련하는 분압기를 구비하고, 상기 폴 스케일 전압을 조정하는 수단은 그의 폴 스케일이 이전 스테이지의 상기 에러 증폭기의 전체 출력 범위와 일치하도록 참조 전압을 발생하고 동일한 스테이지의 상기 분압기에 걸린 참조 전압을 공급하는 폴 스케일 조정용 증폭 수단을 갖는 AD 변환기.
  3. 특허청구의 범위 제2항에 있어서, 상기 폴 스케일 조정용 증폭 수단은 상기 에러 증폭기와 동일한 종류의 증폭기이고 이전 스테이지의 블럭의 분압기의 하나의 전압 스텝을 입력하는 AD 변환기.
  4. 특허청구의 범위 제2항에 있어서, 상기 에러 증폭기 및 상기 폴 스케일 조정용 증폭 수단은 스위치드 커패시터 증폭기인 AD 변환기.
  5. 특허청구의 범위 제3항에 있어서, 상기 에러 증폭기 및 상기 폴 스케일 조정용 증폭 수단은 스위치드 커패시터 증폭기인 AD 변환기.
  6. 특허청구의 범위 제5항에 있어서, 상기 스위치드 커패시터 증폭기는 각각 CMOS 인버터인 AD 변환기.
  7. 특허청구의 범위 제5항에 있어서, 상기 스위치드 커패시터 증폭기는 정전류원 부하를 사용하는 인버터 증폭기인 AD 변환기.
  8. 특허청구의 범위 제2항에 있어서, 상기 폴 스케일 조정용 증폭 수단에 상기 분압기에 리세트 전압으로 참조 전압을 공급하는 리세트 수단이 마련되는 AD 변환기.
  9. 특허청구의 범위 제2항에 있어서, 상기 폴 스케일 조정용 증폭 수단은 그의 동일한 스테이지의 디지탈 출력에 따라 이전 스테이지의 상기 분압기의 단자에 걸린 전압을 스위치하는 것에 의해 상기 폴 스케일 조정용 증폭 수단으로의 입력 전압을 얻는 스위칭 회로를 갖는 AD 변환기.
  10. 특허청구의 범위 제3항에 있어서, 상기 폴 스케일 조정용 증폭 수단은 그의 동일한 스테이지의 디지탈 출력에 따라 이전 스테이지의 상기 분압기의 단자에 걸린 전압을 스위치하는 것에 의해 상기 폴 스케일 조정용 증폭 수단으로의 입력 전압을 얻는 스위칭 회로를 갖는 AD 변환기.
  11. 직병렬 및 파이프라인 AD 변환기중의 하나의 형태인 AD 변환기에 있어서, 구동 전압, 아날로그 입력, 참조 전압 및 출력을 갖는 서브 AD 변환기, 상기 서브 AD 변환기의 출력을 입력하는 DA 변환기, 아날로그 입력을 마련하는 스위치드 커패시터 비교기 및 참조 전압을 마련하는 스위치드 커패시터 증폭기를 구비하고, 상기 서브 AD 변환기의 구동 전압을 마련하는 수단을 포함하며, 상기 DA 변환기는 상기 서브 AD 변환기의 참조 전압보다 높고 아날로그 입력보다 높으며 구동 전압보다 높은 스위치 세트 전을 갖는 아날로그 스위치를 갖는 AD 변환기.
  12. 특허청구의 범위 제11항에 있어서, 또 구동 전압을 승압하여 스위치 세트 전압을 마련하는 내장된 승압회로를 포함하는 AD 변환기.
  13. 직렬병렬 및 파이프라인 AD 변환기중의 하나의 형태인 AD 변환기에 있어서, 출력을 갖는 서브 AD 변환기, 상기 출력을 입력하는 DA 변환기, 상기 DA 변환기의 일부로서의 아날로그 스위치를 포함하며, 상기 서브 AD 변환기는 상기 DA 변환기 및 상기 서브 AD 변환기에 사용된 다른 어떠한 트랜지스터의 스레시홀드 전압보다 낮은 스레시홀드 전압을 갖는 MOS 트랜지스터를 갖고, 상기 서브 AD 변환기는 스위치드 커패시터 증폭기를 갖는 AD 변환기.
  14. 입력 아날로그 신호를 마련하는 수단, 참조 전압을 마련하는 수단, 상기 참조 전압을 증폭하여 출력 신호를 마련하는 증폭기, 스위칭 전압을 갖고 상기 증폭기의 동작을 제어하도록 접속된 여러개의 아날로그 스위치, 입력 아날로그 신호와 참조 전압의 전압보다 높은 전압의 스위칭 전압을 마련한 수단을 포함하며, 상기 아날로그 스위치는 각각 입력 아날로그 신호를 제어하고, 참조 전압을 제어하며, 상기 증폭기를 단락시키는 회로.
  15. 특허청구의 범위 제14항에 있어서, 상기 증폭기는 입력 아날로그 신호와 참조 전압을 비교하는 차동 증폭기인 회로.
  16. 병렬 AD 변환기를 구성하도록 병렬로 접속된 특허청구의 범위 제15항 기재의 여러개의 회로.
  17. 직병렬 AD 변환기를 마련하도록 접속된 특허청구의 범위 제15항 기재의 여러개의 회로.
  18. 파이프라인 AD 변환기를 마련하도록 접속된 특허청구의 범위 제15항 기재의 여러개의 회로.
  19. 특허청구의 범위 제15항에 있어서, 상기 참조 전압을 마련하는 수단은 여러개의 다른 전압 탭을 갖는 분압기를 구비하고, 상기 아날로그 스위치는 각각 상기 전압 탭을 스위칭하여 상기 전압 탭중의 선택된 하나를 마련하고, 상기 증폭기는 출력 신호 참조 전압으로서 상기 전압 탭중의 선택된 하나를 증폭하는 회로.
  20. 직병렬 또는 병렬 파이프라인 AD 변환기에 있어서, AD 변환의 각 스테이지를 구성하기 위해 접속된 여러개의 회로 블록, 두번째이후 스테이지에 대하여, 이전 스테이지의 에러 증폭기의 잔여 신호 출력의 범위와 대응하도록 폴 스케일 참조 전압의 범위를 낮추기 위해 동일한 스테이지의 서브 AD 변환기의 폴 스케일 참조 전압을자동적으로 조절하는 조정 수단을 포함하며, 최동 스테이지를 제외한 적어도 모든 스테이지의 각 블럭은 아날로그 신호 입력, 폴 스케일 참조 전압, 잔여 신호 출력, 디지탈 신호 출력, 아날로그 신호 입력 및 폴스케일 참조 전압을 입력하여 디지탈 신호 출력을 출력하는 서브 AD 변환기, 상기 서브 AD 변환기의 디지탈 신호 출력을 아날로그 재발생 신호로 변환하는 DA 변환기, 아날로그 재발생 신호 및 아날로그 신호 입력의 입력을 갖고 다음 스테이지 블럭의 아날로그 신호 입력으로서 잔여 신호 출력을 출력하는 에러 증폭기를 갖는 변환기.
  21. 특허청구의 범위 제20항에 있어서, 상기 에러 증폭기는 유한한 저이득을 갖는 차동 증폭기이고, 상기 조정 수단은 상기 에러 증폭기의 유한한 저이득으로 이전 스테이지의 참조 전압의 분압을 증폭하는 조정용 증폭기를 갖는 변환기.
  22. 특허청구의 범위 제21항에 있어서, 상기 에러 증폭기 및 상기 조정용 증폭기는 각각 스위치드 커패시터 증폭기인 변환기.
  23. 특허청구의 범위 제20항에 있어서, 최종 스테이지를 제외한 적어도 모든 스테이지의 각각은 상기 서브 AD 변환기에 폴 스케일 참조 전압으로서 여러개의 분압을 마련하는 분압기를 구비하는 변환기.
  24. 특허청구의 범위 제23항에 있어서, 상기 에러 증폭기는 유한한 저이득을 갖는 차동 증폭기이고, 상기 조정 수단은 상기 에러 증폭기의 유한한 저이득으로 이전 스테이지의 분압중의 하나를 증폭하는 조정용 증폭기를 갖는 변환기.
  25. 특허청구의 범위 제24항에 있어서, 상기 분압기는 저항 스트링인 변환기.
  26. 특허청구의 범위 제23항에 있어서, 상기 조정 수단은 폴 스케일 참조 전압을 발생하기 위해 이전 스테이지의 상기 분압기의 분압중의 하나를 증폭하는 변환기.
  27. 원 칩 회로를 마련하도록 하나의 집적된 칩상에 전체적으로 구성된 특허청구의 범위 제26항의 변환기.
  28. 특허청구의 범위 제24항에 있어서, 상기 에러 증폭기 및 조정용 증폭기는 증폭 기간동안 스위치드 커패시터 차동 증폭기에 신호를 공급하고 리세트 기간동안 리세트하는 여러개의 아날로그 스위치를 갖는 스위치드 커패시터 차동 증폭기이고, 상기 조정 수단은 리세트 기간동안 다음 스테이지의 분압기에 바이어스 전압을 스위칭하고 증폭 기간동안 다음 스테이지의 상기 분압기에 상기 조정 수단의 적어도 하나의 에러 증폭기의 출력을 스위칭하는 아날로그 스위치 수단 및 에러 증폭기를 갖는 변환기.
  29. 특허청구의 범위 제28항에 있어서, 또 고정 전압으로서 바이러스 전압을 마련하는 수단을 구비하는 변환기.
  30. 특허청구의 범위 제28항에 있어서, 또 이전 분압기의 증폭 전압에서 얻은 가변 전압으로서 바이어스 전압을 마련하는 수단을 구비하는 변환기.
  31. 특허청구의 범위 제24항에 있어서, 상기 조정 수단은 입력으로서 이전 스테이지의 상기 분압기의 분압을 수신하도록 접속된 입력을 갖는 선택기를 구비하고, 상기 선택기는 이전 스테이지의 상기 서브 AD 변환기의 디지탈 신호 출력에 응답하여, 그의 입력중의 하나에서 출력을 선택하고 상기 조정용 증폭기에 입력으로서 그의 출력을 공급하는 변환기.
  32. 특허청구의 범위 제31항에 있어서, 상기 에러 증폭기 및 상기 조정용 증폭기는 각각 스위치드 커패시터 증폭기인 변환기.
  33. 원 칩 회로를 마련하도록 하나의 집적된 칩상에 전체적으로 구성된 특허청구의 범위 제32항의 변환기.
  34. 특허청구의 범위 제31항에 있어서, 상기 에러 증폭기 및 조정용 증폭기는 증폭 기간동안 스위치드 커패시터 차동 증폭기에 신호를 공급하고 리세트 기간동안 리세트하는 여러개의 아날로그 스위치를 갖는 스위치드 커패시터 차동 증폭기이고, 상기 조정 수단은 증폭 기간동안 다음 스테이지의 상기 분압기에 상기 조정 수단의 적어도 하나의 에러 증폭 출력을 스위칭하고 리세트 기간동안 다음 스테이지의 분압기에 바이어스 전압을 스위칭하는 아날로그 스위치 수단 및 에러 증폭기를 갖는 변환기.
  35. 전체 전압 범위에 걸쳐 변화하는 아날로그 신호 입력을 디지탈 신호 출력으로 변환하는 AD 변환기에 있어서, 전체 전압 범위에 걸쳐 첫번째 스테이지 참조 전압을 마련하는 공급 수단, 첫번째 스테이지 참조 전압을 여러개의 동일하게 분할된 부분으로 분할하는 첫번째 스테이지 분압 수단, 아날로그 입력 신호와 분할된 부분을 비교하고 디지탈 신호 출력 부분으로서 상위 디지탈 출력을 발생하는 첫번째 스테이지 AD 변환 수단, 첫번째 스테이지 잔여 아날로그 신호를 마련하기 위해 척번째 스테이지 참조 전압의 분할된 부분중의 하나에 대응하는 아날로그 신호 입력의 최고 분할된 부분을 신호 이득으로 증폭하는 제1의 수단, 두번째 스테이지 참조 전압을 마련하기 위해 신호 이득과 동일한 참조 이득으로 첫번째 스테이지 참조 전압의 분할된 부분중의 하나를 증폭하는 제2의 수단, 두번째 스테이지 참조 전압을 여러개의 동일하게 분할된 부분으로 분할하는 두번째 스테이지 분압 수단, 첫번째 스테이지 잔여 아날로그 신호와 두번째 스테이지 참조 전압의 분할된 부분을 비교하고 디지탈 신호 출력부분으로서 다음으로 높은 디지탈 출력을 발생하는 두번째 스테이지 AD 변환 수단을 포함하는 AD 변환기.
  36. 특허청구의 범위 제35항에 있어서, 상기 제1 및 제2의 증폭하는 수단은 구성이 동일한 AD 변환기.
  37. 특허청구의 범위 제35항에 있어서, 또 적어도 부분적으로 디지탈 신호 출력을 마련하기 위해 상위 디지탈 신호와 다음으로 높은 디지탈 신호를 조합하는 수단를 구비하는 AD 변환기.
  38. 특허청구의 범위 제37항에 있어서, 또 상기 제2의 증폭하는 수단에 입력으로서 출력하기 위해 상위 디지탈 출력에 따라 첫번째 스테이지 참조 전압의 분할된 부분중의 하나를 선택하는 선택수단을 구비하는 AD 변환기.
  39. 특허청구의 범위 제35항에 있어서, 상기 제1의 증폭하는 수단은 또 상위 디지탈 출력을 재발생 아날로그 신호로 변환하는 첫번째 스테이지 DA 변환 수단, 재발생 아날로그 신호와 첫번째 스테이지의 아날로그 신호 입력을 비교하고 두번째 스테이지의 아날로그 입력으로서 두번째 스테이지에 공급된 첫번째 스테이지 잔여 아날로그 신호를 발생하는 수단을 구비하는 AD 변환기.
  40. 특허청구의 범위 제39항에 있어서, 또 적어도 부분적으로 디지탈 신호 출력을 마련하기위해 상위 디지탈 신호와 다음으로 높은 디지탈 신호를 조합하는 수단을 구비하고, 상기 제1 및 제2의 증폭하는 수단은 구조가 동일한 AD 변환기.
  41. 특허청구의 범위제40항에 있어서, 또 상기 제2의 증폭하는 수단에 입력으로서 출력하기 위해 상위 디지탈 출력에 따라 첫번째 스테이지 참조 전압의 분할된 부분중의 하나를 선택하는 선택 수단을 구비하는 AD 변환기.
  42. 원 칩 회로를 마련하도록 하나의 집적된 칩에 전체적으로 구성되는 특허청구의 범위 제41항의 변환기.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930003091A 1992-03-04 1993-03-03 아날로그 디지탈 변환기 KR100278139B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP92-046539 1992-03-04
JP04653992A JP3182444B2 (ja) 1992-03-04 1992-03-04 Ａｄ変換器

Publications (2)

Publication Number Publication Date
KR930020859A true KR930020859A (ko) 1993-10-20
KR100278139B1 KR100278139B1 (ko) 2001-01-15

Family

ID=12750103

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930003091A KR100278139B1 (ko) 1992-03-04 1993-03-03 아날로그 디지탈 변환기

Country Status (3)

Country Link
US (1) US5394148A (ko)
JP (1) JP3182444B2 (ko)
KR (1) KR100278139B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101880171B1 (ko) 2017-02-20 2018-07-19 주식회사 대륙공업 유연성을 가지는 에나멜 피혁 제조방법

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5572212A (en) * 1995-03-31 1996-11-05 Exar Corporation Pipelined analog to digital converter
US5784016A (en) * 1995-05-02 1998-07-21 Texas Instruments Incorporated Self-calibration technique for pipe line A/D converters
JP3361218B2 (ja) * 1995-09-18 2003-01-07 シャープ株式会社 Ａ／ｄ変換回路
US5864310A (en) * 1997-03-21 1999-01-26 Philips Electronics North America Corporation Wireless receiver with offset compensation using flash-ADC
KR100460707B1 (ko) * 1997-10-24 2005-01-17 삼성전자주식회사 기준 전압 발생 회로
US6028545A (en) * 1997-12-23 2000-02-22 Industrial Technology Research Institute Muti-bit successive-approximation analog-to-digital converter with improved conversion speed
US6445208B1 (en) * 2000-04-06 2002-09-03 Advantest Corp. Power source current measurement unit for semiconductor test system
US6710735B1 (en) * 2003-06-17 2004-03-23 Realter Semiconductor Corp. Dual supply voltage pipelined ADC
US6992611B1 (en) * 2005-02-25 2006-01-31 Analog Devices, Inc. DC-coupled wideband signal converters
US7541962B2 (en) * 2006-01-18 2009-06-02 Marvell World Trade Ltd. Pipelined analog-to-digital converters
US8018370B2 (en) * 2010-02-01 2011-09-13 Linear Technology Corporation Time-multiplexed residue amplifier
JP5609522B2 (ja) * 2010-10-15 2014-10-22 ソニー株式会社 アナログデジタル変換器および信号処理システム
US8773294B2 (en) * 2012-06-07 2014-07-08 Analog Devices, Inc. Background techniques for comparator calibration
JP6111662B2 (ja) * 2012-12-28 2017-04-12 富士通株式会社 アナログ／デジタル変換器
US9369146B2 (en) 2012-12-31 2016-06-14 Silicon Laboratories Inc. Successive approximation register analog-to-digital converter with single-ended measurement
US8922418B2 (en) * 2013-05-10 2014-12-30 Silicon Laboratories Inc. Clocked reference buffer in a successive approximation analog-to-digital converter
US9059730B2 (en) * 2013-09-19 2015-06-16 Qualcomm Incorporated Pipelined successive approximation analog-to-digital converter
JP6160444B2 (ja) * 2013-10-30 2017-07-12 株式会社ソシオネクスト アナログデジタル変換回路、アナログデジタル変換回路の制御方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0813004B2 (ja) * 1984-09-07 1996-02-07 株式会社日立製作所 Ａ／ｄ変換器
JPH0215713A (ja) * 1988-07-01 1990-01-19 Toshiba Corp アナログ・ディジタル変換回路
US5138318A (en) * 1989-10-16 1992-08-11 Matsushita Electric Industrial Co., Ltd. Differential voltage buffer amplifier circuit and serial-parallel A-D converter
JP2689689B2 (ja) * 1990-05-22 1997-12-10 日本電気株式会社 直並列型アナログ／ディジタル変換器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101880171B1 (ko) 2017-02-20 2018-07-19 주식회사 대륙공업 유연성을 가지는 에나멜 피혁 제조방법

Also Published As

Publication number Publication date
KR100278139B1 (ko) 2001-01-15
US5394148A (en) 1995-02-28
JPH05252034A (ja) 1993-09-28
JP3182444B2 (ja) 2001-07-03

Similar Documents

Publication Publication Date Title
KR930020859A (ko) 아날로그 디지탈 변환기
KR102454811B1 (ko) 옵셋 제거 기능이 개선된 엔벨로프-추적 전류 바이어스 회로 및 파워 증폭 장치
US8120388B2 (en) Comparator, sample-and-hold circuit, differential amplifier, two-stage amplifier, and analog-to-digital converter
JPH09512684A (ja) 低電圧ｃｍｏｓコンパレータ
KR950028292A (ko) 전력증폭기 및 증폭방법
JP2004529514A5 (ko)
KR100431256B1 (ko) 디지털/아날로그 변환기
US6731231B2 (en) Analogue to digital converter
FR2798791B1 (fr) Convertisseur numerique-analogique en courant
JP3818546B2 (ja) 電流モード・アナログ信号マルチプレクサ
JP2001223537A (ja) Ｄ級アンプ
US5739780A (en) Digital to analog converter and dynamic current mirror structure to simplify on-chip wave shaping
US7839315B2 (en) Converter and method for converting an analog signal and comparator for use in such conversion
JP3408788B2 (ja) Ｉ／ｖ変換回路およびｄａコンバータ
JP7204440B2 (ja) 電力増幅装置
KR101499485B1 (ko) 음성출력장치 및 음성출력 방법
US4668921A (en) Power supply circuit
KR950002247A (ko) 아날로그 디지탈 변환기
US7071863B1 (en) Low power analog to digital converter having reduced bias during an inactive phase
US7321245B2 (en) Pipelined AD converter capable of switching current driving capabilities
JP4820544B2 (ja) リニア動作の電力増幅回路および電力増幅器
CN108306642B (zh) 低功率紧凑型电压感测电路
JP4147931B2 (ja) 半導体回路
RU36590U1 (ru) Выходной каскад широкополосного усилителя мощности
CN117713700A (zh) 运算放大器及包络跟踪电路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20031006

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee