JP3182444B2 - Ａｄ変換器 - Google Patents
Ａｄ変換器Info
- Publication number
- JP3182444B2 JP3182444B2 JP04653992A JP4653992A JP3182444B2 JP 3182444 B2 JP3182444 B2 JP 3182444B2 JP 04653992 A JP04653992 A JP 04653992A JP 4653992 A JP4653992 A JP 4653992A JP 3182444 B2 JP3182444 B2 JP 3182444B2
- Authority
- JP
- Japan
- Prior art keywords
- converter
- voltage
- amplifier
- conversion
- full
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/18—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging
- H03M1/186—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging in feedforward mode, i.e. by determining the range to be selected directly from the input signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
- H03M1/145—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit the steps being performed sequentially in series-connected stages
- H03M1/146—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit the steps being performed sequentially in series-connected stages all stages being simultaneous converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/002—Provisions or arrangements for saving power, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains or by selectively turning on stages when needed
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/36—Analogue value compared with reference values simultaneously only, i.e. parallel type
- H03M1/361—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type
- H03M1/362—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type the reference values being generated by a resistive voltage divider
- H03M1/365—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type the reference values being generated by a resistive voltage divider the voltage divider being a single resistor string
Description
【０００１】
【産業上の利用分野】本発明はアナログ信号をディジタ
ル信号に変換するＡＤ変換器に関し、特に電源電圧を低
くしたＡＤ変換器に関する。
ル信号に変換するＡＤ変換器に関し、特に電源電圧を低
くしたＡＤ変換器に関する。
【０００２】
【従来の技術】従来、高速で分解能の高いＡＤ変換方式
として、直並列型またはパイプライン型ＡＤ変換器が知
られている。例えばアイ・エス・エス・シー・シー、１
９８７年２１０頁から２１１頁(International Solid-S
tate Circuits Conference 1987 )にパイプライン型Ａ
Ｄ変換器が報告されている。この変換器は、並列型ＡＤ
変換器のように、電圧比較器を分解能分用意して変換を
全比較器一斉に行なうのではなく、サブＡＤ変換器を含
むいくつかのブロックを用いて、上位ブロックのサブＡ
Ｄ変換器により上位ビットで粗くＡＤ変換した後、次段
以降の下位ブロックのサブＡＤ変換器により下位ビット
で逐次上位の粗さを補正することにより、数ビットずつ
変換結果を得て行く変換器である。このようなＡＤ変換
器では、電圧比較器の数が膨大になる並列型ＡＤ変換器
に比べ、比較器の数を大幅に少なくできるので低消費電
力化できる。このためこの方式は、高速で高分解能が必
要なＡＤ変換器に適した方式である。
として、直並列型またはパイプライン型ＡＤ変換器が知
られている。例えばアイ・エス・エス・シー・シー、１
９８７年２１０頁から２１１頁(International Solid-S
tate Circuits Conference 1987 )にパイプライン型Ａ
Ｄ変換器が報告されている。この変換器は、並列型ＡＤ
変換器のように、電圧比較器を分解能分用意して変換を
全比較器一斉に行なうのではなく、サブＡＤ変換器を含
むいくつかのブロックを用いて、上位ブロックのサブＡ
Ｄ変換器により上位ビットで粗くＡＤ変換した後、次段
以降の下位ブロックのサブＡＤ変換器により下位ビット
で逐次上位の粗さを補正することにより、数ビットずつ
変換結果を得て行く変換器である。このようなＡＤ変換
器では、電圧比較器の数が膨大になる並列型ＡＤ変換器
に比べ、比較器の数を大幅に少なくできるので低消費電
力化できる。このためこの方式は、高速で高分解能が必
要なＡＤ変換器に適した方式である。
【０００３】この変換器の原理を、図２を用いて説明す
る。図２の第１のブロック１は、上位ｍビットのＡＤ変
換を行なうと同時に、残余信号と呼ばれる信号を作り出
すブロックである。このブロックは、変換すべきアナロ
グ信号を入力し、まずｍビットのサブＡＤ変換器１−１
により上位ｍビットの変換結果を出力する。次にＡＤ変
換器１−１の変換結果をｍビットのＤＡ変換器１−２で
アナログ信号に再生する。それと同時に、入力アナログ
信号と、ＤＡ変換器で再生した信号との差信号（残余信
号）を誤差増幅アンプ１−３により作りだして、それを
次のブロックへ増幅して出力するものである。残余信号
とは、入力アナログ信号をｍビットで粗く量子化したと
きに、変換されずに残った信号成分である。すなわち入
力信号の大きさをｍビットで量子化すると、いくつかの
量子化ステップと、その余りの成分になる。これは割算
にたとえれば、入力信号を量子化レベルで割算し、その
ときの商と余りになる。残余信号は、この余りに相当す
るものである。この余りは、次の第２のブロックに属す
るサブＡＤ変換器２−１で、１段目の量子化における１
量子化レベルを２段目のフルスケールとして、再び量子
化すればさらに細かく下位ビットの量子化をすることが
でき、これにより、上位ビットの粗さを下位ビットによ
り補正することができる。このようにして少ない比較器
により、高速でかつ分解能の高いＡＤ変換器を実現する
ことができる。
る。図２の第１のブロック１は、上位ｍビットのＡＤ変
換を行なうと同時に、残余信号と呼ばれる信号を作り出
すブロックである。このブロックは、変換すべきアナロ
グ信号を入力し、まずｍビットのサブＡＤ変換器１−１
により上位ｍビットの変換結果を出力する。次にＡＤ変
換器１−１の変換結果をｍビットのＤＡ変換器１−２で
アナログ信号に再生する。それと同時に、入力アナログ
信号と、ＤＡ変換器で再生した信号との差信号（残余信
号）を誤差増幅アンプ１−３により作りだして、それを
次のブロックへ増幅して出力するものである。残余信号
とは、入力アナログ信号をｍビットで粗く量子化したと
きに、変換されずに残った信号成分である。すなわち入
力信号の大きさをｍビットで量子化すると、いくつかの
量子化ステップと、その余りの成分になる。これは割算
にたとえれば、入力信号を量子化レベルで割算し、その
ときの商と余りになる。残余信号は、この余りに相当す
るものである。この余りは、次の第２のブロックに属す
るサブＡＤ変換器２−１で、１段目の量子化における１
量子化レベルを２段目のフルスケールとして、再び量子
化すればさらに細かく下位ビットの量子化をすることが
でき、これにより、上位ビットの粗さを下位ビットによ
り補正することができる。このようにして少ない比較器
により、高速でかつ分解能の高いＡＤ変換器を実現する
ことができる。
【０００４】また従来のスイッチング型アンプやコンパ
レータを用いるＣＭＯＳおよびＢｉＣＭＯＳＡＤおよび
ＤＡ変換器では、アナログスイッチの電源電圧は外部か
ら印加される電源電圧をそのまま利用していた。これは
特にパイプライン型ＡＤ変換器に限らず、並列型や直並
列型、サブレンジ型でも同様に電源電圧をそのまま利用
していた。
レータを用いるＣＭＯＳおよびＢｉＣＭＯＳＡＤおよび
ＤＡ変換器では、アナログスイッチの電源電圧は外部か
ら印加される電源電圧をそのまま利用していた。これは
特にパイプライン型ＡＤ変換器に限らず、並列型や直並
列型、サブレンジ型でも同様に電源電圧をそのまま利用
していた。
【０００５】
【発明が解決しようとする課題】ところで、従来の直並
列型またはパイプラインＡＤ変換器では、差信号を作り
出す誤差増幅アンプの精度と動作速度が重要であり、高
利得でかつ高速のアンプが必要であった。この高利得で
高速なアンプを作るためには電源電圧を低く出来ないと
いう問題点があった。また、従来のスイッチング型アン
プやコンパレータを用いたＡＤおよびＤＡ変換器では、
電源電圧をそのままアナログスイッチの電源電圧に用い
ており、電源電圧を低くするとアナログスイッチが動作
しなくなるため、電源電圧を低下できないという問題も
あった。本発明は、低電源電圧で動作する高速高精度の
ＡＤ変換器を提供することを目的とする。
列型またはパイプラインＡＤ変換器では、差信号を作り
出す誤差増幅アンプの精度と動作速度が重要であり、高
利得でかつ高速のアンプが必要であった。この高利得で
高速なアンプを作るためには電源電圧を低く出来ないと
いう問題点があった。また、従来のスイッチング型アン
プやコンパレータを用いたＡＤおよびＤＡ変換器では、
電源電圧をそのままアナログスイッチの電源電圧に用い
ており、電源電圧を低くするとアナログスイッチが動作
しなくなるため、電源電圧を低下できないという問題も
あった。本発明は、低電源電圧で動作する高速高精度の
ＡＤ変換器を提供することを目的とする。
【０００６】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明においては以下の各手段を開示するもので
ある。すなわち、本発明のＡＤ変換器は低電圧を与える
直並列またはパイプラインＡＤ変換器であり、ＡＤ変換
を行う段として各々動作する複数の機能ブロックを有し
ている。このブロックの各々は、参照電圧、アナログ信
号入力およびディジタル出力を有するサブＡＤ変換器を
備え、このサブＡＤ変換器のディジタル出力を一旦アナ
ログ信号に変換するＤＡ変換器と、このＤＡ変換器出力
であるアナログ信号と入力アナログ信号との差を求めア
ナログ差分残余信号を生成するための誤差増幅器とを備
えている。さらに上記のブロックは、本発明によるＡＤ
変換器の最終出力である最終ディジタル信号の少なくと
も１ビットとして上記各ブロックのディジタル出力を設
けている。ＡＤ変換の２段目以後の段における各ブロッ
ク内のサブＡＤ変換器は、分圧器と、ＡＤ変換の前段の
ブロックで使用されている上記誤差増幅器のフル出力範
囲とＡＤ変換器のフルスケールとが実質的に同一となる
ように参照電圧を発生して調整した後、上記の分圧器を
介して参照電圧を供給するフルスケール調整用アンプ手
段とを有した構造としている。このフルスケール調整用
アンプ手段は、上記の誤差増幅器の回路構造と同一形態
であり、ＡＤ変換の前段でこの分圧器の一つの電圧ステ
ップを入力する増幅器を有している。また上記ＡＤ変換
器において使用している誤差増幅器とフルスケール調整
用アンプ手段の増幅器としては、例えば請求項２に記載
のようにスイッチドキャパシタ増幅器を用い、このスイ
ッチドキャパシタ増幅器としては、ＣＭＯＳインバータ
を用いてもよいし、定電流源を負荷としたインバータア
ンプを用いてもよい。上記のＡＤ変換器は単一集積回路
上に形成され、上記のスイッチドキャパシタ増幅器はア
ナログＭＯＳスイッチを除く上記集積回路のいずれのト
ランジスタのしきい電圧よりも低いしきい電圧であるア
ナログＭＯＳスイッチを使用すればよい。このような本
発明における上記のフルスケール調整用アンプ手段に
は、上記の参照電圧を上記分圧器に供給してリセット電
圧として使用することが出来、このフルスケール調整用
アンプ手段としては、ディジタル出力に応じてＡＤ変換
の前段で上記分圧器の端子間の電圧を切り換えることに
より、フルスケール調整用アンプ手段への入力電圧を得
るスイッチング回路を備えておけばよい。上記の誤差増
幅器は有限の低利得を有する差動増幅器であり、上記の
フルスケール調整用アンプ手段は、実質的に上記誤差増
幅器の有限の低利得を有するＡＤ変換の前段の参照電圧
を分割した電圧を増幅する増幅器である。ここで、分圧
器としては、例えば請求項９に記載したように抵抗スト
リングを用いることができる。さらに、上記本発明によ
るＡＤ変換器を、１チップ回路となるように、全体を単
一の集積されたチップ上に構成することも出来る。上記
の誤差増幅器と上記フルスケール調整用アンプ手段と
は、リセット期間の間にリセットし、増幅期間の間にス
イッチドキャパシタ差動増幅器に信号を供給する複数の
アナログスイッチを有するスイッチドキャパシタ差動増
幅器であり、特にフルスケール調整用アンプ手段で用い
られている増幅器は、フルスケール増幅器と上記の増幅
期間の間にはＡＤ変換の次段の分圧器に少なくとも一つ
のフルスケール増幅器の出力をスイッチし、上記のリセ
ット期間の間には次段の分圧器にバイアス電圧をスイッ
チするアナログスイッチを有する構成としている。本発
明におけるＡＤ変換器においては、固定電圧として上記
のバイアス電圧を設ける手段を有しており、上記のＡＤ
変換の前段の分圧器出力電圧を増幅して得られた可変電
圧として上記のバイアス電圧を設定するようにしてい
る。上記のフルスケール調整用アンプ手段としては、Ａ
Ｄ変換の前段の上記分圧器の分圧出力を受けるように接
続された入力を有する選択器を備えており、かつこの選
択器は、上記のＡＤ変換の前段のサブＡＤ変換器のディ
ジタル出力に応じて選択された一つの入力をフルスケー
ル調整用アンプ手段の増幅器に供給するようにしてい
る。本発明においては、単一の集積された回路として構
成されたＡＤ変換器で用いられる誤差増幅器として、こ
の集積された回路の電源電圧よりも高いゲート制御電圧
のアナログＭＯＳスイッチを有するスイッチドキャパシ
タ増幅器を使用しており、上記誤差増幅器を用いたＡＤ
変換器で、集積された回路の電源電圧よりも高いゲート
制御電圧を設ける手段を有する構成としている。このゲ
ート制御電圧を設ける手段として、例えば請求項１７に
記載したように内蔵型昇圧回路を用いてもよい。本発明
におけるＡＤ変換器において、ＡＤ変換の２段目以後の
各段のブロック内のサブＡＤ変換器は、分圧器と、ＡＤ
変換の前段の誤差増幅器のフル出力範囲とフルスケール
が実質的に同一であるように参照電圧を発生して調整
し、分圧器を介して参照電圧を供給する構成のフルスケ
ール調整用アンプ手段とを有しており、このフルスケー
ル調整用アンプ手段は、誤差増幅器として同一の回路特
性内で動作し、ＡＤ変換の前段のブロック内で上記の分
圧器の一つの電圧ステップを入力する増幅器を有する構
成としており、ここで使用している誤差増幅器と、上記
のフルスケール調整用アンプ手段で用いられている増幅
器とは、例えば請求項１９に記載したようにスイッチド
キャパシタ増幅器を用いてよく、このスイッチドキャパ
シタ増幅器としては、ＣＭＯＳインバートアンプ、ある
いは定電流負荷を有するインバータアンプで構成するこ
とを規定している。
めに、本発明においては以下の各手段を開示するもので
ある。すなわち、本発明のＡＤ変換器は低電圧を与える
直並列またはパイプラインＡＤ変換器であり、ＡＤ変換
を行う段として各々動作する複数の機能ブロックを有し
ている。このブロックの各々は、参照電圧、アナログ信
号入力およびディジタル出力を有するサブＡＤ変換器を
備え、このサブＡＤ変換器のディジタル出力を一旦アナ
ログ信号に変換するＤＡ変換器と、このＤＡ変換器出力
であるアナログ信号と入力アナログ信号との差を求めア
ナログ差分残余信号を生成するための誤差増幅器とを備
えている。さらに上記のブロックは、本発明によるＡＤ
変換器の最終出力である最終ディジタル信号の少なくと
も１ビットとして上記各ブロックのディジタル出力を設
けている。ＡＤ変換の２段目以後の段における各ブロッ
ク内のサブＡＤ変換器は、分圧器と、ＡＤ変換の前段の
ブロックで使用されている上記誤差増幅器のフル出力範
囲とＡＤ変換器のフルスケールとが実質的に同一となる
ように参照電圧を発生して調整した後、上記の分圧器を
介して参照電圧を供給するフルスケール調整用アンプ手
段とを有した構造としている。このフルスケール調整用
アンプ手段は、上記の誤差増幅器の回路構造と同一形態
であり、ＡＤ変換の前段でこの分圧器の一つの電圧ステ
ップを入力する増幅器を有している。また上記ＡＤ変換
器において使用している誤差増幅器とフルスケール調整
用アンプ手段の増幅器としては、例えば請求項２に記載
のようにスイッチドキャパシタ増幅器を用い、このスイ
ッチドキャパシタ増幅器としては、ＣＭＯＳインバータ
を用いてもよいし、定電流源を負荷としたインバータア
ンプを用いてもよい。上記のＡＤ変換器は単一集積回路
上に形成され、上記のスイッチドキャパシタ増幅器はア
ナログＭＯＳスイッチを除く上記集積回路のいずれのト
ランジスタのしきい電圧よりも低いしきい電圧であるア
ナログＭＯＳスイッチを使用すればよい。このような本
発明における上記のフルスケール調整用アンプ手段に
は、上記の参照電圧を上記分圧器に供給してリセット電
圧として使用することが出来、このフルスケール調整用
アンプ手段としては、ディジタル出力に応じてＡＤ変換
の前段で上記分圧器の端子間の電圧を切り換えることに
より、フルスケール調整用アンプ手段への入力電圧を得
るスイッチング回路を備えておけばよい。上記の誤差増
幅器は有限の低利得を有する差動増幅器であり、上記の
フルスケール調整用アンプ手段は、実質的に上記誤差増
幅器の有限の低利得を有するＡＤ変換の前段の参照電圧
を分割した電圧を増幅する増幅器である。ここで、分圧
器としては、例えば請求項９に記載したように抵抗スト
リングを用いることができる。さらに、上記本発明によ
るＡＤ変換器を、１チップ回路となるように、全体を単
一の集積されたチップ上に構成することも出来る。上記
の誤差増幅器と上記フルスケール調整用アンプ手段と
は、リセット期間の間にリセットし、増幅期間の間にス
イッチドキャパシタ差動増幅器に信号を供給する複数の
アナログスイッチを有するスイッチドキャパシタ差動増
幅器であり、特にフルスケール調整用アンプ手段で用い
られている増幅器は、フルスケール増幅器と上記の増幅
期間の間にはＡＤ変換の次段の分圧器に少なくとも一つ
のフルスケール増幅器の出力をスイッチし、上記のリセ
ット期間の間には次段の分圧器にバイアス電圧をスイッ
チするアナログスイッチを有する構成としている。本発
明におけるＡＤ変換器においては、固定電圧として上記
のバイアス電圧を設ける手段を有しており、上記のＡＤ
変換の前段の分圧器出力電圧を増幅して得られた可変電
圧として上記のバイアス電圧を設定するようにしてい
る。上記のフルスケール調整用アンプ手段としては、Ａ
Ｄ変換の前段の上記分圧器の分圧出力を受けるように接
続された入力を有する選択器を備えており、かつこの選
択器は、上記のＡＤ変換の前段のサブＡＤ変換器のディ
ジタル出力に応じて選択された一つの入力をフルスケー
ル調整用アンプ手段の増幅器に供給するようにしてい
る。本発明においては、単一の集積された回路として構
成されたＡＤ変換器で用いられる誤差増幅器として、こ
の集積された回路の電源電圧よりも高いゲート制御電圧
のアナログＭＯＳスイッチを有するスイッチドキャパシ
タ増幅器を使用しており、上記誤差増幅器を用いたＡＤ
変換器で、集積された回路の電源電圧よりも高いゲート
制御電圧を設ける手段を有する構成としている。このゲ
ート制御電圧を設ける手段として、例えば請求項１７に
記載したように内蔵型昇圧回路を用いてもよい。本発明
におけるＡＤ変換器において、ＡＤ変換の２段目以後の
各段のブロック内のサブＡＤ変換器は、分圧器と、ＡＤ
変換の前段の誤差増幅器のフル出力範囲とフルスケール
が実質的に同一であるように参照電圧を発生して調整
し、分圧器を介して参照電圧を供給する構成のフルスケ
ール調整用アンプ手段とを有しており、このフルスケー
ル調整用アンプ手段は、誤差増幅器として同一の回路特
性内で動作し、ＡＤ変換の前段のブロック内で上記の分
圧器の一つの電圧ステップを入力する増幅器を有する構
成としており、ここで使用している誤差増幅器と、上記
のフルスケール調整用アンプ手段で用いられている増幅
器とは、例えば請求項１９に記載したようにスイッチド
キャパシタ増幅器を用いてよく、このスイッチドキャパ
シタ増幅器としては、ＣＭＯＳインバートアンプ、ある
いは定電流負荷を有するインバータアンプで構成するこ
とを規定している。
【０００７】
【０００８】
【作用】本発明により、直並列型またはパイプライン型
ＡＤ変換器の２段目以降のブロックのサブＡＤ変換器に
フルスケール電圧を調整する手段を設けることにより、
誤差増幅アンプの利得不足により発生する、２段目以降
への誤差信号をなくすようにフルスケール電圧を調整し
補正することが可能になる。またその結果、誤差増幅ア
ンプが特に高利得である必要がなくなり、低電源化が可
能になる。そしてこの場合に、フルスケール電圧を調整
する手段として、前段の参照電圧発生回路の抵抗ストリ
ングから誤差増幅アンプと同じスイッチドキャパシタ型
増幅器を用いてフルスケールを発生させることとするこ
とにより、誤差増幅アンプに利得の低いアンプを用いて
も、必然的に変換誤差が生じなくなる。そして、プロセ
スパラメータが変動してアンプの利得が変動することが
あっても、信号の増幅度が変わると同時に、フルスケー
ルも変動するので、変換誤差にならない。したがって特
に高利得の増幅器を要することがなくなり、低電源を用
いることが可能になる。
ＡＤ変換器の２段目以降のブロックのサブＡＤ変換器に
フルスケール電圧を調整する手段を設けることにより、
誤差増幅アンプの利得不足により発生する、２段目以降
への誤差信号をなくすようにフルスケール電圧を調整し
補正することが可能になる。またその結果、誤差増幅ア
ンプが特に高利得である必要がなくなり、低電源化が可
能になる。そしてこの場合に、フルスケール電圧を調整
する手段として、前段の参照電圧発生回路の抵抗ストリ
ングから誤差増幅アンプと同じスイッチドキャパシタ型
増幅器を用いてフルスケールを発生させることとするこ
とにより、誤差増幅アンプに利得の低いアンプを用いて
も、必然的に変換誤差が生じなくなる。そして、プロセ
スパラメータが変動してアンプの利得が変動することが
あっても、信号の増幅度が変わると同時に、フルスケー
ルも変動するので、変換誤差にならない。したがって特
に高利得の増幅器を要することがなくなり、低電源を用
いることが可能になる。
【０００９】さらに、外部電源電圧が低くても、アナロ
グスイッチを高い電圧で駆動するかあるいはスイッチ用
トランジスタとして低いしきい電圧のものを用いること
とした。このことにより、電源電圧が低いときに問題で
あったスイッチがオンとならない問題点を解決すること
ができるようになる。
グスイッチを高い電圧で駆動するかあるいはスイッチ用
トランジスタとして低いしきい電圧のものを用いること
とした。このことにより、電源電圧が低いときに問題で
あったスイッチがオンとならない問題点を解決すること
ができるようになる。
【００１０】また増幅器にスイッチドキャパシタ型増幅
器を用いれば、抵抗型増幅器を用いる場合より直線性や
利得精度がよいので高精度の変換が得られる。
器を用いれば、抵抗型増幅器を用いる場合より直線性や
利得精度がよいので高精度の変換が得られる。
【００１１】以上により、直並列型またはパイプライン
型ＡＤ変換器の高速高精度の長所を生かしたＡＤ変換が
低電源を用いて実現可能になる。
型ＡＤ変換器の高速高精度の長所を生かしたＡＤ変換が
低電源を用いて実現可能になる。
【００１２】
【実施例】図１に、本発明の第１の実施例を示す。本実
施例では２段目のＡＤ変換器２−１に、フルスケール調
整機構３を設けて、誤差増幅アンプ１−３のアンプの性
能が不十分で２段目のフルスケールが変わってしまった
としても、それが変換誤差にならないようにしている。
本実施例ではＡＤ変換器は２段目までしかないが、パイ
プラインＡＤ変換器のように何段かのサブＡＤ変換器を
持つ変換器でも、それぞれのＡＤ変換器のフルスケール
調整機構を設けることにより、変換誤差を防止すること
ができる。
施例では２段目のＡＤ変換器２−１に、フルスケール調
整機構３を設けて、誤差増幅アンプ１−３のアンプの性
能が不十分で２段目のフルスケールが変わってしまった
としても、それが変換誤差にならないようにしている。
本実施例ではＡＤ変換器は２段目までしかないが、パイ
プラインＡＤ変換器のように何段かのサブＡＤ変換器を
持つ変換器でも、それぞれのＡＤ変換器のフルスケール
調整機構を設けることにより、変換誤差を防止すること
ができる。
【００１３】本発明の効果を説明するために、図３によ
って、アンプの利得誤差によって発生する変換誤差を説
明する。図３では、１段目のＡＤ変換器は２ビットの分
解能を持ち、入力電圧のフルスケールを４分割するとき
を例にとって説明している。第１のブロックは図３の下
側に示す残余信号（すなわち入力信号と２ビット量子化
したときのアナログ再生信号との差信号）を発生する。
もし、残余信号を増幅するアンプの利得が不十分である
と残余信号の値は本来のフルスケール値に到達せず、図
示するように小さなフルスケール値になってしまう。こ
のフルスケール値と本来のフルスケール値との誤差があ
ると、２段目のＡＤ変換器の量子化においてビット欠け
が生ずる。このため変換誤差が大きくなる。このビット
欠けを生じないためには、２段目のフルスケールを、残
余信号を増幅する誤差増幅アンプの利得不足から生じる
小さなフルスケールにあわせれば良い。そこで図１に示
すようにフルスケール調整機構３を設けて２段目のフル
スケールを小さなフルスケールに合わせている。これに
よりビット欠けの誤差は生じない。
って、アンプの利得誤差によって発生する変換誤差を説
明する。図３では、１段目のＡＤ変換器は２ビットの分
解能を持ち、入力電圧のフルスケールを４分割するとき
を例にとって説明している。第１のブロックは図３の下
側に示す残余信号（すなわち入力信号と２ビット量子化
したときのアナログ再生信号との差信号）を発生する。
もし、残余信号を増幅するアンプの利得が不十分である
と残余信号の値は本来のフルスケール値に到達せず、図
示するように小さなフルスケール値になってしまう。こ
のフルスケール値と本来のフルスケール値との誤差があ
ると、２段目のＡＤ変換器の量子化においてビット欠け
が生ずる。このため変換誤差が大きくなる。このビット
欠けを生じないためには、２段目のフルスケールを、残
余信号を増幅する誤差増幅アンプの利得不足から生じる
小さなフルスケールにあわせれば良い。そこで図１に示
すようにフルスケール調整機構３を設けて２段目のフル
スケールを小さなフルスケールに合わせている。これに
よりビット欠けの誤差は生じない。
【００１４】図４は本発明の第２の実施例である。本発
明では誤差増幅アンプの利得が不十分であっても、第１
の実施例のようにフルスケール調整機構を設けているた
め、変換誤差を生じない。従って、誤差増幅アンプに簡
単な利得の低いアンプを用いることができる。
明では誤差増幅アンプの利得が不十分であっても、第１
の実施例のようにフルスケール調整機構を設けているた
め、変換誤差を生じない。従って、誤差増幅アンプに簡
単な利得の低いアンプを用いることができる。
【００１５】図５に本発明の第３の実施例を示す。本発
明では、誤差増幅アンプ１−３にスイッチドキャパシタ
アンプを用いたものである。本アンプの構成は、まず、
アンプ１−３−１の入力端子と出力端子の間に帰還容量
Ｃｆ１−３−３を接続し、帰還容量に並列にリセットス
イッチ１−３−６を接続する。さらに入力端子に、入力
容量Ｃｉの一端を接続し、他端をＡＤ変換器の入力信号
端子と接続する入力スイッチ１−３−４及びＤＡ変換器
１−２の出力端子と接続するスイッチ１−３−５と接続
したものである。本アンプの動作は、リセット期間と増
幅期間に分けられ、次のようになる。すなわち、リセッ
ト期間において、リセットスイッチがアンプの入出力を
短絡する。その時、同時に入力スイッチ１−３−４をオ
ンすると、入力容量Ｃｉの入力スイッチ側の端子にＡＤ
変換器への入力信号がサンプルされる。次に、増幅期間
において、リセットスイッチをオフし、アンプを動作可
能にしてから、スイッチ１−３−４をオフにしてスイッ
チ１−３−５をオンにすると、入力容量の他端の電圧
が、ホールドされていた入力信号の電圧から、ＤＡ変換
器の出力電圧に変化し、その変化がＣｉ／Ｃｆの比率で
増幅されて、出力電圧となる。こうして、誤差増幅の機
能が実現できる。ところで、この誤差増幅アンプにおい
て、アンプ１−３−１の利得は無限大であることが理想
である。その時には誤差増幅回路の利得はＣｉ／Ｃｆで
ある。ところがアンプ１−３−１の利得が有限である
と、すなわちアンプ１−３−１の利得が低いときには、
誤差増幅回路の利得は、Ｃｉ／Ｃｆの比率からずれてく
る。そのため、正確なフルスケールが達成できない。そ
こで、第一の実施例と同様にフルスケール調整機構３を
設けることにより、変換誤差のない、ＡＤ変換器を実現
できる。
明では、誤差増幅アンプ１−３にスイッチドキャパシタ
アンプを用いたものである。本アンプの構成は、まず、
アンプ１−３−１の入力端子と出力端子の間に帰還容量
Ｃｆ１−３−３を接続し、帰還容量に並列にリセットス
イッチ１−３−６を接続する。さらに入力端子に、入力
容量Ｃｉの一端を接続し、他端をＡＤ変換器の入力信号
端子と接続する入力スイッチ１−３−４及びＤＡ変換器
１−２の出力端子と接続するスイッチ１−３−５と接続
したものである。本アンプの動作は、リセット期間と増
幅期間に分けられ、次のようになる。すなわち、リセッ
ト期間において、リセットスイッチがアンプの入出力を
短絡する。その時、同時に入力スイッチ１−３−４をオ
ンすると、入力容量Ｃｉの入力スイッチ側の端子にＡＤ
変換器への入力信号がサンプルされる。次に、増幅期間
において、リセットスイッチをオフし、アンプを動作可
能にしてから、スイッチ１−３−４をオフにしてスイッ
チ１−３−５をオンにすると、入力容量の他端の電圧
が、ホールドされていた入力信号の電圧から、ＤＡ変換
器の出力電圧に変化し、その変化がＣｉ／Ｃｆの比率で
増幅されて、出力電圧となる。こうして、誤差増幅の機
能が実現できる。ところで、この誤差増幅アンプにおい
て、アンプ１−３−１の利得は無限大であることが理想
である。その時には誤差増幅回路の利得はＣｉ／Ｃｆで
ある。ところがアンプ１−３−１の利得が有限である
と、すなわちアンプ１−３−１の利得が低いときには、
誤差増幅回路の利得は、Ｃｉ／Ｃｆの比率からずれてく
る。そのため、正確なフルスケールが達成できない。そ
こで、第一の実施例と同様にフルスケール調整機構３を
設けることにより、変換誤差のない、ＡＤ変換器を実現
できる。
【００１６】図５に示す本発明のＡＤ変換器では、フル
スケール調整機構をつけることにより、利得の低いアン
プを用いても、変換誤差のないＡＤ変換器を実現でき
る。図６には本発明に用いることのできる低利得アンプ
の例を示す。（ａ）はＣＭＯＳインバータであり、利得
は一般に、１０〜３０倍程度の低い利得しか取ることが
できない。（ｂ）はｎＭＯＳ入力アンプ、（ｃ）はｐＭ
ＯＳ入力アンプ、（ｄ）はｎＭＯＳ入力差動アンプ、
（ｅ）はｐＭＯＳ入力差動アンプであり、どれも低利得
のアンプであり、通常のオペアンプとして用いるのは、
無理がある。しかし本発明のフルスケール調整機構３を
設けたＡＤ変換器には用いることができ、アンプの低電
圧化に有効である。
スケール調整機構をつけることにより、利得の低いアン
プを用いても、変換誤差のないＡＤ変換器を実現でき
る。図６には本発明に用いることのできる低利得アンプ
の例を示す。（ａ）はＣＭＯＳインバータであり、利得
は一般に、１０〜３０倍程度の低い利得しか取ることが
できない。（ｂ）はｎＭＯＳ入力アンプ、（ｃ）はｐＭ
ＯＳ入力アンプ、（ｄ）はｎＭＯＳ入力差動アンプ、
（ｅ）はｐＭＯＳ入力差動アンプであり、どれも低利得
のアンプであり、通常のオペアンプとして用いるのは、
無理がある。しかし本発明のフルスケール調整機構３を
設けたＡＤ変換器には用いることができ、アンプの低電
圧化に有効である。
【００１７】図７には本発明のフルスケール調整機構３
の一実施例を示す。本発明では、誤差増幅アンプ１−３
と同じ特性のフルスケール調整用アンプ３−１および３
−２を設ける。サブＡＤ変換器１−１の量子化電圧ステ
ップは、両端にバイアス電圧ＶBH、ＶBLを印加した抵抗
ストリング４の分圧電圧により決定される。次のサブＡ
Ｄ変換器２−１のフルスケールは前の段の１量子化電圧
ステップに誤差増幅アンプの利得を含めて完全に一致し
ている必要がある。そこでフルスケール調整用アンプを
３−１と３−２の二つ用意し１量子化電圧ステップの差
電圧を増幅させ、抵抗ストリングの両端に印加する。こ
うすることにより、次段のサブＡＤ変換器のフルスケー
ルは前の段の１量子化電圧ステップに完全に一致し変換
誤差が発生しない。
の一実施例を示す。本発明では、誤差増幅アンプ１−３
と同じ特性のフルスケール調整用アンプ３−１および３
−２を設ける。サブＡＤ変換器１−１の量子化電圧ステ
ップは、両端にバイアス電圧ＶBH、ＶBLを印加した抵抗
ストリング４の分圧電圧により決定される。次のサブＡ
Ｄ変換器２−１のフルスケールは前の段の１量子化電圧
ステップに誤差増幅アンプの利得を含めて完全に一致し
ている必要がある。そこでフルスケール調整用アンプを
３−１と３−２の二つ用意し１量子化電圧ステップの差
電圧を増幅させ、抵抗ストリングの両端に印加する。こ
うすることにより、次段のサブＡＤ変換器のフルスケー
ルは前の段の１量子化電圧ステップに完全に一致し変換
誤差が発生しない。
【００１８】図８には本発明のフルスケール／オフセッ
ト調整回路の詳細な実施例を示す。この実施例では、誤
差増幅アンプ１−３を、図５の実施例と同じスイッチン
グアンプを用いて実現している。このアンプ動作には図
５と同様にリセット期間と増幅期間がある。フルスケー
ル調整用アンプには同じスイッチングアンプを用いる。
２段目のサブＡＤ変換器２−１の上側の参照電圧（すな
わち、２段目の抵抗ストリング３−３の上端電圧）を決
めるフルスケール調整用アンプ３−１の入力には、１段
目の抵抗ストリング４の１量子化電圧ステップの電圧差
を与える。すなわち、隣接する引出電圧端子間の電圧を
与える。さらに２段目のサブＡＤ変換器２−１の下側の
参照電圧（すなわち、２段目の抵抗ストリング３−３の
下端電圧）を決めるフルスケール調整用アンプ３−２の
入力は、二つを接続して上記抵抗ストリングの一方の低
い方の端子電圧を与えることとする。すると、下側のフ
ルスケール調整用アンプはスイッチのフィードスルーな
どで発生するオフセット電圧を発生することとなる。一
方上側のフルスケール調整用アンプはオフセット電圧に
加えるに前段の一量子化ステップを誤差増幅アンプと全
く同じ利得倍したフルスケール電圧を発生することとな
る。誤差増幅アンプで発生するオフセット電圧も補償で
きるのでこの実施例は精度がよい。
ト調整回路の詳細な実施例を示す。この実施例では、誤
差増幅アンプ１−３を、図５の実施例と同じスイッチン
グアンプを用いて実現している。このアンプ動作には図
５と同様にリセット期間と増幅期間がある。フルスケー
ル調整用アンプには同じスイッチングアンプを用いる。
２段目のサブＡＤ変換器２−１の上側の参照電圧（すな
わち、２段目の抵抗ストリング３−３の上端電圧）を決
めるフルスケール調整用アンプ３−１の入力には、１段
目の抵抗ストリング４の１量子化電圧ステップの電圧差
を与える。すなわち、隣接する引出電圧端子間の電圧を
与える。さらに２段目のサブＡＤ変換器２−１の下側の
参照電圧（すなわち、２段目の抵抗ストリング３−３の
下端電圧）を決めるフルスケール調整用アンプ３−２の
入力は、二つを接続して上記抵抗ストリングの一方の低
い方の端子電圧を与えることとする。すると、下側のフ
ルスケール調整用アンプはスイッチのフィードスルーな
どで発生するオフセット電圧を発生することとなる。一
方上側のフルスケール調整用アンプはオフセット電圧に
加えるに前段の一量子化ステップを誤差増幅アンプと全
く同じ利得倍したフルスケール電圧を発生することとな
る。誤差増幅アンプで発生するオフセット電圧も補償で
きるのでこの実施例は精度がよい。
【００１９】ところで上記の実施例では、リセット期間
には２段目の抵抗ストリングの上側の電圧はリセット電
位となり、増幅期間で初めて２段目の抵抗ストリングに
正しい電圧がかかる。このように抵抗ストリングの上側
の電圧が変動すると、リセット期間から増幅期間に変化
するときに抵抗ストリングの電圧が安定する時間が必要
になり、高速化が望めない。そこで図９では、２段目の
抵抗ストリングの上端電圧はリセット期間にはスイッチ
でフルスケール電圧に近いバイアス電圧ＶBに接続し、
増幅期間にはフルスケール調整用アンプの出力電圧に接
続するようにした。こうすることにより抵抗ストリング
の電圧安定のための時間がほとんど不要になり、高速化
できる。
には２段目の抵抗ストリングの上側の電圧はリセット電
位となり、増幅期間で初めて２段目の抵抗ストリングに
正しい電圧がかかる。このように抵抗ストリングの上側
の電圧が変動すると、リセット期間から増幅期間に変化
するときに抵抗ストリングの電圧が安定する時間が必要
になり、高速化が望めない。そこで図９では、２段目の
抵抗ストリングの上端電圧はリセット期間にはスイッチ
でフルスケール電圧に近いバイアス電圧ＶBに接続し、
増幅期間にはフルスケール調整用アンプの出力電圧に接
続するようにした。こうすることにより抵抗ストリング
の電圧安定のための時間がほとんど不要になり、高速化
できる。
【００２０】なお、図９で、φ1、φ2はそれぞれ同じ記
号を付けたスイッチが同時に同じ連動動作をすることを
示す。（以下の図面についても同じ）図１０は、図９の
発展形である。すなわちリセット期間にある固定したバ
イアス電圧ＶBに接続する替わりに、フルスケール調整
用アンプをもう一台設け、交互に上端電圧を与えるよう
にしたものである。こうすれば、抵抗ストリングの上端
電圧はまったく変化しなくなり高速化が可能である。
号を付けたスイッチが同時に同じ連動動作をすることを
示す。（以下の図面についても同じ）図１０は、図９の
発展形である。すなわちリセット期間にある固定したバ
イアス電圧ＶBに接続する替わりに、フルスケール調整
用アンプをもう一台設け、交互に上端電圧を与えるよう
にしたものである。こうすれば、抵抗ストリングの上端
電圧はまったく変化しなくなり高速化が可能である。
【００２１】図１１の実施例は、フルスケール調整用ア
ンプを、微分直線性の改善のために用いた例である。も
し、一段目の抵抗ストリングの値にばらつきがあって、
分圧電圧が一様でない場合、ビット欠け（あるステップ
が発生しない）などの微分直線性の問題が起きる。今ま
で説明したフルスケール調整機構は、一段目の抵抗スト
リングのある１ヶ所の電圧差を用いてフルスケール調整
をしていた。そのため、一段目の抵抗ストリングの電圧
差が全て同じ場合にしか対応できなかった。図１１に示
す例では一番上の抵抗の値がΔＲ小さく、二番目の抵抗
の値がΔＲ大きいとする。すると一番上と、二番目の領
域の、２段目のサブＡＤ変換器のフルスケールは異な
る。そのため、今までのフルスケール調整機構ではフル
スケールが合わず、ビット欠けの問題が生じた。そこで
新たに抵抗ストリングの取り出し端子切り替えスイッチ
５を設けて、一段目のサブＡＤ変換の結果に従って、一
段目の抵抗ストリングの取り出し端子を切り替えること
とした。すなわち、一段目の変換によって、例えば入力
電圧が抵抗ストリングのｎ番目の端子とｎ＋１番目の端
子の間にあったことが分かったとする。その時には、ｎ
番目の端子の電圧とｎ＋１番目の端子の電圧とを上側の
フルスケール調整用アンプに入力し、フルスケールをこ
の端子間の電圧から作り出す。こうすることにより一段
目の抵抗ストリングの値にばらつきがあって、分圧電圧
が一様でない場合にも、それぞれの領域の両端の電圧間
を２段目の抵抗ストリングで分圧するのでビット欠けの
問題が起きない。
ンプを、微分直線性の改善のために用いた例である。も
し、一段目の抵抗ストリングの値にばらつきがあって、
分圧電圧が一様でない場合、ビット欠け（あるステップ
が発生しない）などの微分直線性の問題が起きる。今ま
で説明したフルスケール調整機構は、一段目の抵抗スト
リングのある１ヶ所の電圧差を用いてフルスケール調整
をしていた。そのため、一段目の抵抗ストリングの電圧
差が全て同じ場合にしか対応できなかった。図１１に示
す例では一番上の抵抗の値がΔＲ小さく、二番目の抵抗
の値がΔＲ大きいとする。すると一番上と、二番目の領
域の、２段目のサブＡＤ変換器のフルスケールは異な
る。そのため、今までのフルスケール調整機構ではフル
スケールが合わず、ビット欠けの問題が生じた。そこで
新たに抵抗ストリングの取り出し端子切り替えスイッチ
５を設けて、一段目のサブＡＤ変換の結果に従って、一
段目の抵抗ストリングの取り出し端子を切り替えること
とした。すなわち、一段目の変換によって、例えば入力
電圧が抵抗ストリングのｎ番目の端子とｎ＋１番目の端
子の間にあったことが分かったとする。その時には、ｎ
番目の端子の電圧とｎ＋１番目の端子の電圧とを上側の
フルスケール調整用アンプに入力し、フルスケールをこ
の端子間の電圧から作り出す。こうすることにより一段
目の抵抗ストリングの値にばらつきがあって、分圧電圧
が一様でない場合にも、それぞれの領域の両端の電圧間
を２段目の抵抗ストリングで分圧するのでビット欠けの
問題が起きない。
【００２２】以上、誤差増幅アンプの利得精度が不十分
で二段目のフルスケールが合わないときに、誤差増幅ア
ンプと同じ構造のフルスケール調整用アンプを用いて、
一段目の抵抗ストリングから参照電圧を発生させること
により、高精度のＡＤ変換ができることを示した。
で二段目のフルスケールが合わないときに、誤差増幅ア
ンプと同じ構造のフルスケール調整用アンプを用いて、
一段目の抵抗ストリングから参照電圧を発生させること
により、高精度のＡＤ変換ができることを示した。
【００２３】低電圧で動作するＡＤ変換器を実現する上
の、もう一つの問題はアナログスイッチのオン抵抗の問
題である。電源電圧を低くするとスイッチとして用いて
いるＭＯＳトランジスタのゲート電圧も低くなる。従っ
てオン抵抗が高くなる。または電源電圧が低すぎるとス
イッチがオンしないという問題が起きる。ＭＯＳトラン
ジスタのオン抵抗は、トランジスタのソース電位とゲー
ト電位の差の電圧で決まる。デジタル回路の場合、大多
数の回路ではソース電位をグランドまたは電源電圧Ｖｄ
ｄにできるので、このゲートソース間電圧を電源電圧Ｖ
ｄｄと同じにできる。一方アナログ回路の場合、ソース
電位は入力アナログ信号のレベルであることが多い。入
力アナログ信号は平均的にはＶｄｄ／２にあるから、ゲ
ートソース間に印加される電圧はＶｄｄ／２である。従
ってデジタル回路に比べてオン抵抗が高く、更に電源電
圧が低下するとスイッチがオンしなくなる。そこで図１
２に示すようにスイッチには、他の回路の電源電圧より
も高い電圧を発生する高電圧クロック回路６を設け、高
い電圧でスイッチを駆動することとした。高電圧クロッ
ク回路はチップ外部から電圧を印加することもできる
し、チップ内部で高電圧を発生することもできる。図１
３はクロック信号をチップ内部で昇圧し、高電圧を得る
回路である。
の、もう一つの問題はアナログスイッチのオン抵抗の問
題である。電源電圧を低くするとスイッチとして用いて
いるＭＯＳトランジスタのゲート電圧も低くなる。従っ
てオン抵抗が高くなる。または電源電圧が低すぎるとス
イッチがオンしないという問題が起きる。ＭＯＳトラン
ジスタのオン抵抗は、トランジスタのソース電位とゲー
ト電位の差の電圧で決まる。デジタル回路の場合、大多
数の回路ではソース電位をグランドまたは電源電圧Ｖｄ
ｄにできるので、このゲートソース間電圧を電源電圧Ｖ
ｄｄと同じにできる。一方アナログ回路の場合、ソース
電位は入力アナログ信号のレベルであることが多い。入
力アナログ信号は平均的にはＶｄｄ／２にあるから、ゲ
ートソース間に印加される電圧はＶｄｄ／２である。従
ってデジタル回路に比べてオン抵抗が高く、更に電源電
圧が低下するとスイッチがオンしなくなる。そこで図１
２に示すようにスイッチには、他の回路の電源電圧より
も高い電圧を発生する高電圧クロック回路６を設け、高
い電圧でスイッチを駆動することとした。高電圧クロッ
ク回路はチップ外部から電圧を印加することもできる
し、チップ内部で高電圧を発生することもできる。図１
３はクロック信号をチップ内部で昇圧し、高電圧を得る
回路である。
【００２４】図１４は、アナログスイッチのトランジス
タを、とくにしきい電圧の低いトランジスタとし、他の
回路と同じ電源電圧を用いても、スイッチが動作するよ
うにしたＡＤ変換器である。
タを、とくにしきい電圧の低いトランジスタとし、他の
回路と同じ電源電圧を用いても、スイッチが動作するよ
うにしたＡＤ変換器である。
【００２５】図１５はアナログスイッチの電源として、
他の回路の電源電圧より高い電圧を発生する高電圧クロ
ック回路または昇圧クロック回路を用いるスイッチング
型コンパレータ回路である。これを図１６に示すように
多数並べ、低電圧向け並列型Ａ／Ｄ変換器を実現でき
る。これはここで述べたパイプライン型ＡＤ変換器のサ
ブＡＤ変換器（図１、２、４、５、７〜１４の中の１−
１および２−１のサブＡＤ変換器）としても用いること
ができ、また直並列型やサブレンジ型ＡＤ変換器のサブ
ＡＤ変換器としても用いることができる。また、図１、
２、４、５、７〜１４の中の１−２のＤＡ変換器のアナ
ログスイッチに同様の高電圧クロック回路を用いて低電
圧向けのＤＡ変換器とすることができることは明らかで
ある。この様子を図１７に示す。同様にスイッチング型
のアンプまたは一般にスイッチドキャパシタ型回路のア
ナログスイッチに高電圧クロック回路または昇圧電源を
用いて、低電圧向きの回路を実現できることは明らかで
ある。
他の回路の電源電圧より高い電圧を発生する高電圧クロ
ック回路または昇圧クロック回路を用いるスイッチング
型コンパレータ回路である。これを図１６に示すように
多数並べ、低電圧向け並列型Ａ／Ｄ変換器を実現でき
る。これはここで述べたパイプライン型ＡＤ変換器のサ
ブＡＤ変換器（図１、２、４、５、７〜１４の中の１−
１および２−１のサブＡＤ変換器）としても用いること
ができ、また直並列型やサブレンジ型ＡＤ変換器のサブ
ＡＤ変換器としても用いることができる。また、図１、
２、４、５、７〜１４の中の１−２のＤＡ変換器のアナ
ログスイッチに同様の高電圧クロック回路を用いて低電
圧向けのＤＡ変換器とすることができることは明らかで
ある。この様子を図１７に示す。同様にスイッチング型
のアンプまたは一般にスイッチドキャパシタ型回路のア
ナログスイッチに高電圧クロック回路または昇圧電源を
用いて、低電圧向きの回路を実現できることは明らかで
ある。
【００２６】
【発明の効果】本発明によれば、低電源電圧に向いたＡ
Ｄ変換器を実現することができる。低電源電圧のため、
利得と帯域が不十分な誤差増幅アンプしか実現できない
問題に対して、誤差増幅アンプと同じ構造のフルスケー
ル調整用アンプを用いて、一段目の抵抗ストリングから
参照電圧を発生させることにより、高精度のＡＤ変換が
できる。また、低電源電圧のためアナログスイッチがオ
ンしないという問題に対しては、ゲート電圧を昇圧した
り、しきい電圧の低いトランジスタを用いて解決できる
ことを示した。以上により、低電圧でも、高性能なＡＤ
変換器を実現できる。
Ｄ変換器を実現することができる。低電源電圧のため、
利得と帯域が不十分な誤差増幅アンプしか実現できない
問題に対して、誤差増幅アンプと同じ構造のフルスケー
ル調整用アンプを用いて、一段目の抵抗ストリングから
参照電圧を発生させることにより、高精度のＡＤ変換が
できる。また、低電源電圧のためアナログスイッチがオ
ンしないという問題に対しては、ゲート電圧を昇圧した
り、しきい電圧の低いトランジスタを用いて解決できる
ことを示した。以上により、低電圧でも、高性能なＡＤ
変換器を実現できる。
【図１】本発明の誤差補正型ＡＤ変換器の１実施例を示
すブロック図。
すブロック図。
【図２】従来の直並列型ＡＤ変換器を示すブロック図。
【図３】アンプの利得誤差によって発生する変換誤差を
説明する図。
説明する図。
【図４】本発明の低利得アンプを用いた誤差補正型ＡＤ
変換器の実施例を示す図。
変換器の実施例を示す図。
【図５】本発明のスイッチング型アンプを用いた誤差補
正型ＡＤ変換器の別の実施例を示す図。
正型ＡＤ変換器の別の実施例を示す図。
【図６】本発明のスイッチング型アンプに用いる低利得
アンプの例を示す図。
アンプの例を示す図。
【図７】本発明のフルスケール／オフセット調整回路の
１実施例を示す図。
１実施例を示す図。
【図８】本発明のフルスケール／オフセット調整回路の
詳細な実施例を示す図。
詳細な実施例を示す図。
【図９】本発明のフルスケール／オフセット調整回路の
別の詳細な実施例を示す図。
別の詳細な実施例を示す図。
【図１０】本発明のフルスケール／オフセット調整回路
のさらに別の実施例を示す図。
のさらに別の実施例を示す図。
【図１１】本発明のフルスケール／オフセット調整回路
のさらに別の実施例を示す図。
のさらに別の実施例を示す図。
【図１２】スイッチの電圧に高い電圧を用いた本発明の
低電圧ＡＤ変換器の構成例図。
低電圧ＡＤ変換器の構成例図。
【図１３】スイッチの電圧に昇圧電圧を用いた本発明の
低電圧ＡＤ変換器の構成例図。
低電圧ＡＤ変換器の構成例図。
【図１４】低しきい電圧トランジスタを用いた本発明の
低電圧ＡＤ変換器の構成例図。
低電圧ＡＤ変換器の構成例図。
【図１５】スイッチの電源に高電圧クロック回路または
昇圧電源またはしきい電圧の低いトランジスタを用いた
本発明の低電圧スイッチドキャパシタ回路（コンパレー
タ回路）の構成例図。
昇圧電源またはしきい電圧の低いトランジスタを用いた
本発明の低電圧スイッチドキャパシタ回路（コンパレー
タ回路）の構成例図。
【図１６】スイッチの電源に高電圧クロック回路または
昇圧電源またはしきい電圧の低いトランジスタを利用し
たコンパレータを用いた本発明の並列型ＡＤ変換器の構
成例図。
昇圧電源またはしきい電圧の低いトランジスタを利用し
たコンパレータを用いた本発明の並列型ＡＤ変換器の構
成例図。
【図１７】スイッチの電源に高電圧クロック回路または
昇圧電源またはしきい電圧の低いトランジスタを利用し
た本発明の低電圧ＤＡ変換器の構成例図。
昇圧電源またはしきい電圧の低いトランジスタを利用し
た本発明の低電圧ＤＡ変換器の構成例図。
１…サブＡＤ変換ブロック、 １−１…第
１のサブＡＤ変換器、１−２…ＤＡ変換器、
１−３…誤差増幅器、１−３−１…演算増幅
器、 １−３−２…入力側容量Ｃｉ、１−３
−３…帰還容量Ｃｆ、 １−３−４…入力スイ
ッチ、１−３−５…ＤＡ変換器入力スイッチ、１−３−
６…リセットスイッチ、２−１…第２のサブＡＤ変換
器、３…フルスケール／オフセット調整機構、３−１…
フルスケール調整用アンプ、３−２…フルスケール調整
用アンプ、３−３…参照電圧発生回路、４…一段目の参
照電圧発生回路、 ５…端子電圧切り替えスイ
ッチ、６…高電圧クロック回路、 ７…
昇圧クロック回路、８…低しきい電圧トランジスタ。
１のサブＡＤ変換器、１−２…ＤＡ変換器、
１−３…誤差増幅器、１−３−１…演算増幅
器、 １−３−２…入力側容量Ｃｉ、１−３
−３…帰還容量Ｃｆ、 １−３−４…入力スイ
ッチ、１−３−５…ＤＡ変換器入力スイッチ、１−３−
６…リセットスイッチ、２−１…第２のサブＡＤ変換
器、３…フルスケール／オフセット調整機構、３−１…
フルスケール調整用アンプ、３−２…フルスケール調整
用アンプ、３−３…参照電圧発生回路、４…一段目の参
照電圧発生回路、 ５…端子電圧切り替えスイ
ッチ、６…高電圧クロック回路、 ７…
昇圧クロック回路、８…低しきい電圧トランジスタ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 今泉 栄亀 東京都小平市上水本町５丁目20番１号 日立超エル・エス・アイ・エンジニアリ ング株式会社内 (72)発明者 臼井 邦彦 東京都小平市上水本町５丁目20番１号 日立超エル・エス・アイ・エンジニアリ ング株式会社内 (72)発明者 安保 隆誠 東京都小平市上水本町５丁目20番１号 日立超エル・エス・アイ・エンジニアリ ング株式会社内 (56)参考文献 特開 昭63−309026（ＪＰ，Ａ) 米国特許3967267（ＵＳ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H03M 1/00 - 1/88
Claims (21)
- 【請求項１】初期アナログ信号を最終ディジタル信号に
変換するために、低電圧を与える直並列またはパイプラ
インＡＤ変換器の形態であるＡＤ変換器において、 ＡＤ変換の段として各々動作する複数の機能ブロックを
含み、 上記ブロックの各々は、参照電圧、アナログ信号入力お
よびディジタル出力を有するサブＡＤ変換器を備え、 上記ブロックの各々は、上記サブＡＤ変換器のディジタ
ル出力を入力し、アナログ信号出力を出力するＤＡ変換
器と、増幅されたアナログ差分残余信号を生成するため
に上記アナログ信号入力と上記アナログ信号出力を比較
する誤差増幅器とを更に備え、 上記ブロックは、上記最終ディジタル信号の少なくとも
１ビットとして上記各々のブロックの上記ディジタル出
力を設け、次のブロックの上記アナログ信号入力として
ＡＤ変換の段の次のブロックを有する上記各々のブロッ
クの増幅されたアナログ差分残余信号を設けるために、
上記初期アナログ信号入力のＡＤ変換のための手段とし
てＡＤ変換の段の１段目の上記サブＡＤ変換器に接続さ
れ、 ＡＤ変換の２段目以後の段の各ブロック内の上記サブＡ
Ｄ変換器は、分圧器と、ＡＤ変換の前段の上記誤差増幅
器のフル出力範囲とフルスケールが実質的に同一である
ように参照電圧を発生して調整し、上記分圧器を介して
上記参照電圧を供給するフルスケール調整用アンプ手段
とを有し、 上記フルスケール調整用アンプ手段は、上記誤差増幅器
の回路構造形態と同一であり、ＡＤ変換の上記前段で上
記分圧器の一つの電圧ステップを入力する増幅器を有す
ることを特徴とするＡＤ変換器。 - 【請求項２】上記請求項１に記載のＡＤ変換器におい
て、 上記誤差増幅器と上記フルスケール調整用アンプ手段の
増幅器は、スイッチドキャパシタ増幅器であることを特
徴とするＡＤ変換器。 - 【請求項３】上記請求項２に記載のＡＤ変換器におい
て、 上記スイッチドキャパシタ増幅器は、各々ＣＭＯＳイン
バータであることを特徴とするＡＤ変換器。 - 【請求項４】上記請求項２に記載のＡＤ変換器におい
て、 上記スイッチドキャパシタ増幅器は、定電流源負荷を用
いるインバータアンプであることを特徴とするＡＤ変換
器。 - 【請求項５】上記請求項２に記載のＡＤ変換器におい
て、 単一集積回路上に含まれ、上記スイッチドキャパシタ増
幅器はアナログＭＯＳスイッチを除く上記集積回路のい
ずれのトランジスタのしきい電圧よりも低いしきい電圧
であるアナログＭＯＳスイッチを有することを特徴とす
るＡＤ変換器。 - 【請求項６】上記請求項１に記載のＡＤ変換器におい
て、 上記フルスケール調整用アンプ手段には、上記分圧器に
リセット電圧として上記参照電圧を供給するリセット手
段が設けられることを特徴とするＡＤ変換器。 - 【請求項７】上記請求項１に記載のＡＤ変換器におい
て、 上記フルスケール調整用アンプ手段は、ディジタル出力
に応じてＡＤ変換の前段で上記分圧器の端子を介して電
圧をスイッチすることにより、上記フルスケール調整用
アンプ手段への入力電圧を得るスイッチング回路を有す
ることを特徴とするＡＤ変換器。 - 【請求項８】上記請求項１に記載のＡＤ変換器におい
て、 上記誤差増幅器は有限の低利得を有する差動増幅器であ
り、上記フルスケール調整用アンプ手段は、実質的に上
記誤差増幅器の有限の低利得を有するＡＤ変換の前段の
参照電圧の分割を増幅することを特徴とするＡＤ変換
器。 - 【請求項９】上記請求項１に記載のＡＤ変換器におい
て、 上記分圧器は抵抗ストリングであることを特徴とするＡ
Ｄ変換器。 - 【請求項１０】上記請求項１に記載のＡＤ変換器におい
て、 １チップ回路を設けるように、全体が単一の集積された
チップ上に構成されたことを特徴とするＡＤ変換器。 - 【請求項１１】上記請求項１に記載のＡＤ変換器におい
て、 上記誤差増幅器と上記フルスケール調整用アンプ手段
は、リセット期間の間にリセットし、増幅期間の間にス
イッチドキャパシタ差動増幅器に信号を供給する複数の
アナログスイッチを有するスイッチドキャパシタ差動増
幅器であり、 上記フルスケール調整用アンプ手段の増幅器は、フルス
ケール増幅器と上記増幅期間の間に上記ＡＤ変換の次段
の上記分圧器に少なくとも一つのフルスケール増幅器の
出力をスイッチし、上記リセット期間の間に次段の上記
分圧器にバイアス電圧をスイッチする上記アナログスイ
ッチを有することを特徴とするＡＤ変換器。 - 【請求項１２】上記請求項１１に記載のＡＤ変換器にお
いて、 固定電圧として上記バイアス電圧を設ける手段を更に含
むことを特徴とするＡＤ変換器。 - 【請求項１３】上記請求項１１に記載のＡＤ変換器にお
いて、 上記ＡＤ変換の前段の分圧器の増幅電圧から得られた可
変電圧として上記バイアス電圧を設ける手段を更に含む
ことを特徴とするＡＤ変換器。 - 【請求項１４】上記請求項１に記載のＡＤ変換器におい
て、 上記フルスケール調整用アンプ手段は、入力としてＡＤ
変換の前段の上記分圧器の分圧を受けるように接続され
る入力を有する選択器を備え、 上記選択器は、上記ＡＤ変換の前段の上記サブＡＤ変換
器のディジタル出力に応答して選択された一つの入力を
上記フルスケール調整用アンプ手段の上記増幅器に供給
することを特徴とするＡＤ変換器。 - 【請求項１５】単一の集積された回路上に含まれ、初期
アナログ信号を変換ディジタル出力に変換するために、
低電圧を与える直並列またはパイプラインＡＤ変換器の
形態であるＡＤ変換器において、 ＡＤ変換の段として各々動作する複数の機能ブロックを
含み、 上記ブロックの各々は、参照電圧、参照電圧を設ける分
圧器、アナログ入力信号及びディジタル出力を有するサ
ブＡＤ変換器を備え、 上記ブロックの各々は、上記サブＡＤ変換器のディジタ
ル出力を入力しアナログ信号出力を出力するＤＡ変換器
と、増幅されたアナログ差分残余信号を生成するために
上記アナログ信号入力と上記アナログ信号出力を比較す
る誤差増幅アンプとを更に備え、 上記ブロックの各々は、上記ディジタル出力として変換
ディジタル出力の少なくとも１ビットを設けるためのＡ
Ｄ変換の１段目のアナログ信号入力として初期アナログ
信号のＡＤ変換用手段と、上記ＡＤ変換の１段目以外の
段のアナログ信号入力としてＡＤ変換の前段の一つから
供給され増幅された差分残余信号ＡＤ変換用手段であ
り、 上記誤差増幅器の各々は、上記集積された回路の電源電
圧よりも高いゲート制御電圧のアナログＭＯＳスイッチ
を有するスイッチドキャパシタ増幅器であることを特徴
とするＡＤ変換器。 - 【請求項１６】上記請求項１５に記載のＡＤ変換器にお
いて、 上記集積された回路の上記電源電圧よりも高いゲート制
御電圧を設ける手段を更に含むことを特徴とするＡＤ変
換器。 - 【請求項１７】上記請求項１６に記載のＡＤ変換器にお
いて、 上記ゲート制御電圧を設ける上記手段は、内蔵型昇圧回
路であることを特徴とするＡＤ変換器。 - 【請求項１８】初期アナログ信号を最終ディジタル信号
に変換するために、低電圧を与える直並列またはパイプ
ラインＡＤ変換器の形態であるＡＤ変換器において、 ＡＤ変換の段として各々動作する複数の機能ブロックを
含み、 上記ブロックの各々は、参照電圧、アナログ信号入力及
びディジタル出力を有するサブＡＤ変換器を備え、 上記ブロックの各々は、上記ディジタル出力を入力しア
ナログ信号出力を出力するＤＡ変換器と、増幅されたア
ナログ差分残余信号を生成するために上記アナログ信号
入力と上記アナログ信号出力を比較する誤差増幅器とを
更に備え、 上記ブロックは、上記最終ディジタル信号の少なくとも
１ビットとして上記各々のブロックのディジタル出力を
設け、次のブロックの上記アナログ信号入力としてＡＤ
変換の次のブロックの段を有する上記各々のブロックの
増幅されたアナログ差分残余信号を設けるために、上記
アナログ信号入力のＡＤ変換用手段としてＡＤ変換の段
の１段目の上記サブＡＤ変換器に接続され、 ＡＤ変換の２段目以後の段の各ブロック内の上記サブＡ
Ｄ変換器は、分圧器と、ＡＤ変換の前段の上記誤差増幅
器のフル出力範囲とフルスケールが実質的に同一である
ように参照電圧を発生して調整し、上記分圧器を介して
上記参照電圧を供給するフルスケール調整用アンプ手段
とを有し、 上記フルスケール調整用アンプ手段は、上記誤差増幅器
として同一の回路特性内で動作し、ＡＤ変換の前段のブ
ロック内で上記分圧器の一つの電圧ステップを入力する
増幅器を有することを特徴とするＡＤ変換器。 - 【請求項１９】上記請求項１８に記載のＡＤ変換器にお
いて、 上記誤差増幅器と上記フルスケール調整用アンプ手段の
増幅器は、スイッチドキャパシタ増幅器であることを特
徴とするＡＤ変換器。 - 【請求項２０】上記請求項１９に記載のＡＤ変換器にお
いて、 上記スイッチドキャパシタ増幅器は、各々ＣＭＯＳイン
バートアンプであることを特徴とするＡＤ変換器。 - 【請求項２１】上記請求項１９に記載のＡＤ変換器にお
いて、 上記スイッチドキャパシタ増幅器は、各々定電流負荷を
用いるインバータアンプであることを特徴とするＡＤ変
換器。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04653992A JP3182444B2 (ja) | 1992-03-04 | 1992-03-04 | Ａｄ変換器 |
| KR1019930003091A KR100278139B1 (ko) | 1992-03-04 | 1993-03-03 | 아날로그 디지탈 변환기 |
| US08/026,038 US5394148A (en) | 1992-03-04 | 1993-03-04 | AD converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04653992A JP3182444B2 (ja) | 1992-03-04 | 1992-03-04 | Ａｄ変換器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05252034A JPH05252034A (ja) | 1993-09-28 |
| JP3182444B2 true JP3182444B2 (ja) | 2001-07-03 |
Family
ID=12750103
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04653992A Expired - Fee Related JP3182444B2 (ja) | 1992-03-04 | 1992-03-04 | Ａｄ変換器 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5394148A (ja) |
| JP (1) | JP3182444B2 (ja) |
| KR (1) | KR100278139B1 (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5572212A (en) * | 1995-03-31 | 1996-11-05 | Exar Corporation | Pipelined analog to digital converter |
| US5784016A (en) * | 1995-05-02 | 1998-07-21 | Texas Instruments Incorporated | Self-calibration technique for pipe line A/D converters |
| JP3361218B2 (ja) * | 1995-09-18 | 2003-01-07 | シャープ株式会社 | Ａ／ｄ変換回路 |
| US5864310A (en) * | 1997-03-21 | 1999-01-26 | Philips Electronics North America Corporation | Wireless receiver with offset compensation using flash-ADC |
| KR100460707B1 (ko) * | 1997-10-24 | 2005-01-17 | 삼성전자주식회사 | 기준 전압 발생 회로 |
| US6028545A (en) * | 1997-12-23 | 2000-02-22 | Industrial Technology Research Institute | Muti-bit successive-approximation analog-to-digital converter with improved conversion speed |
| US6445208B1 (en) * | 2000-04-06 | 2002-09-03 | Advantest Corp. | Power source current measurement unit for semiconductor test system |
| US6710735B1 (en) * | 2003-06-17 | 2004-03-23 | Realter Semiconductor Corp. | Dual supply voltage pipelined ADC |
| US6992611B1 (en) * | 2005-02-25 | 2006-01-31 | Analog Devices, Inc. | DC-coupled wideband signal converters |
| US7541962B2 (en) * | 2006-01-18 | 2009-06-02 | Marvell World Trade Ltd. | Pipelined analog-to-digital converters |
| US8018370B2 (en) * | 2010-02-01 | 2011-09-13 | Linear Technology Corporation | Time-multiplexed residue amplifier |
| JP5609522B2 (ja) * | 2010-10-15 | 2014-10-22 | ソニー株式会社 | アナログデジタル変換器および信号処理システム |
| US8773294B2 (en) * | 2012-06-07 | 2014-07-08 | Analog Devices, Inc. | Background techniques for comparator calibration |
| JP6111662B2 (ja) * | 2012-12-28 | 2017-04-12 | 富士通株式会社 | アナログ／デジタル変換器 |
| US9369146B2 (en) | 2012-12-31 | 2016-06-14 | Silicon Laboratories Inc. | Successive approximation register analog-to-digital converter with single-ended measurement |
| US8922418B2 (en) * | 2013-05-10 | 2014-12-30 | Silicon Laboratories Inc. | Clocked reference buffer in a successive approximation analog-to-digital converter |
| US9059730B2 (en) * | 2013-09-19 | 2015-06-16 | Qualcomm Incorporated | Pipelined successive approximation analog-to-digital converter |
| JP6160444B2 (ja) * | 2013-10-30 | 2017-07-12 | 株式会社ソシオネクスト | アナログデジタル変換回路、アナログデジタル変換回路の制御方法 |
| KR101880171B1 (ko) | 2017-02-20 | 2018-07-19 | 주식회사 대륙공업 | 유연성을 가지는 에나멜 피혁 제조방법 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0813004B2 (ja) * | 1984-09-07 | 1996-02-07 | 株式会社日立製作所 | Ａ／ｄ変換器 |
| JPH0215713A (ja) * | 1988-07-01 | 1990-01-19 | Toshiba Corp | アナログ・ディジタル変換回路 |
| US5138318A (en) * | 1989-10-16 | 1992-08-11 | Matsushita Electric Industrial Co., Ltd. | Differential voltage buffer amplifier circuit and serial-parallel A-D converter |
| JP2689689B2 (ja) * | 1990-05-22 | 1997-12-10 | 日本電気株式会社 | 直並列型アナログ／ディジタル変換器 |
-
1992
- 1992-03-04 JP JP04653992A patent/JP3182444B2/ja not_active Expired - Fee Related
-
1993
- 1993-03-03 KR KR1019930003091A patent/KR100278139B1/ko not_active IP Right Cessation
- 1993-03-04 US US08/026,038 patent/US5394148A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR100278139B1 (ko) | 2001-01-15 |
| KR930020859A (ko) | 1993-10-20 |
| US5394148A (en) | 1995-02-28 |
| JPH05252034A (ja) | 1993-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3182444B2 (ja) | Ａｄ変換器 | |
| US6366230B1 (en) | Pipelined analog-to-digital converter | |
| US5274377A (en) | Pipelined A/D converter | |
| US6900749B2 (en) | Analog-to-digital conversion circuit | |
| JPH05218868A (ja) | 多段型ａｄ変換器 | |
| JPH06152415A (ja) | 多段動作のレンジ分割形ａｄ変換手段 | |
| US20210234549A1 (en) | Analog to digital converter with inverter based amplifier | |
| JP2006115003A (ja) | サンプルホールド回路およびそれを用いたパイプラインａｄ変換器 | |
| US6731231B2 (en) | Analogue to digital converter | |
| US10181857B1 (en) | Analog-to-digital converter error correction | |
| US20040046605A1 (en) | Transconductance amplifiers | |
| US6229472B1 (en) | A/D converter | |
| CN111030698B (zh) | 具有离散增益之电压时间转换器 | |
| US7884750B2 (en) | A/D converter and A/D conversion method | |
| US8400343B1 (en) | Pipeline analog to digital converter with split-path level shifting technique | |
| US6859158B2 (en) | Analog-digital conversion circuit | |
| US7095352B2 (en) | Analog-to-digital converter including a plurality of amplifier circuits | |
| JP4361693B2 (ja) | 浮動小数点のアナログ・デジタルコンバータ | |
| KR101711542B1 (ko) | 레인지-스케일링 기반의 복합 파이프라인 아날로그-디지털 컨버터 | |
| JP2002335157A (ja) | アナログ・ディジタル変換回路 | |
| US7042383B2 (en) | High speed gain amplifier and method in ADCs | |
| JPH05218871A (ja) | 並列型ａ／ｄ変換装置 | |
| JP3454689B2 (ja) | 電圧比較器、演算増幅器、アナログ−デジタル変換器およびアナログ−デジタル変換回路 | |
| US7061420B2 (en) | Gain control for analog-digital converter | |
| US20050038846A1 (en) | Substraction circuit with a dummy digital to analog converter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010410 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080420 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090420 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090420 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100420 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |