KR100460707B1 - 기준 전압 발생 회로 - Google Patents

기준 전압 발생 회로 Download PDF

Info

Publication number
KR100460707B1
KR100460707B1 KR1019970054595A KR19970054595A KR100460707B1 KR 100460707 B1 KR100460707 B1 KR 100460707B1 KR 1019970054595 A KR1019970054595 A KR 1019970054595A KR 19970054595 A KR19970054595 A KR 19970054595A KR 100460707 B1 KR100460707 B1 KR 100460707B1
Authority
KR
South Korea
Prior art keywords
reference voltage
vcc
converter
inverting
bandgap
Prior art date
Application number
KR1019970054595A
Other languages
English (en)
Other versions
KR19990037975A (ko
Inventor
장현정
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019970054595A priority Critical patent/KR100460707B1/ko
Publication of KR19990037975A publication Critical patent/KR19990037975A/ko
Application granted granted Critical
Publication of KR100460707B1 publication Critical patent/KR100460707B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

본 발명은 A/D 변환기내지 D/A 변환기에 관한 것으로서, 더 구체적으로는 변환기 내의 기준 전압 발생 회로에 관한 것으로서, 외부로부터 인가되는 전원 전압에 대해 밴드갭 기준 전압을 발생하는 밴드갭 기준 전압 발생 회로와; 상기 밴드갭 기준 전압을 인가받아 이를 전류로 변환하여 출력하는 제 1 변환 회로와; 외부로부터 전원 전압을 인가받고, 그것의 절반에 해당되는 VCC/2를 출력하는 중앙 기준 전압 발생 회로와; 상기 기준 전류와 상기 VCC/2를 인가받고, 상기 기준 전류를 제 1 기준 전압으로 변환하여 출력하는 제 2 변환 회로와; 상기 VCC/2와 상기 제 1 기준 전압을 인가받고, 상기 VCC/2를 기준으로 상기 제 1 기준 전압을 반전시켜 제 2 기준 전압을 출력하는 반전 회로를 포함한다. 이와 같은 회로에 의해서, 변환기에 인가되는 기준 전압의 마진을 충분히 확보할 수 있다.

Description

기준 전압 발생 회로(reference voltage generating circuit)
본 발명은 기준 전압 발생 회로에 관한 것으로서, 더 구체적으로는 디지탈-아날로그 변환기(Digital-Analog Converter) 내지 아날로그-디지탈 변환기(Analog-Digital Converter)내의 기준 전압 발생 회로(reference voltage generating circuit) 에 관한 것이다.
기존의 D-A, A-D 변환기들에 이용되는 기준 전압 발생 회로들은 외부에서 다른 소자들(regulator : 조정기)을 이용함으로써 동작이 가능하였다. 그러나 근래에 들어서는 내장형의 기준정밀 전압 발생 회로를 많이들 필요로하고 있으며, 이는 D-A, A-D의 변환기들 뿐만 아니라 다른 타 분야에서도 많이들 적용하고 있다. 변환기에 있어서, 기준 전압은 비트수가 증가하여 최하위 비트(Least Significant Bit)의 값이 감소할수록 더욱 정밀한 값을 요구하고 있다.
도 1은 종래 기술에 따른 기준 전압 발생 회로의 구성을 보여주는 회로도이다.
기준 전압 발생 회로는 밴드갭 기준 전압 발생 회로로부터 출력되는 밴드갭 기준 전압에 대해 이를 N배 증폭함으로써 원하는 전압레벨을 만들어낼수 있다. 그 결과, 상위 기준 전압(Vref+)과 하위 기준 전압(Vref-) 및 이들의 중간값을 갖는 Vmid(middle voltage)가 결정된다.
그러나, 상술한 바와 같은 기준 전압 발생 회로는 도 2에서 나타난 바와 같은 문제점들이 발생하게 된다.
밴드갭 기준 전압을 증폭하여 출력되는 전압은 레벨은 안정되어 있는 반면에 특정 전압으로 기준 전압들이 고정되는 문제점이 발생하게 된다. 그러므로 낮은레벨의 전원을 공급할 경우 상위기준 전압(Vref+)과 하위 기준 전압(Vref-)의 차인 풀 스케일이 작은 값으로 고정됨으로써 증폭기의 최하위비트값이 작아지므로 D-A 또는 A-D 변환이 어려워 진다. 최소 동작을 위한 전원의 공급으로 인해 VCC/2가 결정되고, 이것을 기준으로 ±Δ값만큼 증가하여 상하위 기준 전압이 결정되면 바로 그값으로 고정되어 버린다.
그런 후 VCC가 증가하게 되면 1 구간(Ⅰ, Ⅱ, Ⅲ)에서 상위 기준 전압에 대한 마진은 ｜Vref+ - VCC｜로 필요 이상 증가하고, 2 구간(Ⅰ＇, Ⅱ＇, Ⅲ＇)에서 하위 기준 전압에 대한 마진은 ｜Vref-｜로서 최소 마진이 고정되어버리는 문제점이 발생하게 된다.
따라서, 본 발명의 목적은 전원 전압의 공급에 비례하여 중앙 전압이 변화하도록하고, 풀스케일의 값을 크게하여 작은레벨의 전원 전압이 공급되어도 상 하위 기준 전압들의 절대값만을 변화시키는 기준 전압 발생 회로를 구현하기 위함이다.
도 1은 종래 기술에 따른 기준 전압 발생 회로의 구성을 보여주는 회로도:
도 2는 도 1로부터 발생되는 기준 전압들의 레벨을 보여주는 파형도:
도 3은 본 발명의 실시예에 따른 기준 전압 발생 회로의 구성을 보여주는 회로도:
도 4는 도 3으로부터 발생되는 기준 전압들의 레벨을 보여주는 파형도:
*도면의 주요부분에 대한 부호 설명
100 : 밴드갭 기준 전압 발생 회로 110 : 제 1 변환 회로
120 : 중앙 기준 전압 발생 회로 130 : 제 2 변환 회로
140 : 반전 회로
(구성)
상술한 바와 같은 목적을 달성하기 위한 일 특징에 의하면, 외부로부터 인가되는 전원 전압에 대해 밴드갭 기준 전압을 발생하는 밴드갭 기준 전압 발생 회로와; 상기 밴드갭 기준 전압을 인가받아 이를 전류로 변환하여 기준 전류를 발생하는 제 1 변환 회로와; 외부로부터 전원 전압을 인가받고, 그것의 절반에 해당되는 VCC/2를 출력하는 중앙 기준 전압 발생 회로와; 상기 기준 전류와 상기 VCC/2를 인가받고, 상기 기준전류를 제 1 기준 전압으로 변환하여 출력하는 제 2 변환 회로와; 상기 VCC/2와 상기 제 1 기준 전압을 인가받고, 상기 VCC/2를 기준으로 상기 제 1 기준 전압을 반전시켜 제 2 기준 전압을 출력하는 반전 회로를 포함한다.
바람직한 실시예에 있어서, 상기 밴드갭 기준 전압은 1.2v이다.
바람직한 실시예에 있어서, 상기 제 1 변환 회로는 연산 증폭기와 가변 저항을 포함한다.
바람직한 실시예에 있어서, 중앙 기준 전압 발생 회로는 동일한 값의 저항들과; 반전 단자가 출력단에 접속되고, 비반전 단자가 상기 저항의 접속점에 연결되는 완충 증폭기와; 상기 완충 증폭기의 출력단과 접지사이에 연결되는 커패시터를 포함한다.
바람직한 실시예에 있어서, 상기 커패시터는 상기 VCC/2의 낮은 대역은 통과하고, 높은 대역은 차단한다.
바람직한 실시예에 있어서, 상기 제 2 변환 회로는 비반전 단자에 상기 VCC/2가 인가되고, 반전 단자에 상기 밴드갭 기준 전류가 인가되는 연산 증폭기와; 상기 반전단자와 출력단사이에 병렬로 접속되는 커패시터와 저항을 포함한다.
바람직한 실시에에 있어서, 상기 반전 회로는 상기 VCC/2를 기준 전압으로하여 제 1 기준 전압을 반전시켜 출력한다.
바람직한 실시예에 있어서, 상기 제 1 기준 전압은 제 2 기준 전압에 대해 상위 기준 전압이고, 제 2 기준 전압은 하위 기준 전압이다.
바람직한 실시예에 있어서, 상기 반전 회로는 일단에 상기 제 1 기준 전압이 인가되는 저항과; 비반전 단자로 상기 VCC/2가 인가되고, 상기 저항의 타단에 연결되는 반전 단자와 출력단사이에 저항이 연결되는 연산 증폭기를 포함한다
(실시예)
이하 본 발명의 바람직한 실시예에 따른 참조도면 도 3 및 도 4에 의거하여 상세히 설명한다.
도 3은 본 발명의 실시예에 따른 D-A 및 A-D변환기 내의 기준 전압 발생 회로의 구성을 구체적으로 보여주는 회로도이다.
도 3을 참조하면, 기준 전압 발생 회로는 밴드갭 기준 전압 발생 회로(100), 제 1 변환 회로(110), 중앙 기준 전압 발생 회로(120), 제 2 변환 회로(130), 그리고 반전 회로(140)를 구비하고 있다. 상기 제 1 변환 회로(110)는 밴드갭 기준 전압 발생 회로(100)로부터 발생되는 1.2V의 밴드갭 기준 전압(VBG)을 기준 전류(reference current, Iref)로 변환하며, 중앙 기준 전압 발생 회로(120)는 외부로부터 인가되는 전원 전압(VCC)의 절반인 VCC/2를 출력한다. 그리고 제 2 변환 회로(130)는 상기 기준 전류(Iref)를 제 1 기준 전압(Vref+)으로 변환하여 출력하며, 반전 회로(140)는 상기 VCC/2를 기준으로 제 1 기준 전압(Vref+)을 반전시켜 제 2 기준 전압(Vref-)을 출력한다.
제 1 변환 회로(110)는 비반전 단자로 밴드갭 기준 전압(VBG)이 인가되고, 반전 단자와 접지사이에 접속되는 가변 저항(Rf)과 값이 고정된 저항이 연결되는 op amp를 포함하며, 이의 출력단에는 게이트가 접속되고, 저항과 출력단사이에 채널이 형성되는 채널이 형성되는 MOS 트랜지스터(MN2)를 포함한다. 그리고 중앙 기준 전압 발생 회로(120)는 전원 전압(VCC)이 인가되는 단자와 그라운드에 직렬로 접속되는 저항들(R6, R7), 연산 증폭기(op amp), 그리고 커패시터(CL)를 구비한다. 다음으로 제 2 변환 회로(130)는 VCC/2가 인가되는 반전 단자와 상기 기준 전류(Iref)가 전달되는 노드에 대응되는 비반전 단자를 포함하는 연산 증폭기(5)와 상기 연산 증폭기(5)의 반전 단자와 출력단사이에 병렬로 접속되는 커패시터(Cf)와 저항(R8)을 구비하고 있다.
마지막으로 반전 회로(140)는 VCC/2가 인가되는 비반전 단자와 반전 단자에 일단으로 제 1 기준 전압(Vref+)이 인가되는 제 5 저항(R9)의 타단이 접속되는 연산 증폭기(6)를 포함하며, 그것의 반전 단자와 출력단사이에 상기 제 5 저항(R9)과 동일한 값을 갖는 제 6 저항(R10)을 구비하고 있다.
상기 밴드갭 기준 전압 발생 회로(100)는 비교적 정확한 전압레벨을 얻을 경우에 사용되는 회로로서, 밴드갭 전압 기준 바이어싱 방법(bandgap voltage reference biasing)이 주로 사용된다. 상기 밴드갭 전압 기준 바이어싱 방법은 n형 기판 CMOS 형성할 때, 바이폴라 트랜지스터스의 SPNP의 VBE네가티브 TC(negative TC)와 VT=KT/q의 포지티브 TC(positive TC)가 서로 상쇄하도록 회로의 저항과 트랜지스터의 사이즈를 조절하여 기준 전압(reference voltage)의 TC를 0으로 만든다. 그리고 밴드갭 기준 발생 회로는 1.2V의 밴드갭 기준 전압(VBG)을 출력한다.
다음으로, 제 1 변환 회로(110)는 제 1 연산 증폭기(3)의 비반전단자로 1.2V의 안정된 dc 전압(VBG)이 인가되면, 제 1 연산 증폭기(3)의 반전단자는 상기 전압을 그대로 따라가게 됨으로써, 값이 고정된 저항을 통해 상기 1.2V의 전압이 기준 전류(Iref)로 전환되어 흐르게 된다. 기준 전류(Iref)로 전환되어 흐르게 된다. 이때 상기 전류의 흐름은 가변 저항(Rf)의 전기적인 퓨징(electric fusing)을 통해 조절할 수 있다. 상기 전류의 흐름은 다음과 같은 수학식으로 표현할 수 있다.
Figure 1019970054595_B1_M0001
상기와 같은 값을 갖는 전류(Iref)는 출력단으로 흐르게 되며, 이는 제 1 연산 증폭기(3)의 출력단과 저항 사이에 접속되는 구동 트랜지스터(NM1)를 통해 출력된다.
이어서, 중앙 기준 전압 발생 회로(120)는 동일한 값을 갖는 저항들(R6, R7)을 통해 외부로부터 인가되는 전원전압(VCC)이 VCC/2로 분배되어 제 2 연산 증폭기(4)의 비반전 단자로 입력된다. 그리고 이때, 부귀환(negative feedback)이 걸린 상기 제 2 연산 증폭기(4)는 출력이 입력을 따라감으로써 VCC/2의 중앙전압이 출력된다. 이때, 상기 제 2 연산 증폭기(4)는 완충 증폭기(buffer amplifier)로서 출력단에서의 로딩 효과(loading effect)를 줄일 수 있으며, 이의 출력단에는 커패시터(CL)가 접속되어 있어 VCC의 노이즈 성분을 제거하는 저역통과 여파기(low pass amplifier)의 기능을 수행하여 보다 안정된 VCC/2를 얻을 수 있다.
계속해서, 제 2 변환 회로(130)는 상기 제 1 변환 회로(110)의 기준 전류(Iref)와 중앙 기준 전압 발생 회로의 VCC/2를 동시에 제 3 연산 증폭기(5)의 반전 단자와 비반전 단자로 인가받는다. 상기 반전 단자의 전위는 비반전 단자로 인가되는 VCC/2를 따라감으로써 상기 기준 전류(Iref+)는 저항(R8)과 커패시터(Cf)를 통해 제 1 기준 전압(Vref+)으로 전환되어 출력된다. 그러므로 상기 제 1 기준 전압(Vref+)은 다음과 같은 수학식에 의해서 결정된다.
Figure 1019970054595_B1_M0002
여기서, ②는 ac 성분까지 고려한 경우의 기준 전압
그리고 반전 회로(140)는 비반전단자로 VCC/2가 입력되는 제 4 연산 증폭기(6)는 동일한 저항들이 상호 접속되는 반전 단자의 전위가 상기 VCC/2를 따라감으로써 출력단으로는 VCC/2 - Vref+의 제 2 기준 전압(Vref-)이 발생된다. 즉, 상기 제 2 기준 전압(Vref-)은 VCC/2를 기준으로 제 1 기준 전압(Vref+)을 반전시켜 얻어진 결과이다.
도 4는 도 3의 기준 전압들 및 중앙 기준 전압의 출력 전압 레벨을 보여주는 파형도이다.
다시 도 2로 돌아가 이를 도 4를 비교하면, 제 1 기준 전압(Vref+)과 제 2 기준 전압(Vref-)의 차인 풀 스케일은 서로 동일하지만 각 제 1 기준 전압(Vref+)의 레벨은 서로 다름을 알 수 있다. 종래 도 2에 도시된 기준 전압들은 최소 동작을 위한 전원이 외부로부터 공급되면 VCC/2가 결정되고, 이를 기준으로 +△, -△만큼 증가하여 값이 고정되어 있다. 그러므로 제 1 기준 전압과 변화가 가능한 전원 전압 사이의 1 구간(Ⅰ,Ⅱ,Ⅲ)에서 상위마진은 ｜Vref-VCC｜로 변화하기 쉬우며, 제 2 기준 전압에 대한 2 구간(Ⅰ＇,Ⅱ＇,Ⅲ＇)의 하위마진은 ｜Vref-｜로서 고정된다. 그러나 본 발명에서는 전원 공급이 증가하면 이에 비례하여 VCC/2가 변화하고, 이것에 따라 기준 전압들도 증가하게 된다. 그로 인해 1 구간(Ⅰ, Ⅱ, Ⅲ)의 상위 마진과 2 구간(Ⅰ＇, Ⅱ＇, Ⅲ＇)의 하위 마진이 동시에 증가함으로써 마진을 확보할 수 있으며, 전원 공급이 증가하여도 기준 전압들의 절대값만이 변화하므로 풀 스케일은 종전과 동일하게 유지할 수 있다.
그러므로, 최소 동작을 위한 전원 전압이 공급되어도 종전보다 풀 스케일값을 크게 조절할 수 있고, 이후 전원의 공급을 증가시키면 기준 전압들의 절대값 만을 증가시켜 풀스케일의 절대값만이 증가하여 마진을 충분히 확보하면서 디지탈-아날로그 변환기, 아날로그-디지탈 변환기의 동작에는 전혀 영향을 끼치지 않는다.
따라서, 본 발명은 전원 전압이 증가하면 상하위 기준 전압들도 이에 비례하여 증가함으로써 풀스케일을 변화시키지 않고 마진을 충분히 확보할 수 있는 효과가 있다.

Claims (9)

  1. 외부로부터 인가되는 전원 전압에 대해 밴드갭 기준 전압을 발생하는 밴드갭 기준 전압 발생 수단과;
    상기 밴드갭 기준 전압을 인가받아 이를 전류로 변환하여 출력하는 제 1 변환 수단과;
    외부로부터 전원 전압을 인가받고, 그것의 절반에 해당되는 VCC/2를 출력하는 중앙 기준 전압 발생 수단과;
    상기 기준 전류와 상기 VCC/2를 인가받고, 상기 기준 전류를 제 1 기준 전압으로 변환하여 출력하는 제 2 변환 수단과;
    상기 VCC/2와 상기 제 1 기준 전압을 인가받고, 상기 VCC/2를 기준으로 상기 제 1 기준 전압을 반전시켜 제 2 기준 전압을 출력하는 반전 수단을 포함하는 D/A 변환기 및 A/D 변환기 내의 기준 전압 발생 회로.
  2. 제 1 항에 있어서,
    상기 밴드갭 기준 전압은 1.2V인 D/A 변환기 및 A/D 변환기내의 기준 전압 발생 회로.
  3. 제 1 항에 있어서,
    상기 제 1 변환 수단은 연산 증폭기와 가변 저항을 포함하는 D/A 변환기 및 A/D 변환기 내의 기준 전압 발생 회로.
    비반전 단자에 밴드갭 전압이 인가되고, 반전 단자에 값이 고정된 저항이 연결되는 연산 증폭기와 가변 저항을 포함하는 D/A 변환기, A/D 변환기 내의 기준 전압발생회로.
  4. 제 1 항에 있어서,
    상기 중앙 기준 전압 발생 수단은 동일한 값의 저항들과; 반전 단자가 출력단에 접속되고, 비반전 단자가 상기 저항의 접속점에 연결되는 완충 증폭기와; 상기 완충 증폭기의 출력단과 접지사이에 연결되는 커패시터를 포함하는 D/A 변환기 및 A/D 변환기 내의 기준 전압 발생 회로.
  5. 제 1 항 또는 제 4 항에 있어서,
    상기 커패시터는 상기 VCC/2의 낮은 대역은 통과하고, 높은 대역은 차단하는 D/A 변환기 내의 A/D 변환기 내의 기준 전압 발생 회로.
  6. 제 1 항에 있어서,
    상기 제 2 변환 수단은 비반전 단자에 상기 VCC/2가 인가되고, 반전 단자에 상기 밴드갭 기준 전류가 인가됨과 동시에 상기 반전 단자와 출력단사이에 병렬로 접속되는 커패시터와 저항을 포함하는 D/A 변환기 및 A/D 변환기 내의 기준 전압 발생 회로.
  7. 제 1 항에 있어서,
    상기 반전 수단은 상기 VCC/2를 기준 전압으로하여 제 1 기준 전압을 반전시켜 출력하는 D/A 변환기 및 A/D 변환기 내의 기준 전압 발생 회로.
  8. 제 1 항에 있어서,
    상기 제 1 기준 전압은 제 2 기준 전압에 대해 상위 기준 전압이고, 제 2 기준 전압은 하위 기준 전압인 D/A 변환기 및 A/D 변환기내의 기준 전압 발생 회로.
  9. 제 1 항에 있어서,
    상기 반전 수단은 일단에 상기 제 1 기준 전압이 인가되는 저항과; 비반전 단자로 상기 VCC/2가 인가되고, 상기 저항의 타단에 연결되는 반전 단자와 출력단사이에 저항이 연결되는 연산 증폭기를 포함하는 D/A 변환기 및 A/D 변환기내의 기준 전압 발생 회로.
KR1019970054595A 1997-10-24 1997-10-24 기준 전압 발생 회로 KR100460707B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970054595A KR100460707B1 (ko) 1997-10-24 1997-10-24 기준 전압 발생 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970054595A KR100460707B1 (ko) 1997-10-24 1997-10-24 기준 전압 발생 회로

Publications (2)

Publication Number Publication Date
KR19990037975A KR19990037975A (ko) 1999-06-05
KR100460707B1 true KR100460707B1 (ko) 2005-01-17

Family

ID=37377001

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970054595A KR100460707B1 (ko) 1997-10-24 1997-10-24 기준 전압 발생 회로

Country Status (1)

Country Link
KR (1) KR100460707B1 (ko)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63250918A (ja) * 1987-04-08 1988-10-18 Hitachi Ltd Ａ／ｄ変換回路
KR910015126A (ko) * 1990-01-25 1991-08-31 김광호 적분형 아날로그/디지탈 변환기의 기준전압 자동 제어회로
KR940013847A (ko) * 1992-12-31 1994-07-16 김주용 레이저 빔 프린터 겸용 보통용지 팩시밀리의 유저판넬 구동방법
JPH07226683A (ja) * 1994-02-10 1995-08-22 Fujitsu General Ltd Ａ／ｄ変換装置
KR970008907A (ko) * 1995-07-25 1997-02-24 가네꼬 히사시 A/d 변환기에서 최적 다이나믹 레인지를 유지하기 위한 a/d 변환기의 기준 레벨 조정 회로 및 방법
KR100278139B1 (ko) * 1992-03-04 2001-01-15 스즈키 진이치로 아날로그 디지탈 변환기

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63250918A (ja) * 1987-04-08 1988-10-18 Hitachi Ltd Ａ／ｄ変換回路
KR910015126A (ko) * 1990-01-25 1991-08-31 김광호 적분형 아날로그/디지탈 변환기의 기준전압 자동 제어회로
KR100278139B1 (ko) * 1992-03-04 2001-01-15 스즈키 진이치로 아날로그 디지탈 변환기
KR940013847A (ko) * 1992-12-31 1994-07-16 김주용 레이저 빔 프린터 겸용 보통용지 팩시밀리의 유저판넬 구동방법
JPH07226683A (ja) * 1994-02-10 1995-08-22 Fujitsu General Ltd Ａ／ｄ変換装置
KR970008907A (ko) * 1995-07-25 1997-02-24 가네꼬 히사시 A/d 변환기에서 최적 다이나믹 레인지를 유지하기 위한 a/d 변환기의 기준 레벨 조정 회로 및 방법

Also Published As

Publication number Publication date
KR19990037975A (ko) 1999-06-05

Similar Documents

Publication Publication Date Title
KR920020847A (ko) 샘플밴드-갭 전압 기준 회로
CN111478581B (zh) 一种具有宽输入电压范围的上功率管导通时间计时电路
JPH09181540A (ja) 高対称性の双方向電流源
KR970024619A (ko) 비교기의 입력 바이어스전류가 보상된 아날로그 디지탈 변환기
CN101694963A (zh) 高精度低电压的电压电流转换电路
US20020008653A1 (en) Digital / analog converter including MOS transistor type current switches
JPS6282819A (ja) デイジタル−アナログ変換器
CN112882524B (zh) 带隙基准电路、对应的设备和方法
CN116301178B (zh) 一种带隙基准电路及芯片
JP3408788B2 (ja) Ｉ／ｖ変換回路およびｄａコンバータ
KR100460707B1 (ko) 기준 전압 발생 회로
JPH07231228A (ja) 半導体集積回路装置
KR100200500B1 (ko) 온도보상전원을 구비한 기준전류 발생회로
KR0150196B1 (ko) BiCMOS 기준 전압 발생기
KR20130103010A (ko) 가변 기준전압 발생회로 및 이를 포함한 아날로그 디지털 변환기
CN114578890B (zh) 一种具有分段线性补偿的基准电压源电路
JP2956119B2 (ja) 並列型ａ／ｄ変換器
KR101000858B1 (ko) 밴드 갭 기준 전압 발생기
KR970031292A (ko) 온도 보상 히스테리시스를 갖는 비교기(a comparator with temperature-compensated hysteresis)
JPH0774638A (ja) Ａ−ｄ変換器
KR0165273B1 (ko) 정전압 발생회로
KR100517543B1 (ko) 기준전압 제어기능을 갖는 아날로그/디지털 및 디지털/아날로그컨버터
KR0180464B1 (ko) 인덱스 펄스 발생회로
KR20000043624A (ko) 밴드갭 기준전압발생장치
CN117811584A (zh) 数模转换器

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee