JPH07231228A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH07231228A JPH07231228A JP6041938A JP4193894A JPH07231228A JP H07231228 A JPH07231228 A JP H07231228A JP 6041938 A JP6041938 A JP 6041938A JP 4193894 A JP4193894 A JP 4193894A JP H07231228 A JPH07231228 A JP H07231228A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- current
- output
- inverting input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 オフセット電圧を精度良くキャンセルするこ
とができる電圧／電流変換回路や電流／電圧変換回路を
含む半導体集積回路装置を提供する。 【構成】 演算増幅回路の反転入力端子に抵抗素子を通
してアナログ電圧信号を印加し、かかる反転入力端子に
出力信号を１００％帰還してなる電圧／電流変換回路、
又は演算増幅回路の反転入力端子と出力端子を抵抗素子
で接続して入力電流信号を供給してなる電流／電圧変換
回路に対し、上記演算増幅回路の非反転入力端子に抵抗
素子を介して上記直流電圧を供給するとともに、反転入
力端子と交流的接地点の間に電流源とスイッチとを複数
設け、上記入力電圧と直流電圧を等しくし、又は電流信
号を零にしてそのときの出力電圧が上記直流電圧と等し
くなるように上記スイッチを制御してなるオフセットキ
ャンセル回路を設ける。 【効果】 演算増幅回路の非反転入力側に設けられた抵
抗素子とそれに流れる電流によりオフット電圧をキャン
セルさせることができる。
とができる電圧／電流変換回路や電流／電圧変換回路を
含む半導体集積回路装置を提供する。 【構成】 演算増幅回路の反転入力端子に抵抗素子を通
してアナログ電圧信号を印加し、かかる反転入力端子に
出力信号を１００％帰還してなる電圧／電流変換回路、
又は演算増幅回路の反転入力端子と出力端子を抵抗素子
で接続して入力電流信号を供給してなる電流／電圧変換
回路に対し、上記演算増幅回路の非反転入力端子に抵抗
素子を介して上記直流電圧を供給するとともに、反転入
力端子と交流的接地点の間に電流源とスイッチとを複数
設け、上記入力電圧と直流電圧を等しくし、又は電流信
号を零にしてそのときの出力電圧が上記直流電圧と等し
くなるように上記スイッチを制御してなるオフセットキ
ャンセル回路を設ける。 【効果】 演算増幅回路の非反転入力側に設けられた抵
抗素子とそれに流れる電流によりオフット電圧をキャン
セルさせることができる。
Description
【０００１】
【産業上の利用分野】この発明は、半導体集積回路に関
し、例えば、ＭＯＳＦＥＴ（絶縁ゲート型電界効果トラ
ンジスタ）により構成された電圧／電流変換回路、電流
／電圧変換回路、アナログ／ディジタル変換器、ディジ
タル／アナログ変換器等のオフセットキャンセル技術に
利用して有効な技術に関するものである。
し、例えば、ＭＯＳＦＥＴ（絶縁ゲート型電界効果トラ
ンジスタ）により構成された電圧／電流変換回路、電流
／電圧変換回路、アナログ／ディジタル変換器、ディジ
タル／アナログ変換器等のオフセットキャンセル技術に
利用して有効な技術に関するものである。
【０００２】
【従来の技術】従来、Ａ／Ｄ（アナログ／ディジタル）
変換器の一方式であるオーバーサンプリング方式におい
て、入力アナログ電圧信号を電圧／電流変換回路を用い
て電流信号に変換し、同時に局部Ｄ／Ａ変換回路を電流
スイッチ回路で構成し、入力信号と帰還信号の差分電流
を一端が直流電位に接地されたキャパシタをアナログ積
分回路として充電積分するものに関して、公知文献、ア
イ・イ−・イ−・イ−・ジャ−ナル・オブ・ソリッド・
ステ−ト・サ−キッツ、エスシ−２１（１９８６年１２
月）第１００３頁から第１０１０頁（ＩＥＥＥ，ＪＯＵ
ＲＮＡＬ ＯＦＳＯＬＩＤ−ＳＴＡＴＥ ＣＩＲＣＵＩ
ＴＳ，ＳＣ−２１，ＮＯ．６，ＤＥＣＥＭＢＥＲ １
９８６ ＰＰ．１００３−１０１０）が知られている。
変換器の一方式であるオーバーサンプリング方式におい
て、入力アナログ電圧信号を電圧／電流変換回路を用い
て電流信号に変換し、同時に局部Ｄ／Ａ変換回路を電流
スイッチ回路で構成し、入力信号と帰還信号の差分電流
を一端が直流電位に接地されたキャパシタをアナログ積
分回路として充電積分するものに関して、公知文献、ア
イ・イ−・イ−・イ−・ジャ−ナル・オブ・ソリッド・
ステ−ト・サ−キッツ、エスシ−２１（１９８６年１２
月）第１００３頁から第１０１０頁（ＩＥＥＥ，ＪＯＵ
ＲＮＡＬ ＯＦＳＯＬＩＤ−ＳＴＡＴＥ ＣＩＲＣＵＩ
ＴＳ，ＳＣ−２１，ＮＯ．６，ＤＥＣＥＭＢＥＲ １
９８６ ＰＰ．１００３−１０１０）が知られている。
【０００３】
【発明が解決しようとする課題】しかしながら、上記回
路では、演算増幅回路の持つオフセット電圧やＭＯＳＦ
ＥＴの特性バラツキには配慮がなされておらず、電圧／
電流変換回路、局部Ｄ／Ａ変換回路等で発生するオフセ
ット電圧を避けることは出来ず、大振幅の信号が入力さ
れると歪が発生し特性が劣化してしまうという問題が生
じる。
路では、演算増幅回路の持つオフセット電圧やＭＯＳＦ
ＥＴの特性バラツキには配慮がなされておらず、電圧／
電流変換回路、局部Ｄ／Ａ変換回路等で発生するオフセ
ット電圧を避けることは出来ず、大振幅の信号が入力さ
れると歪が発生し特性が劣化してしまうという問題が生
じる。
【０００４】この発明の目的は、オフセット電圧を精度
良くキャンセルすることができる電圧／電流変換回路や
電流／電圧変換回路を含む半導体集積回路装置を提供す
ることにある。この発明の前記ならびにそのほかの目的
と新規な特徴は、本明細書の記述および添付図面から明
らかになるであろう。
良くキャンセルすることができる電圧／電流変換回路や
電流／電圧変換回路を含む半導体集積回路装置を提供す
ることにある。この発明の前記ならびにそのほかの目的
と新規な特徴は、本明細書の記述および添付図面から明
らかになるであろう。
【０００５】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、下
記の通りである。すなわち、演算増幅回路の反転入力端
子に抵抗素子を通してアナログ電圧信号を印加し、かか
る反転入力端子に出力信号を１００％帰還してなる電圧
／電流変換回路、又は演算増幅回路の反転入力端子と出
力端子を抵抗素子で接続して入力電流信号を供給してな
る電流／電圧変換回路に対し、上記演算増幅回路の非反
転入力端子に抵抗素子を介して上記直流電圧を供給する
とともに、反転入力端子と交流的接地点の間に電流源と
スイッチとを複数設け、上記入力電圧と直流電圧を等し
くし、又は電流信号を零にしてそのときの出力電圧が上
記直流電圧と等しくなるように上記スイッチを制御して
なるオフセットキャンセル回路を設ける。
発明のうち代表的なものの概要を簡単に説明すれば、下
記の通りである。すなわち、演算増幅回路の反転入力端
子に抵抗素子を通してアナログ電圧信号を印加し、かか
る反転入力端子に出力信号を１００％帰還してなる電圧
／電流変換回路、又は演算増幅回路の反転入力端子と出
力端子を抵抗素子で接続して入力電流信号を供給してな
る電流／電圧変換回路に対し、上記演算増幅回路の非反
転入力端子に抵抗素子を介して上記直流電圧を供給する
とともに、反転入力端子と交流的接地点の間に電流源と
スイッチとを複数設け、上記入力電圧と直流電圧を等し
くし、又は電流信号を零にしてそのときの出力電圧が上
記直流電圧と等しくなるように上記スイッチを制御して
なるオフセットキャンセル回路を設ける。
【０００６】
【作用】上記した手段によれば、演算増幅回路の非反転
入力側に設けられた抵抗素子とそれに流れる電流により
オフット電圧をキャンセルさせることができる。
入力側に設けられた抵抗素子とそれに流れる電流により
オフット電圧をキャンセルさせることができる。
【０００７】
【実施例】図１には、この発明に係る電圧／電流変換回
路の一実施例の回路図が示されている。同図の各回路素
子及びブロックは、公知の半導体集積回路の製造技術に
よって、単結晶シリコンのような１個の半導体基板上に
おいて形成される。
路の一実施例の回路図が示されている。同図の各回路素
子及びブロックは、公知の半導体集積回路の製造技術に
よって、単結晶シリコンのような１個の半導体基板上に
おいて形成される。
【０００８】演算増幅回路１の反転入力端子（−）に
は、抵抗Ｒinを通して入力電圧Ｖinが供給される。この
演算増幅回路１の反転入力端子（−）は、Ｎチャンネル
型の出力ＭＯＳＦＥＴＭ１のソースに接続される。この
ＭＯＳＦＥＴＭ１のゲートは、上記演算増幅回路の出力
電圧が供給される。上記ＭＯＳＦＥＴのドレインとソー
スには、それぞれ定電流源ＩｐとＩｎが設けられる。定
電流源ＩｎはＮチャンネル型ＭＯＳＦＥＴにより構成さ
れ、ＩｐはＰチャンネル型ＭＯＳＦＥＴにより構成され
る。つまり、これらの電流源ＩｎとＩｐは、基準となる
同じ定電流源を入力電流とする電流ミラー回路により構
成される。そして、ＭＯＳＦＥＴＭ１のドレイン側から
上記入力電圧Ｖinに対応した出力電流Ｉout が形成され
る。
は、抵抗Ｒinを通して入力電圧Ｖinが供給される。この
演算増幅回路１の反転入力端子（−）は、Ｎチャンネル
型の出力ＭＯＳＦＥＴＭ１のソースに接続される。この
ＭＯＳＦＥＴＭ１のゲートは、上記演算増幅回路の出力
電圧が供給される。上記ＭＯＳＦＥＴのドレインとソー
スには、それぞれ定電流源ＩｐとＩｎが設けられる。定
電流源ＩｎはＮチャンネル型ＭＯＳＦＥＴにより構成さ
れ、ＩｐはＰチャンネル型ＭＯＳＦＥＴにより構成され
る。つまり、これらの電流源ＩｎとＩｐは、基準となる
同じ定電流源を入力電流とする電流ミラー回路により構
成される。そして、ＭＯＳＦＥＴＭ１のドレイン側から
上記入力電圧Ｖinに対応した出力電流Ｉout が形成され
る。
【０００９】演算増幅回路１は、特に制限されないが、
差動増幅ＭＯＳＦＥＴと、そのドレインに設けられた電
流ミラー回路からなるアクティブ負荷回路と、上記差動
増幅ＭＯＳＦＥＴの共通ソースに設けられた定電流源及
上記差動増幅ＭＯＳＦＥＴの出力信号を受ける出力ＭＯ
ＳＦＥＴ等から構成される。それ故、差動増幅ＭＯＳＦ
ＥＴ等のペア素子の特性のバラツキや、出力側に設けら
れた電流源ＩｎとＩｐとのバラツキにより、入力電圧Ｖ
inが基準の直流電圧ＶＢと等しいときでも、出力電流Ｉ
out が流れてしまうという問題が生じる。
差動増幅ＭＯＳＦＥＴと、そのドレインに設けられた電
流ミラー回路からなるアクティブ負荷回路と、上記差動
増幅ＭＯＳＦＥＴの共通ソースに設けられた定電流源及
上記差動増幅ＭＯＳＦＥＴの出力信号を受ける出力ＭＯ
ＳＦＥＴ等から構成される。それ故、差動増幅ＭＯＳＦ
ＥＴ等のペア素子の特性のバラツキや、出力側に設けら
れた電流源ＩｎとＩｐとのバラツキにより、入力電圧Ｖ
inが基準の直流電圧ＶＢと等しいときでも、出力電流Ｉ
out が流れてしまうという問題が生じる。
【００１０】この実施例では、上記のようなオフセット
をキャンセルさせるために、基準となる直流電圧ＶＢは
抵抗Ｒoff を演算増幅回路１の非反転入力端子（＋）に
供給される。演算増幅回路１の非反転入力端子は入力ハ
イインピーダンスであるので、定常的には上記抵抗Ｒof
f には電流が流れず、直流電圧ＶＢがそのまま印加され
る。この抵抗Ｒoff を利用してオフセットをキャンセル
させるようにするため、上記非反転入力端子（＋）と基
準となる交流的な接地電位との間に、微小電流Ｉoff を
スイッチＳoff を通して流すようにされるオフセット調
整回路が設けられる。上記抵抗Ｒoff は、電圧／電流変
換を行う抵抗Ｒinと同じ抵抗材料で同じプロセスにより
形成される。特に制限されないが、ポリシリコン抵抗素
子を利用することができる。
をキャンセルさせるために、基準となる直流電圧ＶＢは
抵抗Ｒoff を演算増幅回路１の非反転入力端子（＋）に
供給される。演算増幅回路１の非反転入力端子は入力ハ
イインピーダンスであるので、定常的には上記抵抗Ｒof
f には電流が流れず、直流電圧ＶＢがそのまま印加され
る。この抵抗Ｒoff を利用してオフセットをキャンセル
させるようにするため、上記非反転入力端子（＋）と基
準となる交流的な接地電位との間に、微小電流Ｉoff を
スイッチＳoff を通して流すようにされるオフセット調
整回路が設けられる。上記抵抗Ｒoff は、電圧／電流変
換を行う抵抗Ｒinと同じ抵抗材料で同じプロセスにより
形成される。特に制限されないが、ポリシリコン抵抗素
子を利用することができる。
【００１１】上記出力端子Ｉout には、抵抗Ｒmon を介
して上記直流電圧ＶＢに接続される。この抵抗Ｒmon は
上記抵抗Ｒoff と等しい抵抗値にされる。上記演算増幅
回路１の入力オフセット電圧や、電流ＩｐとＩｎとのバ
ラツキにより、入力電圧Ｖinと直流電圧ＶＢに等しくし
ても発生するオフセット電流Ｉout が上記抵抗Ｒmonに
流れて電圧を発生させる。特に制限されないが、入力電
圧Ｖinを基準電圧ＶＲＥＦに等しくし、この出力端子の
電圧と基準となる上記電圧ＶＲＥＦを電圧比較回路２に
より比較し、１ビットのディジタル信号に変換する。こ
のディジタル信号をディジタル帰還回路３を介して電圧
比較回路２の２つの入力が等しくなるようにスイッチＳ
off を制御し、上記のようなオフセットがキャンセルさ
れて入力直流電圧ＶＲＥＦに対応した直流電流Ｉout を
得ることが出来る。なお、上記電圧ＶＲＥＦはＶＢに等
しくしてもよい。
して上記直流電圧ＶＢに接続される。この抵抗Ｒmon は
上記抵抗Ｒoff と等しい抵抗値にされる。上記演算増幅
回路１の入力オフセット電圧や、電流ＩｐとＩｎとのバ
ラツキにより、入力電圧Ｖinと直流電圧ＶＢに等しくし
ても発生するオフセット電流Ｉout が上記抵抗Ｒmonに
流れて電圧を発生させる。特に制限されないが、入力電
圧Ｖinを基準電圧ＶＲＥＦに等しくし、この出力端子の
電圧と基準となる上記電圧ＶＲＥＦを電圧比較回路２に
より比較し、１ビットのディジタル信号に変換する。こ
のディジタル信号をディジタル帰還回路３を介して電圧
比較回路２の２つの入力が等しくなるようにスイッチＳ
off を制御し、上記のようなオフセットがキャンセルさ
れて入力直流電圧ＶＲＥＦに対応した直流電流Ｉout を
得ることが出来る。なお、上記電圧ＶＲＥＦはＶＢに等
しくしてもよい。
【００１２】上記のようなオフセット調整動作は、回路
に電源が投入されるときに行うようにされる。あるい
は、上記電圧／電流変換回路が搭載される半導体集積回
路装置が、周期的に動作を行うものではその動作開始前
にトレーニング期間を設けて上記のようなオフセットキ
ャンセル動作を行うようにする。
に電源が投入されるときに行うようにされる。あるい
は、上記電圧／電流変換回路が搭載される半導体集積回
路装置が、周期的に動作を行うものではその動作開始前
にトレーニング期間を設けて上記のようなオフセットキ
ャンセル動作を行うようにする。
【００１３】上記のようなオフセットは、非反転入力
（＋）側が反転入力（−）側に比べて必ずしも高くなる
ようなオセットが生じるとは限らない。そこで、電流ス
イッチ回路としては、図示のような吸い込み電流源の他
に押し出し電流源を設けて、上記とは逆のオフセットの
調整も可能としてもよい。あるいは、演算増幅回路の差
動ＭＯＳＦＥＴの素子サイズをアンバランスとして、プ
ロセスバラツキを考慮しても上記非反転入力（＋）側が
反転入力（−）側に比べ高くなるようなオフセット電圧
を生じるにしておくものであってもよい。この場合に
は、図１の回路のみによってオフセット調整が可能とな
る。
（＋）側が反転入力（−）側に比べて必ずしも高くなる
ようなオセットが生じるとは限らない。そこで、電流ス
イッチ回路としては、図示のような吸い込み電流源の他
に押し出し電流源を設けて、上記とは逆のオフセットの
調整も可能としてもよい。あるいは、演算増幅回路の差
動ＭＯＳＦＥＴの素子サイズをアンバランスとして、プ
ロセスバラツキを考慮しても上記非反転入力（＋）側が
反転入力（−）側に比べ高くなるようなオフセット電圧
を生じるにしておくものであってもよい。この場合に
は、図１の回路のみによってオフセット調整が可能とな
る。
【００１４】図２には、の発明に係る電流／電圧変換回
路の一実施例の回路図が示されている。同図の各回路素
子及びブロックは、公知の半導体集積回路の製造技術に
よって、単結晶シリコンのような１個の半導体基板上に
おいて形成される。
路の一実施例の回路図が示されている。同図の各回路素
子及びブロックは、公知の半導体集積回路の製造技術に
よって、単結晶シリコンのような１個の半導体基板上に
おいて形成される。
【００１５】演算増幅回路１の反転入力端子（−）に
は、入力電流信号Ｉinが供給される。この反転入力端子
（−）と出力端子Ｖout との間には、電圧信号に変換す
る抵抗Ｒivが設けられる。
は、入力電流信号Ｉinが供給される。この反転入力端子
（−）と出力端子Ｖout との間には、電圧信号に変換す
る抵抗Ｒivが設けられる。
【００１６】この実施例では、上記のようなオフセット
をキャンセルさせるために、基準となる直流電圧ＶＢは
抵抗Ｒoff を演算増幅回路１の非反転入力端子（＋）に
供給される。演算増幅回路１の非反転入力端子は入力ハ
イインピーダンスであるので、定常的には上記抵抗Ｒof
f には電流が流れず、直流電圧ＶＢがそのまま印加され
る。この抵抗Ｒoff を利用してオフセットをキャンセル
させるようにするため、上記非反転入力端子（＋）と基
準となる交流的な接地電位との間に、微小電流Ｉoff を
スイッチＳoff を通して流すようにされるオフセット調
整回路が設けられる。この場合も、前記同様に抵抗Ｒof
f とＲivは同じ抵抗材料により同じプロセスにより形成
される。
をキャンセルさせるために、基準となる直流電圧ＶＢは
抵抗Ｒoff を演算増幅回路１の非反転入力端子（＋）に
供給される。演算増幅回路１の非反転入力端子は入力ハ
イインピーダンスであるので、定常的には上記抵抗Ｒof
f には電流が流れず、直流電圧ＶＢがそのまま印加され
る。この抵抗Ｒoff を利用してオフセットをキャンセル
させるようにするため、上記非反転入力端子（＋）と基
準となる交流的な接地電位との間に、微小電流Ｉoff を
スイッチＳoff を通して流すようにされるオフセット調
整回路が設けられる。この場合も、前記同様に抵抗Ｒof
f とＲivは同じ抵抗材料により同じプロセスにより形成
される。
【００１７】入力電流信号Ｉinを零に、言い換えるなら
ば、かかる入力端子をハイインピーダンス状態にし、そ
のときの出力電圧Ｖout と上記電圧ＶＢを電圧比較回路
５により比較し、１ビットのディジタル信号に変換す
る。このディジタル信号をディジタル帰還回路６を介し
て電圧比較回路５の２つの入力が等しくなるようにスイ
ッチＳoff を制御し、上記のようなオフセットがキャン
セルされて直流電圧ＶＢと出力電圧Ｖout を等しくする
ことが出来る。言い換えるならば、電流／電圧変換回路
における出力電圧の中心値ＶＢに設定することができ
る。
ば、かかる入力端子をハイインピーダンス状態にし、そ
のときの出力電圧Ｖout と上記電圧ＶＢを電圧比較回路
５により比較し、１ビットのディジタル信号に変換す
る。このディジタル信号をディジタル帰還回路６を介し
て電圧比較回路５の２つの入力が等しくなるようにスイ
ッチＳoff を制御し、上記のようなオフセットがキャン
セルされて直流電圧ＶＢと出力電圧Ｖout を等しくする
ことが出来る。言い換えるならば、電流／電圧変換回路
における出力電圧の中心値ＶＢに設定することができ
る。
【００１８】上記のようなオフセット調整動作は、回路
に電源が投入されるときに行うようにされる。あるい
は、上記電圧／電流変換回路が搭載される半導体集積回
路装置が、周期的に動作を行うものではその動作開始前
にトレーニング期間を設けて上記のようなオフセットキ
ャンセル動作を行うようにする。
に電源が投入されるときに行うようにされる。あるい
は、上記電圧／電流変換回路が搭載される半導体集積回
路装置が、周期的に動作を行うものではその動作開始前
にトレーニング期間を設けて上記のようなオフセットキ
ャンセル動作を行うようにする。
【００１９】図３には、この発明の他の一実施例の回路
図が示されている。この実施例回路は、図１の電圧／電
流変換回路により電流信号Ioutを出力し、その反転入力
端子（−）に接続された局部Ｄ／Ａ変換器を構成する電
流スイッチ回路ＩＤＡは、ディジタル帰還回路８の出力
値に対応した電流信号Ｉｑを出力するように構成されて
いる。これらの差分電流Ｉｄ＝（Ｉout −Ｉｑ）は、Ｍ
ＯＳＦＥＴＭ１を通ってアナログ積分器９としてのキャ
パシタを充放電させて積分される。かかるアナログ積分
器９の電圧は、電圧比較回路を有する量子化回路１０
で、基準電圧ＶＢ４と比較されて１ビットのディジタル
信号に変換される。このディジタル信号をディジタル帰
還回路８を介して出力することによりＡ／Ｄ変換結果Ｄ
ｏｕｔを得る。
図が示されている。この実施例回路は、図１の電圧／電
流変換回路により電流信号Ioutを出力し、その反転入力
端子（−）に接続された局部Ｄ／Ａ変換器を構成する電
流スイッチ回路ＩＤＡは、ディジタル帰還回路８の出力
値に対応した電流信号Ｉｑを出力するように構成されて
いる。これらの差分電流Ｉｄ＝（Ｉout −Ｉｑ）は、Ｍ
ＯＳＦＥＴＭ１を通ってアナログ積分器９としてのキャ
パシタを充放電させて積分される。かかるアナログ積分
器９の電圧は、電圧比較回路を有する量子化回路１０
で、基準電圧ＶＢ４と比較されて１ビットのディジタル
信号に変換される。このディジタル信号をディジタル帰
還回路８を介して出力することによりＡ／Ｄ変換結果Ｄ
ｏｕｔを得る。
【００２０】上記したように、アナログ／ディジタル変
換器を構成する電圧／電流変換回路に前記のようなオフ
セットキャンセル回路を設けて、前記図１と同様なディ
ジタル帰還回路１１によりスイッチＳoff を制御するこ
とにより、アナログ／ディジタル変換器のオフセットを
自動的にキャンセルさせることが出来る。
換器を構成する電圧／電流変換回路に前記のようなオフ
セットキャンセル回路を設けて、前記図１と同様なディ
ジタル帰還回路１１によりスイッチＳoff を制御するこ
とにより、アナログ／ディジタル変換器のオフセットを
自動的にキャンセルさせることが出来る。
【００２１】図４には、この発明の更に他の一実施例の
回路図が示されている。この実施例回路は、図２の電流
／電圧変換回路の反転入力端子（−）に供給される入力
電流は、外部からのディジタル信号Ｄinに対応した電流
信号Ｉｑを出力する電流スイッチ回路１２により形成さ
れる。これにより、出力電圧Ｖout は、上記入力電流Ｉ
ｑが抵抗素子Ｒｉｖにより電圧信号に変換されてディジ
タル／アナログ変換器の出力電圧Ｉｑ×Ｒｉｖとされ
る。
回路図が示されている。この実施例回路は、図２の電流
／電圧変換回路の反転入力端子（−）に供給される入力
電流は、外部からのディジタル信号Ｄinに対応した電流
信号Ｉｑを出力する電流スイッチ回路１２により形成さ
れる。これにより、出力電圧Ｖout は、上記入力電流Ｉ
ｑが抵抗素子Ｒｉｖにより電圧信号に変換されてディジ
タル／アナログ変換器の出力電圧Ｉｑ×Ｒｉｖとされ
る。
【００２２】この実施例においても、図２と同様に電流
／電圧変換回路及びオフット調整回路を採用し、出力電
圧Ｖｏｕｔを電圧比較器を含むディジタル回路１３によ
ってモニタし電流スイッチ回路を制御することによりオ
フセットを自動的にキャンセルさせるものである。
／電圧変換回路及びオフット調整回路を採用し、出力電
圧Ｖｏｕｔを電圧比較器を含むディジタル回路１３によ
ってモニタし電流スイッチ回路を制御することによりオ
フセットを自動的にキャンセルさせるものである。
【００２３】上記の実施例から得られる作用効果は、下
記の通りである。すなわち、 （１） 演算増幅回路の反転入力端子に抵抗素子を通し
てアナログ電圧信号を印加し、かかる反転入力端子に出
力信号を１００％帰還してなる電圧／電流変換回路、又
は演算増幅回路の反転入力端子と出力端子を抵抗素子で
接続して入力電流信号を供給してなる電流／電圧変換回
路に対し、上記演算増幅回路の非反転入力端子に抵抗素
子を介して上記直流電圧を供給するとともに、反転入力
端子と交流的接地点の間に電流源とスイッチとを複数設
け、上記入力電圧と直流電圧を等しくし、又は電流信号
を零にしてそのときの出力電圧が上記直流電圧と等しく
なるように上記スイッチを制御してなるオフセットキャ
ンセル回路を設けることにより、演算増幅回路の非反転
入力側に設けられた抵抗素子とそれに流れる電流により
オフット電圧を高精度にキャンセルさせることができる
という効果が得られる。
記の通りである。すなわち、 （１） 演算増幅回路の反転入力端子に抵抗素子を通し
てアナログ電圧信号を印加し、かかる反転入力端子に出
力信号を１００％帰還してなる電圧／電流変換回路、又
は演算増幅回路の反転入力端子と出力端子を抵抗素子で
接続して入力電流信号を供給してなる電流／電圧変換回
路に対し、上記演算増幅回路の非反転入力端子に抵抗素
子を介して上記直流電圧を供給するとともに、反転入力
端子と交流的接地点の間に電流源とスイッチとを複数設
け、上記入力電圧と直流電圧を等しくし、又は電流信号
を零にしてそのときの出力電圧が上記直流電圧と等しく
なるように上記スイッチを制御してなるオフセットキャ
ンセル回路を設けることにより、演算増幅回路の非反転
入力側に設けられた抵抗素子とそれに流れる電流により
オフット電圧を高精度にキャンセルさせることができる
という効果が得られる。
【００２４】（２） 上記電流／電圧変換用又は電流／
電圧変換用の抵抗素子とオフセットキャンセル用の抵抗
とを同じ抵抗材料により形成することにより、温度特性
も改善させることができるという効果が得られる。
電圧変換用の抵抗素子とオフセットキャンセル用の抵抗
とを同じ抵抗材料により形成することにより、温度特性
も改善させることができるという効果が得られる。
【００２５】（３） 電流／電圧変換回路又は電流／電
圧変換回路をアナログ／ディジタル変換器又ディジタル
／アナログ変換器に使用することにより、高精度のアナ
ログ／ディジタル変換出力又はディジタル／アナログ変
換出力を得ることができるという効果が得られる。
圧変換回路をアナログ／ディジタル変換器又ディジタル
／アナログ変換器に使用することにより、高精度のアナ
ログ／ディジタル変換出力又はディジタル／アナログ変
換出力を得ることができるという効果が得られる。
【００２６】以上本発明者よりなされた発明を実施例に
基づき具体的に説明したが、本願発明は前記実施例に限
定されるものではなく、その要旨を逸脱しない範囲で種
々変更可能であることはいうまでもない。例えば、図１
において、ＭＯＳＦＥＴや定電流源を省略し、演算増幅
回路１の出力端子から電流信号を直接出力させるように
するものであってもよい。
基づき具体的に説明したが、本願発明は前記実施例に限
定されるものではなく、その要旨を逸脱しない範囲で種
々変更可能であることはいうまでもない。例えば、図１
において、ＭＯＳＦＥＴや定電流源を省略し、演算増幅
回路１の出力端子から電流信号を直接出力させるように
するものであってもよい。
【００２７】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。すなわち、演算増幅回路の反転入力端
子に抵抗素子を通してアナログ電圧信号を印加し、かか
る反転入力端子に出力信号を１００％帰還してなる電圧
／電流変換回路、又は演算増幅回路の反転入力端子と出
力端子を抵抗素子で接続して入力電流信号を供給してな
る電流／電圧変換回路に対し、上記演算増幅回路の非反
転入力端子に抵抗素子を介して上記直流電圧を供給する
とともに、反転入力端子と交流的接地点の間に電流源と
スイッチとを複数設け、上記入力電圧と直流電圧を等し
くし、又は電流信号を零にしてそのときの出力電圧が上
記直流電圧と等しくなるように上記スイッチを制御して
なるオフセットキャンセル回路を設けることにより、演
算増幅回路の非反転入力側に設けられた抵抗素子とそれ
に流れる電流によりオフット電圧を高精度にキャンセル
させることができる。
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。すなわち、演算増幅回路の反転入力端
子に抵抗素子を通してアナログ電圧信号を印加し、かか
る反転入力端子に出力信号を１００％帰還してなる電圧
／電流変換回路、又は演算増幅回路の反転入力端子と出
力端子を抵抗素子で接続して入力電流信号を供給してな
る電流／電圧変換回路に対し、上記演算増幅回路の非反
転入力端子に抵抗素子を介して上記直流電圧を供給する
とともに、反転入力端子と交流的接地点の間に電流源と
スイッチとを複数設け、上記入力電圧と直流電圧を等し
くし、又は電流信号を零にしてそのときの出力電圧が上
記直流電圧と等しくなるように上記スイッチを制御して
なるオフセットキャンセル回路を設けることにより、演
算増幅回路の非反転入力側に設けられた抵抗素子とそれ
に流れる電流によりオフット電圧を高精度にキャンセル
させることができる。
【００２８】上記電流／電圧変換用又は電流／電圧変換
用の抵抗素子とオフセットキャンセル用の抵抗とを同じ
抵抗材料により形成することにより、温度特性も改善さ
せることができる。
用の抵抗素子とオフセットキャンセル用の抵抗とを同じ
抵抗材料により形成することにより、温度特性も改善さ
せることができる。
【００２９】電流／電圧変換回路又は電流／電圧変換回
路をアナログ／ディジタル変換器又ディジタル／アナロ
グ変換器に使用することにより、高精度のアナログ／デ
ィジタル変換出力又はディジタル／アナログ変換出力を
得ることができる。
路をアナログ／ディジタル変換器又ディジタル／アナロ
グ変換器に使用することにより、高精度のアナログ／デ
ィジタル変換出力又はディジタル／アナログ変換出力を
得ることができる。
【図１】この発明に係る電圧／電流変換回路の一実施例
を示す回路図である。
を示す回路図である。
【図２】この発明に係る電流／電圧変換回路の一実施例
を示す回路図である。
を示す回路図である。
【図３】この発明の他の一実施例を示す回路図である。
【図４】この発明の更に他の一実施例を示す回路図であ
る。
る。
１，４…演算増幅回路、２，５…電圧比較回路、３，
６，８，１１，１３…ディジタル帰還回路、７…局部Ｄ
／Ａ変換回路、９…積分器、１０…量子化回路、１２…
電流スイッチ回路、ＶＢ…基準電圧源、Ｒoff,Ｒin, Ｒ
iv, Ｒmon …抵抗素子、Ｉoff …電流源、Ｓoff …スイ
ッチ。
６，８，１１，１３…ディジタル帰還回路、７…局部Ｄ
／Ａ変換回路、９…積分器、１０…量子化回路、１２…
電流スイッチ回路、ＶＢ…基準電圧源、Ｒoff,Ｒin, Ｒ
iv, Ｒmon …抵抗素子、Ｉoff …電流源、Ｓoff …スイ
ッチ。
Claims (5)
- 【請求項１】 演算増幅回路の反転入力端子に抵抗素子
を通してアナログ電圧信号が印加され、かかる反転入力
端子には出力信号が１００％帰還され、上記演算増幅回
路の非反転入力端子に直流電圧が供給される電圧／電流
変換回路と、上記非反転入力端子に抵抗素子を介して上
記直流電圧を供給するとともに、反転入力端子と交流的
接地点の間に電流源とスイッチとを複数設け、上記アナ
ログ電圧を上記直流電圧と等しい電圧としてそのときの
出力電流が零になるように上記スイッチを制御してなる
オフセットキャンセル回路とを備えてなることを特徴と
する半導体集積回路装置。 - 【請求項２】 上記電圧／電流変換回路及びオフセット
キャンセル回路を、入力アナログ電圧信号を電圧振幅に
比例した電流に変換する電圧／電流変換回路、出力電流
が複数ビットのディジタル帰還出力信号によって選択的
に制御されるように構成された電流スイッチ回路、一端
が上記電圧／電流変換回路の電流出力点と直流電位間に
接続されたキャパシタ、該キャパシタの電圧を所定のし
きい値電圧と比較する少なくとも一個以上の電圧比較器
からなる量子化回路、該量子化回路の出力を積分及び位
相補償するディジタル帰還回路、該ディジタル帰還回路
の出力を上記ディジタル帰還回路出力からなるアナログ
／ディジタル変換回路に用いたことを特徴とする請求項
１の半導体集積回路装置。 - 【請求項３】 演算増幅回路の反転入力端子と出力端子
を抵抗素子で接続し、上記反転入力端子に入力電流信号
が供給され、非反転入力端子に直流電圧が供給される電
流／電圧変換回路と、上記演算増幅回路の非反転入力端
子に抵抗素子を介して上記直流電圧を供給するととも
に、反転入力端子と交流的接地点の間に電流源とスイッ
チとを複数設け、上記アナログ電流信号を零にしてその
ときの出力電圧が上記直流電圧と等しくなるように上記
スイッチを制御してなるオフセットキャンセル回路とを
備えてなることを特徴とする半導体集積回路装置。 - 【請求項４】 上記入力電流信号は、複数ビットの入力
ディジタル信号によって選択的に制御されるスイッチに
より入力ディジタル信号に対応した重みを持つ電流を流
す電流スイッチ回路により形成されるものであることを
特徴とする請求項３の半導体集積回路装置。 - 【請求項５】 上記演算増幅回路の非反転入力端子に設
けられる抵抗素子と、演算増幅回路の非反転入力端子に
設けられる抵抗素子とは同じ抵抗材料により形成される
ものであることを特徴とする請求項１、請求項２、請求
項３又は請求項４の半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6041938A JPH07231228A (ja) | 1994-02-16 | 1994-02-16 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6041938A JPH07231228A (ja) | 1994-02-16 | 1994-02-16 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07231228A true JPH07231228A (ja) | 1995-08-29 |
Family
ID=12622169
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6041938A Pending JPH07231228A (ja) | 1994-02-16 | 1994-02-16 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07231228A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006038531A1 (ja) * | 2004-10-07 | 2006-04-13 | Matsushita Electric Industrial Co., Ltd. | 半導体装置及びデルタシグマ変調器、並びにそれらの抵抗値調整方法 |
| KR100804645B1 (ko) * | 2006-11-07 | 2008-02-20 | 삼성전자주식회사 | 자체 차단형 전류모드 디지털/아날로그 변환기를 가지는연속시간 델타 시그마 변조기 |
| JP2010085319A (ja) * | 2008-10-01 | 2010-04-15 | Nec Electronics Corp | センサ信号検出回路、レシオメトリック補正回路及びセンサ装置 |
| JP2013536657A (ja) * | 2010-12-30 | 2013-09-19 | メディア テック シンガポール ピーティーイー．リミテッド | 連続時間デルタ−シグマコンバータの時定数の較正 |
| CN104660236A (zh) * | 2015-02-10 | 2015-05-27 | 北京海光仪器有限公司 | 通道间干扰和直流漂移自动扣除电路 |
| JP2016183982A (ja) * | 2016-07-27 | 2016-10-20 | セイコーエプソン株式会社 | 駆動回路、集積回路装置及びセンサー装置 |
| CN109104196A (zh) * | 2018-08-07 | 2018-12-28 | 上海艾为电子技术股份有限公司 | 一种数字模拟转换器及数字功放子系统 |
| CN109104194A (zh) * | 2018-08-07 | 2018-12-28 | 上海艾为电子技术股份有限公司 | 一种数字模拟转换器及数字功放子系统 |
| CN109120269A (zh) * | 2018-08-07 | 2019-01-01 | 上海艾为电子技术股份有限公司 | 一种数字模拟转换器 |
-
1994
- 1994-02-16 JP JP6041938A patent/JPH07231228A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006038531A1 (ja) * | 2004-10-07 | 2006-04-13 | Matsushita Electric Industrial Co., Ltd. | 半導体装置及びデルタシグマ変調器、並びにそれらの抵抗値調整方法 |
| KR100804645B1 (ko) * | 2006-11-07 | 2008-02-20 | 삼성전자주식회사 | 자체 차단형 전류모드 디지털/아날로그 변환기를 가지는연속시간 델타 시그마 변조기 |
| JP2010085319A (ja) * | 2008-10-01 | 2010-04-15 | Nec Electronics Corp | センサ信号検出回路、レシオメトリック補正回路及びセンサ装置 |
| JP2013536657A (ja) * | 2010-12-30 | 2013-09-19 | メディア テック シンガポール ピーティーイー．リミテッド | 連続時間デルタ−シグマコンバータの時定数の較正 |
| CN104660236A (zh) * | 2015-02-10 | 2015-05-27 | 北京海光仪器有限公司 | 通道间干扰和直流漂移自动扣除电路 |
| CN104660236B (zh) * | 2015-02-10 | 2018-03-30 | 北京海光仪器有限公司 | 通道间干扰和直流漂移自动扣除电路 |
| JP2016183982A (ja) * | 2016-07-27 | 2016-10-20 | セイコーエプソン株式会社 | 駆動回路、集積回路装置及びセンサー装置 |
| CN109104196A (zh) * | 2018-08-07 | 2018-12-28 | 上海艾为电子技术股份有限公司 | 一种数字模拟转换器及数字功放子系统 |
| CN109104194A (zh) * | 2018-08-07 | 2018-12-28 | 上海艾为电子技术股份有限公司 | 一种数字模拟转换器及数字功放子系统 |
| CN109120269A (zh) * | 2018-08-07 | 2019-01-01 | 上海艾为电子技术股份有限公司 | 一种数字模拟转换器 |
| CN109120269B (zh) * | 2018-08-07 | 2024-02-27 | 上海艾为电子技术股份有限公司 | 一种数字模拟转换器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7486061B2 (en) | Power supply apparatus | |
| US6885177B2 (en) | Switching regulator and slope correcting circuit | |
| US5977895A (en) | Waveform shaping circuit for function circuit and high order delta sigma modulator | |
| JPH07122946A (ja) | 直列感知抵抗なしの電圧−電流変換器 | |
| KR20020059389A (ko) | 마이크로폰과 ａ/ｄ 변환기 회로의 결합체 | |
| EP0740243A3 (en) | Voltage-to-current converter | |
| JPH07106875A (ja) | 半導体集積回路 | |
| EP0337444B1 (en) | Mos voltage to current converter | |
| JPH07231228A (ja) | 半導体集積回路装置 | |
| CN109004935B (zh) | 具有改进的电气特性的单级差分运算放大器 | |
| US5043652A (en) | Differential voltage to differential current conversion circuit having linear output | |
| US20240022222A1 (en) | Instrumentation ampflifier and related apparatus | |
| US6717451B1 (en) | Precision analog level shifter with programmable options | |
| WO2004012333A2 (en) | Method and apparatus for common-mode level shifting | |
| US7050116B2 (en) | Calibration device for a video input stage | |
| JPH1079643A (ja) | トランスコンダクタンスを利用した遮断周波数安定化装置 | |
| US6583746B2 (en) | A/D converter with high speed input circuit | |
| KR101939147B1 (ko) | 가변 기준전압 발생회로 및 이를 포함한 아날로그 디지털 변환기 | |
| KR20100124381A (ko) | 직접 게이트 구동 기준 전류원 회로 | |
| JPH05114824A (ja) | 電圧電流変換器 | |
| JP3388088B2 (ja) | 多入力多出力競合型増幅回路 | |
| Dietrich et al. | A low power high-side current sense SAR ADC for automotive applications | |
| JPH01255306A (ja) | 直流直結増幅回路 | |
| JP2000155139A (ja) | 電流検出装置 | |
| JP4056659B2 (ja) | 直流クランプ回路 |