JPH07226683A - A/d変換装置 - Google Patents
A/d変換装置Info
- Publication number
- JPH07226683A JPH07226683A JP1646294A JP1646294A JPH07226683A JP H07226683 A JPH07226683 A JP H07226683A JP 1646294 A JP1646294 A JP 1646294A JP 1646294 A JP1646294 A JP 1646294A JP H07226683 A JPH07226683 A JP H07226683A
- Authority
- JP
- Japan
- Prior art keywords
- reference voltage
- converter
- value
- unit
- peak
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
圧を設定し、A/D変換器のダイナミックレンジを有効
に利用する。 【構成】 複数の電圧出力を備えるA/D変換装置の基
準電圧源部1と、前記複数の電圧出力から1つの出力を
選択する切替部2と、直列抵抗でなり一端に基準電圧源
部1から切替部2を経由して基準電圧を印加し、同基準
電圧を各抵抗で分圧して複数の比較電圧を生成する抵抗
群3と、入力アナログ信号と、前記比較電圧とを比較す
る比較器群4と、符号化したデジタル信号を生成するエ
ンコーダ5と、デジタル信号のピーク値を検出するピー
ク値検出部6と、前記ピーク値が、判定値に等しいか否
かを判定するとともに、前記切替部2へ切替制御信号を
供給する判断部7と、1回前の基準電圧値と、量子化の
最大値と、複数の判定値とを記憶するメモリ8とでな
る。
Description
じて、基準電圧を変化させる機能を設けたA/D変換装
置に関する。
は、A/D変換器22の入力規定値よりも大きな振幅波
形のアナログ信号24が、当該A/D変換器22に入力
された場合、A/D変換器22がオーバーフロー状態と
なり、後段の信号処理系の精度が大幅に低下してしま
う。なぜなら、過大入力状態のアナログ信号24が入力
された場合、A/D変換器22のデジタル出力6は、オ
ーバーフロー状態においては、当該A/D変換器22の
とり得る最大値に固定されてしまうため、例えば、過大
入力状態のアナログ信号24がSin波である場合でも
歪み波をA/D変換したのと等価になり、この結果、後
段の信号処理系においては、入力したSin波信号に本
来含まれない周波数成分をも信号処理対象としてしまう
からである。
されるアナログ信号24の最大値よりもはるかに大きな
アナログ信号が入力されても、オーバーフローを生じな
いように充分なマージンを確保すれば、上記オーバーフ
ローに起因する信号処理精度の低下は抑制されるが、そ
うすると通常状態において不必要なマージンを有してい
ることになるから、A/D変換器22のダイナミックレ
ンジを有効に利用出来ないことになり、S/N比の向上
を図る上でも不利となる。そこで、図3に示すように、
アナログ信号24(図4)が、例えば、256階調(8
ビット量子化)のA/D変換器22のダイナミックレン
ジに等しい図3(イ)の場合、同(ロ)に示したよう
に、正しく量子化されてデジタル信号出力26に変換さ
れる。また、図3(ハ)はアナログ信号24が、A/D
変換器22のダイナミックレンジを超える場合であり、
256階調およびそれを超えた信号波形のA/D変換後
のデジタル値はFFH(256D)に固定される。従っ
て、図3の(イ)の信号波形のように、ダイナミックレ
ンジ内に収まるように、A/D変換器22の前段に設け
た可変増幅器21の利得を下げる必要がある。また、図
3の(ニ)のようなアナログ信号24の大きさが小さす
ぎる場合は、S/Nの面で好ましくないので、やはり、
図3の(イ)の信号波形のように、ダイナミックレンジ
を充分に利用できるように、可変増幅器21の利得を増
加させる必要がある。
を、例えば、手動操作でボリュームなどを調整して所要
の大きさに設定し、A/D変換器22に入力するアナロ
グ信号25の最大値を適切な大きさ、例えば、A/D変
換器22のデジタル信号出力26が256階調の内の2
50になるように変換していた。ところが、入力するア
ナログ信号24は、例えば、自然画のビデオ信号、文字
等を含むビデオ信号など様々の種類があるので、入力信
号波形毎に適切な波形の大きさが異なる。従って、入力
信号を替える度に、前記可変増幅器21の利得の調整を
行う必要が生じ、調整操作が頻繁に発生するため、使用
上煩わしい問題があった。
鑑みなされたもので、入力するアナログ信号毎に自動的
に基準電圧を調整してダイナミックレンジを有効利用す
る機能を設けたA/D変換装置を提供することを目的と
する。
に、入力アナログ信号を所定の標本化時間と量子化レベ
ルに従ってデジタル信号に変換し出力するA/D変換装
置において、上記A/D変換装置の基準電源を供給する
複数の電圧出力を備える基準電圧部と、前記基準電源に
基づき入力アナログ信号から相応のデジタル信号を生成
するA/D変換部と、出力したデジタル信号を検出する
とともに、同デジタル信号と予め設定された値に基づ
き、前記基準電圧部の出力電圧を切り換える電源制御部
とで構成した。
の電圧、例えば、最大基準電圧をA/D変換部へ供給
し、同A/D変換部は入力アナログ信号を所定のサンプ
ル時間および量子化ビット、例えば、8ビットにてデジ
タル信号に変換する。電源制御部は、前記8ビットのデ
ジタル信号の所定期間内のピーク値を検出し、同ピーク
値が、ピーク判定値、例えば、8ビット符号化の最大値
FFHに等しいか否かを判定し、同ピーク値がFFH
でない場合、基準電圧部の電圧を減少させる。さらに、
次の所定期間において変換されたデジタル信号のピーク
値を検出し、上記動作を繰り返すループ動作を継続す
る。また、前記ピーク値がFFHとなった場合、基準
電圧部の基準電圧を1回前の検出時の基準電圧値に設定
し、ループ動作を停止する。
て、図を用いて詳細に説明する。図1は、本発明による
A/D変換装置の1実施例ブロック図である。1は複数
の電圧出力を備えるA/D変換装置の基準電圧源部であ
る。2は、前記複数の電圧出力から1つの出力を選択す
る切替部である。3は直列抵抗でなり一端に基準電圧源
部1から切替部2を経由して基準電圧を印加し、同基準
電圧を各抵抗で分圧して複数の比較電圧を生成する抵抗
群である。4は入力アナログ信号と、前記比較電圧とを
比較する比較器群である。5は、前記比較器群4の各出
力に基づき、符号化したデジタル信号を生成するエンコ
ーダである。6は、前記符号化したデジタル信号を入力
し、例えば、1フレーム期間のピーク値を検出するピー
ク値検出部である。7は、前記ピーク値が、ピーク判定
値、例えば、量子化の最大値で、8ビット量子化の場合
FFHに等しいか否かを判定するとともに、同判定結果
に応じて、前記切替部2へ切替制御信号を供給する判断
部である。8は1回前の基準電圧値と、量子化の最大値
と、複数のピーク判定値とを記憶するメモリである。
て、図1、図2に従って説明する。基準電圧源部1が所
定の基準電圧、例えば、最大基準電圧を切替部2を経由
して、A/D変換部の抵抗群3へ供給する。比較器群4
は入力アナログ信号と、前記抵抗群3が最大基準電圧を
分圧供給している比較電圧とを比較し、同比較結果をエ
ンコーダ5へ供給する。同エンコーダ5は符号化したデ
ジタル信号(D1、D2、D3〜Dn)を生成して出力
する。ピーク検出部6は、前記デジタル信号から所定期
間内のピーク値を検出する。判断部7は、前記ピーク値
とピーク判定値とを比較する。例えば、ピーク判定値と
して量子化の最大値等を選択する。8ビット量子化の場
合は最大値はFFHであり、ピーク値がFFHであるか
否かを判定し、同ピーク値がFFHでない場合、基準
電圧源部1の電圧を減少させる。例えば、図2におい
て、入力信号のピーク電圧が1.1(V)で、基準電圧
が最大値1.2(V)の場合、A/D変換後の出力は、
F7Hとなる。判断部7は、ピーク値がFFHでないと
判定し、供給している基準電圧を1.15(V)に減少
させる。この場合、A/D変換後の出力はFEHとな
る。判断部7は、ピーク値がFFHでないと判定し、基
準電圧を1.1(V)に減少させる。この場合、A/D
変換後の出力はFFHとなる。また、前記ピーク値が
FFHとなった場合、基準電圧源部1の基準電圧を1回
前の検出時の基準電圧値に設定し、ループ動作を停止す
る。図2の例では、1回前の検出時の基準電圧値は、
1.15(V)であり、基準電圧値は1.15(V)に
設定される。尚、入力アナログ信号が、ピーク値を持た
ない、例えば、夜景の映像信号などの場合、量子化の最
大値を最適のピーク判定値とせず、8ビット量子化の場
合ダイナミックレンジの中央値である80H等のピーク
判定値を選択し、夜景の状態を適切に表現するようにし
ても良い。
アナログ信号毎に自動的に基準電圧を調整してダイナミ
ックレンジを有効利用する機能を設けたA/D変換装置
を提供する。従って、例えば、マルチメディアパソコン
のように種々の映像信号を取り扱う場合、入力する映像
信号毎に手動で増幅器の利得を調整する必要がなくな
り、便利で簡単な機器を実現できるメリットがある。
ク図である。
ク値と、基準電圧と、出力データとの関係の概念を示す
表である。
ト量子化)のA/D変換器のダイナミックレンジとの関
係を表す図である。
ある。
Claims (4)
- 【請求項1】 入力アナログ信号を所定の標本化時間と
量子化レベルに従ってデジタル信号に変換し出力するA
/D変換装置において、 上記A/D変換装置の基準電源を供給する複数の電圧出
力を備える基準電圧部と、前記基準電源に基づき入力ア
ナログ信号から相応のデジタル信号を生成するA/D変
換部と、出力したデジタル信号を検出するとともに、同
デジタル信号の値と、予め設定された値に基づき、前記
基準電圧部の出力電圧を切り換える電源制御部とで構成
したA/D変換装置。 - 【請求項2】 複数の電圧出力を備えるA/D変換装置
の基準電圧源部と、前記複数の電圧出力から1つの基準
電圧を選択する切替部と、入力アナログ信号を相応のデ
ジタル信号に変換するA/D変換部と、前記デジタル信
号からピーク値を検出するピーク検出部と、前記検出さ
れたピーク値とピーク判定値が等しいか否かを判定する
とともに、同判定に基づき前記切替部を制御する判断部
と、以前のピーク値と、以前の基準電圧と、ピーク判定
値とを記憶しておくメモリとでなるA/D変換装置。 - 【請求項3】 上記A/D変換部を並列形のアナログ・
デジタル変換器で構成し、比較電圧発生回路として直列
接続された抵抗群と、これらの抵抗群の一端に基準電圧
源からの電圧を印加するようにした請求項1記載もしく
は請求項2記載のA/D変換装置。 - 【請求項4】 上記メモリに記憶させるピーク判定値を
複数個備え、それらから1つのピーク判定値を選択する
ようにした請求項1記載のA/D変換装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP06016462A JP3114837B2 (ja) | 1994-02-10 | 1994-02-10 | A/d変換装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP06016462A JP3114837B2 (ja) | 1994-02-10 | 1994-02-10 | A/d変換装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07226683A true JPH07226683A (ja) | 1995-08-22 |
JP3114837B2 JP3114837B2 (ja) | 2000-12-04 |
Family
ID=11916925
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP06016462A Expired - Lifetime JP3114837B2 (ja) | 1994-02-10 | 1994-02-10 | A/d変換装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3114837B2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100460707B1 (ko) * | 1997-10-24 | 2005-01-17 | 삼성전자주식회사 | 기준 전압 발생 회로 |
JP2005218044A (ja) * | 2004-02-02 | 2005-08-11 | Nec Electronics Corp | A/dコンバータ |
JP2010068034A (ja) * | 2008-09-08 | 2010-03-25 | Sanyo Electric Co Ltd | デルタシグマ変調回路 |
US8588359B2 (en) | 2007-10-11 | 2013-11-19 | Fujitsu Limited | Reception circuit, reception method, and signal transfer system |
JP2015050617A (ja) * | 2013-09-02 | 2015-03-16 | 多摩川精機株式会社 | A/d変換方法及び装置 |
US10466279B2 (en) | 2016-04-18 | 2019-11-05 | Lsis Co., Ltd. | Analog signal detecting circuit for processing an analog signal for monitoring by discriminating the normal signal from noise |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR200481103Y1 (ko) * | 2014-10-15 | 2016-08-12 | 안외선 | 우주선 정리함 키트 |
-
1994
- 1994-02-10 JP JP06016462A patent/JP3114837B2/ja not_active Expired - Lifetime
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100460707B1 (ko) * | 1997-10-24 | 2005-01-17 | 삼성전자주식회사 | 기준 전압 발생 회로 |
JP2005218044A (ja) * | 2004-02-02 | 2005-08-11 | Nec Electronics Corp | A/dコンバータ |
JP4519475B2 (ja) * | 2004-02-02 | 2010-08-04 | ルネサスエレクトロニクス株式会社 | A/dコンバータ |
US8588359B2 (en) | 2007-10-11 | 2013-11-19 | Fujitsu Limited | Reception circuit, reception method, and signal transfer system |
JP2010068034A (ja) * | 2008-09-08 | 2010-03-25 | Sanyo Electric Co Ltd | デルタシグマ変調回路 |
JP2015050617A (ja) * | 2013-09-02 | 2015-03-16 | 多摩川精機株式会社 | A/d変換方法及び装置 |
US10466279B2 (en) | 2016-04-18 | 2019-11-05 | Lsis Co., Ltd. | Analog signal detecting circuit for processing an analog signal for monitoring by discriminating the normal signal from noise |
Also Published As
Publication number | Publication date |
---|---|
JP3114837B2 (ja) | 2000-12-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4625240A (en) | Adaptive automatic gain control | |
US6353404B1 (en) | D/A conversion apparatus and D/A conversion method | |
US5053771A (en) | Adaptive dual range analog to digital converter | |
US7548043B2 (en) | Power supply apparatus and method for providing voltage | |
EP1881601B1 (en) | Automatic gain control circuit | |
US5231398A (en) | Method and apparatus for self-tracking multiple analog to digital conversion | |
US4403253A (en) | Uniform distribution video processor with controlled reference voltages | |
US20050117757A1 (en) | Sound signal processing device and sound signal processing method | |
JP2000078435A (ja) | ビデオカメラのブラックレベル調整装置 | |
KR950007478A (ko) | 사운드 신호 출력 회로 및 그 방법 | |
JP3114837B2 (ja) | A/d変換装置 | |
US6515602B2 (en) | Clamp circuit and method for increasing dynamic range of input image signal and minimizing line noise | |
JPH09107288A (ja) | A/d変換器の最適ダイナミックレンジを維持するa/d変換器の基準レベルの調整回路及び方法 | |
US5994940A (en) | Clock generator having a phase locked loop | |
US6545707B1 (en) | Video source with adaptive output to match load | |
US6567124B1 (en) | Electronic image processing technique for achieving enhanced image detail | |
US5483295A (en) | Adaptive clamping circuit for video signal receiving device | |
US5659313A (en) | System and method for reducing noise during analog to digital conversion | |
US5592161A (en) | Method and apparatus for processing data signals in high quality without deterioration of signal-noise ratio | |
KR100204979B1 (ko) | 디지탈 자동이득조정회로 | |
JPH07212232A (ja) | 区分的線形ガンマ補正されたアナログからデジタルへの変換装置 | |
JP2001275012A (ja) | 映像信号の利得制御回路 | |
US6542097B1 (en) | Adaptive delta modulation with step size variation responsive to sensed overload | |
JPH07226682A (ja) | A/d変換装置 | |
US5907300A (en) | A/D conversion device with dynamic input control |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070929 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080929 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20080929 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080929 Year of fee payment: 8 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090929 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20090929 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20100929 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100929 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110929 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20110929 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 12 Free format text: PAYMENT UNTIL: 20120929 |