JP2001275012A - 映像信号の利得制御回路 - Google Patents
映像信号の利得制御回路Info
- Publication number
- JP2001275012A JP2001275012A JP2000084943A JP2000084943A JP2001275012A JP 2001275012 A JP2001275012 A JP 2001275012A JP 2000084943 A JP2000084943 A JP 2000084943A JP 2000084943 A JP2000084943 A JP 2000084943A JP 2001275012 A JP2001275012 A JP 2001275012A
- Authority
- JP
- Japan
- Prior art keywords
- video signal
- level
- error
- gain
- agc
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 映像信号の明るいレベル信号の面積の大小に
拘らず、速やかに、しかも、一定時間で利得を収束する
ことのできるものを提供すること。 【解決手段】 ＡＧＣアンプ１１に入力した映像信号を
Ａ／Ｄ変換し、誤差検出回路１３にて映像信号レベルと
ＡＧＣレベル設定値を比較し、この比較誤差量の積分値
をＤ／Ａ変換してＡＧＣアンプ１１により利得を制御す
るようにした利得制御回路において、Ａ／Ｄ変換器１２
と誤差検出回路１３との間に、１フレーム又は１ライン
期間の映像信号最大レベルを検出し保持するピークレベ
ル検出回路１８を挿入し、このピークレベル検出回路１
８で保持された映像信号最大レベルとＡＧＣレベル設定
値を比較し、その差分を積分器１４にて１ビット分を積
分した利得制御レベル信号によりＡＧＣアンプ１１の利
得を制御するようにした映像信号の利得制御回路であ
る。
拘らず、速やかに、しかも、一定時間で利得を収束する
ことのできるものを提供すること。 【解決手段】 ＡＧＣアンプ１１に入力した映像信号を
Ａ／Ｄ変換し、誤差検出回路１３にて映像信号レベルと
ＡＧＣレベル設定値を比較し、この比較誤差量の積分値
をＤ／Ａ変換してＡＧＣアンプ１１により利得を制御す
るようにした利得制御回路において、Ａ／Ｄ変換器１２
と誤差検出回路１３との間に、１フレーム又は１ライン
期間の映像信号最大レベルを検出し保持するピークレベ
ル検出回路１８を挿入し、このピークレベル検出回路１
８で保持された映像信号最大レベルとＡＧＣレベル設定
値を比較し、その差分を積分器１４にて１ビット分を積
分した利得制御レベル信号によりＡＧＣアンプ１１の利
得を制御するようにした映像信号の利得制御回路であ
る。
Description
【０００１】
【発明の属する技術分野】本発明は、入力映像信号に対
応して映像レベルを常に最適に保持するための映像信号
の利得制御回路に関するものである。
応して映像レベルを常に最適に保持するための映像信号
の利得制御回路に関するものである。
【０００２】
【従来の技術】従来の映像信号の利得制御回路では、図
５に示すように、映像信号入力端子１０から利得可変ア
ンプからなるＡＧＣアンプ１１に映像信号が入力する
と、Ａ／Ｄ変換器１２でＡ／Ｄ変換して誤差検出回路１
３に送られる。この誤差検出回路１３では、入力した映
像信号領域の全域の映像信号レベルを監視し、それぞれ
の映像信号レベルとＡＧＣレベル信号入力端子１６から
の予め設定されたＡＧＣレベル信号とを比較して誤差を
監視し、この誤差量を積分器１４で積分し、この積分値
をＤ／Ａ変換器１５でＤ／Ａ変換してＡＧＣアンプ１１
により利得を制御していた。
５に示すように、映像信号入力端子１０から利得可変ア
ンプからなるＡＧＣアンプ１１に映像信号が入力する
と、Ａ／Ｄ変換器１２でＡ／Ｄ変換して誤差検出回路１
３に送られる。この誤差検出回路１３では、入力した映
像信号領域の全域の映像信号レベルを監視し、それぞれ
の映像信号レベルとＡＧＣレベル信号入力端子１６から
の予め設定されたＡＧＣレベル信号とを比較して誤差を
監視し、この誤差量を積分器１４で積分し、この積分値
をＤ／Ａ変換器１５でＤ／Ａ変換してＡＧＣアンプ１１
により利得を制御していた。
【０００３】もし、前記積分器１４のない場合におい
て、誤差量で直接利得制御すると、ピークレベルのない
画面とピークレベルのある画面とが交互に発生した場
合、ＡＧＣ制御の応答が頻繁に変化して画面にちらつき
が発生する。そのため、積分器１４を挿入することによ
って応答時間を遅らせ画面のちらつきを防止している。
て、誤差量で直接利得制御すると、ピークレベルのない
画面とピークレベルのある画面とが交互に発生した場
合、ＡＧＣ制御の応答が頻繁に変化して画面にちらつき
が発生する。そのため、積分器１４を挿入することによ
って応答時間を遅らせ画面のちらつきを防止している。
【０００４】
【発明が解決しようとする課題】このような従来の映像
信号の利得制御回路では、入力した映像信号レベルと予
め設定されたＡＧＣレベル信号との誤差量を積分器１４
で積分し、入力した映像信号が予め設定したＡＧＣ設定
値を越える毎に、ＡＧＣアンプ１１の利得を下げる制御
をする。しかるに、積分器１４を挿入したことにより、
ちらつきは軽減するが、積分値の大小により、ＡＧＣ制
御の応答特性が変化して、収束時間が遅くなったり、早
くなったりするという問題があった。
信号の利得制御回路では、入力した映像信号レベルと予
め設定されたＡＧＣレベル信号との誤差量を積分器１４
で積分し、入力した映像信号が予め設定したＡＧＣ設定
値を越える毎に、ＡＧＣアンプ１１の利得を下げる制御
をする。しかるに、積分器１４を挿入したことにより、
ちらつきは軽減するが、積分値の大小により、ＡＧＣ制
御の応答特性が変化して、収束時間が遅くなったり、早
くなったりするという問題があった。
【０００５】例えば、図６（ａ）に示すように、映像領
域内における映像信号の明るいレベルの信号の面積が小
さい場合、ＡＧＣ制御は、積分器１４による小さな積分
値に対応して徐々に少しずつ収束し、図６（ｂ）に示す
ように収束時間が遅くなる。図示例では、収束まで６ス
テップかかっている。
域内における映像信号の明るいレベルの信号の面積が小
さい場合、ＡＧＣ制御は、積分器１４による小さな積分
値に対応して徐々に少しずつ収束し、図６（ｂ）に示す
ように収束時間が遅くなる。図示例では、収束まで６ス
テップかかっている。
【０００６】逆に、例えば、図７（ａ）に示すように、
映像領域内における映像信号の明るいレベルの信号の面
積が大きい場合、ＡＧＣ制御は、積分器１４による大き
な積分値に対応して急速に収束し、図７（ｂ）に示すよ
うに収束時間が早くなる。図示例では、３ステップで収
束している。
映像領域内における映像信号の明るいレベルの信号の面
積が大きい場合、ＡＧＣ制御は、積分器１４による大き
な積分値に対応して急速に収束し、図７（ｂ）に示すよ
うに収束時間が早くなる。図示例では、３ステップで収
束している。
【０００７】本発明は、映像領域内における映像信号の
明るいレベル信号の面積の大小に拘らず、速やかに、し
かも、一定時間で収束することのできるものを提供する
ことを目的とする。
明るいレベル信号の面積の大小に拘らず、速やかに、し
かも、一定時間で収束することのできるものを提供する
ことを目的とする。
【０００８】
【課題を解決するための手段】本発明は、ＡＧＣアンプ
１１に入力した映像信号をＡ／Ｄ変換器１２でＡ／Ｄ変
換し、誤差検出回路１３にて映像信号レベルと予め設定
されたＡＧＣレベル信号を比較し、この比較誤差量を積
分器１４で積分し、この積分値をＤ／Ａ変換器１５でＤ
／Ａ変換して前記ＡＧＣアンプ１１により利得を制御す
るようにした映像信号の利得制御回路において、前記Ａ
／Ｄ変換器１２と誤差検出回路１３との間に、所定期間
の映像信号最大レベルを検出し保持するピークレベル検
出回路１８を挿入し、このピークレベル検出回路１８で
保持された映像信号最大レベルとＡＧＣレベル設定値を
比較し、その差分を積分器１４にて積分した利得制御レ
ベル信号により前記ＡＧＣアンプ１１の利得を制御する
ようにしたことを特徴とする映像信号の利得制御回路で
ある。
１１に入力した映像信号をＡ／Ｄ変換器１２でＡ／Ｄ変
換し、誤差検出回路１３にて映像信号レベルと予め設定
されたＡＧＣレベル信号を比較し、この比較誤差量を積
分器１４で積分し、この積分値をＤ／Ａ変換器１５でＤ
／Ａ変換して前記ＡＧＣアンプ１１により利得を制御す
るようにした映像信号の利得制御回路において、前記Ａ
／Ｄ変換器１２と誤差検出回路１３との間に、所定期間
の映像信号最大レベルを検出し保持するピークレベル検
出回路１８を挿入し、このピークレベル検出回路１８で
保持された映像信号最大レベルとＡＧＣレベル設定値を
比較し、その差分を積分器１４にて積分した利得制御レ
ベル信号により前記ＡＧＣアンプ１１の利得を制御する
ようにしたことを特徴とする映像信号の利得制御回路で
ある。
【０００９】また、本発明は、ＡＧＣアンプ１１に入力
した映像信号をＡ／Ｄ変換器１２でＡ／Ｄ変換し、誤差
検出回路１３にて映像信号レベルと予め設定されたＡＧ
Ｃレベル信号を比較し、この比較誤差量を積分器１４で
積分し、この積分値をＤ／Ａ変換器１５でＤ／Ａ変換し
て前記ＡＧＣアンプ１１により利得を制御するようにし
た映像信号の利得制御回路において、前記誤差検出回路
１３と積分器１４との間に、誤差検出回路１３で検出さ
れた誤差値のうち、所定期間における最大誤差量を検出
し保持する最大誤差値検出回路１９を挿入し、この最大
誤差量を積分器１４にて積分した利得制御レベル信号に
より前記ＡＧＣアンプ１１の利得を制御するようにした
ことを特徴とする映像信号の利得制御回路である。
した映像信号をＡ／Ｄ変換器１２でＡ／Ｄ変換し、誤差
検出回路１３にて映像信号レベルと予め設定されたＡＧ
Ｃレベル信号を比較し、この比較誤差量を積分器１４で
積分し、この積分値をＤ／Ａ変換器１５でＤ／Ａ変換し
て前記ＡＧＣアンプ１１により利得を制御するようにし
た映像信号の利得制御回路において、前記誤差検出回路
１３と積分器１４との間に、誤差検出回路１３で検出さ
れた誤差値のうち、所定期間における最大誤差量を検出
し保持する最大誤差値検出回路１９を挿入し、この最大
誤差量を積分器１４にて積分した利得制御レベル信号に
より前記ＡＧＣアンプ１１の利得を制御するようにした
ことを特徴とする映像信号の利得制御回路である。
【００１０】このように構成したので、積分値の大小に
より、ＡＧＣ制御の応答特性が変化して、収束時間が遅
くなったり、早くなったりするという問題点が解決さ
れ、収束時間は、速やかに、かつ、一定となる。
より、ＡＧＣ制御の応答特性が変化して、収束時間が遅
くなったり、早くなったりするという問題点が解決さ
れ、収束時間は、速やかに、かつ、一定となる。
【００１１】
【発明の実施の形態】本発明の第１実施例を図１に基づ
き説明する。映像信号入力端子１０に接続されたＡＧＣ
アンプ１１は、利得可変アンプで構成され、Ｄ／Ａ変換
器１５の出力電圧に応じて入力映像信号を増幅するもの
である。このＡＧＣアンプ１１に接続されたＡ／Ｄ変換
器１２は、アナログ映像信号をディジタル映像信号に変
換するものである。ピークレベル検出回路１８は、本発
明によって挿入されたもので、１フレーム又は１ライン
期間の映像信号最大レベル１点だけを検出し保持して１
フレーム又は１ライン期間の終了時に出力し、映像信号
最大レベルの保持期間中は、誤差検出回路１３の誤差出
力が０となるような値の信号を出力するものである。誤
差検出回路１３は、ピークレベル検出回路１８で保持さ
れた映像信号レベルとＡＧＣレベル信号入力端子１６か
らのＡＧＣレベル設定値とを比較し、映像信号レベルが
ＡＧＣレベル設定値を越えたとき、これらの差分を出力
するものである。
き説明する。映像信号入力端子１０に接続されたＡＧＣ
アンプ１１は、利得可変アンプで構成され、Ｄ／Ａ変換
器１５の出力電圧に応じて入力映像信号を増幅するもの
である。このＡＧＣアンプ１１に接続されたＡ／Ｄ変換
器１２は、アナログ映像信号をディジタル映像信号に変
換するものである。ピークレベル検出回路１８は、本発
明によって挿入されたもので、１フレーム又は１ライン
期間の映像信号最大レベル１点だけを検出し保持して１
フレーム又は１ライン期間の終了時に出力し、映像信号
最大レベルの保持期間中は、誤差検出回路１３の誤差出
力が０となるような値の信号を出力するものである。誤
差検出回路１３は、ピークレベル検出回路１８で保持さ
れた映像信号レベルとＡＧＣレベル信号入力端子１６か
らのＡＧＣレベル設定値とを比較し、映像信号レベルが
ＡＧＣレベル設定値を越えたとき、これらの差分を出力
するものである。
【００１２】積分器１４は、前記誤差検出回路１３の８
ビット分の出力データを積分し、利得制御レベル信号を
出力するものである。Ｄ／Ａ変換器１５は、前記積分器
１４の出力である利得制御レベル信号を、直流制御電圧
に変換し、前記ＡＧＣアンプ１１の利得を制御するもの
である。映像信号出力端子１７は、ＡＧＣ利得制御され
た映像信号を出力する端子である。
ビット分の出力データを積分し、利得制御レベル信号を
出力するものである。Ｄ／Ａ変換器１５は、前記積分器
１４の出力である利得制御レベル信号を、直流制御電圧
に変換し、前記ＡＧＣアンプ１１の利得を制御するもの
である。映像信号出力端子１７は、ＡＧＣ利得制御され
た映像信号を出力する端子である。
【００１３】以上のように構成された本発明回路の作用
を説明する。図３（ａ）に実線で示すようなピークレベ
ルが高く、かつ、映像領域中の明るい面積が大きな映像
信号が映像信号入力端子１０に入力したものとする。こ
の入力映像信号は、ＡＧＣアンプ１１、Ａ／Ｄ変換器１
２を介してピークレベル検出回路１８へ送られる。この
ピークレベル検出回路１８では、映像信号１フレーム又
は１ライン期間の最大レベル１点が検出され、保持され
て、誤差検出回路１３へ送られる。このピークレベル検
出回路１８によって保持された映像信号最大レベルは、
１フレーム又は１ライン期間の終了時に出力する。ま
た、ピークレベル検出回路１８は、映像信号最大レベル
の保持期間中は、誤差検出回路１３の誤差出力が０とな
るような値の信号、例えば、ＡＧＣレベル信号入力端子
１６からのＡＧＣレベル設定値と同一レベルの信号を出
力している。
を説明する。図３（ａ）に実線で示すようなピークレベ
ルが高く、かつ、映像領域中の明るい面積が大きな映像
信号が映像信号入力端子１０に入力したものとする。こ
の入力映像信号は、ＡＧＣアンプ１１、Ａ／Ｄ変換器１
２を介してピークレベル検出回路１８へ送られる。この
ピークレベル検出回路１８では、映像信号１フレーム又
は１ライン期間の最大レベル１点が検出され、保持され
て、誤差検出回路１３へ送られる。このピークレベル検
出回路１８によって保持された映像信号最大レベルは、
１フレーム又は１ライン期間の終了時に出力する。ま
た、ピークレベル検出回路１８は、映像信号最大レベル
の保持期間中は、誤差検出回路１３の誤差出力が０とな
るような値の信号、例えば、ＡＧＣレベル信号入力端子
１６からのＡＧＣレベル設定値と同一レベルの信号を出
力している。
【００１４】この誤差検出回路１３では、ピークレベル
検出回路１８で保持された映像信号レベルとＡＧＣレベ
ル信号入力端子１６からのＡＧＣレベル設定値を比較
し、映像信号レベルがＡＧＣレベル設定値を越えている
差分を出力する。即ち、このピークレベル検出回路１８
によって保持された映像信号最大レベルだけが、１フレ
ーム又は１ライン期間の終了時に出力し、ＡＧＣレベル
信号入力端子１６からのＡＧＣレベル設定値と比較さ
れ、ＡＧＣレベル設定値を越えている差分を出力する。
しかし、ピークレベル検出回路１８は、映像信号最大レ
ベルの保持期間中は、誤差検出回路１３の誤差出力が０
となるような値の信号、例えば、ＡＧＣレベル信号入力
端子１６からのＡＧＣレベル設定値と同一レベルの信号
を出力している。この８ビット分の出力データを積分器
１４にて積分し、利得制御レベル信号を出力する。この
利得制御レベル信号をＤ／Ａ変換器１５により直流制御
電圧に変換し、前記ＡＧＣアンプ１１の利得を下げるよ
うに制御する。前記積分器１４にて積分された利得制御
レベル信号は、映像信号のピークレベルが高いので、大
きな制御量で収束方向に向かう。以下、同様の動作を繰
り返して図３（ｂ）に示すように急速に収束する。な
お、映像信号レベルがＡＧＣレベル設定値以下である場
合は、利得を上げるようにしてもよい。このようにして
ＡＧＣ利得制御された映像信号は、映像信号出力端子１
７から出力する。
検出回路１８で保持された映像信号レベルとＡＧＣレベ
ル信号入力端子１６からのＡＧＣレベル設定値を比較
し、映像信号レベルがＡＧＣレベル設定値を越えている
差分を出力する。即ち、このピークレベル検出回路１８
によって保持された映像信号最大レベルだけが、１フレ
ーム又は１ライン期間の終了時に出力し、ＡＧＣレベル
信号入力端子１６からのＡＧＣレベル設定値と比較さ
れ、ＡＧＣレベル設定値を越えている差分を出力する。
しかし、ピークレベル検出回路１８は、映像信号最大レ
ベルの保持期間中は、誤差検出回路１３の誤差出力が０
となるような値の信号、例えば、ＡＧＣレベル信号入力
端子１６からのＡＧＣレベル設定値と同一レベルの信号
を出力している。この８ビット分の出力データを積分器
１４にて積分し、利得制御レベル信号を出力する。この
利得制御レベル信号をＤ／Ａ変換器１５により直流制御
電圧に変換し、前記ＡＧＣアンプ１１の利得を下げるよ
うに制御する。前記積分器１４にて積分された利得制御
レベル信号は、映像信号のピークレベルが高いので、大
きな制御量で収束方向に向かう。以下、同様の動作を繰
り返して図３（ｂ）に示すように急速に収束する。な
お、映像信号レベルがＡＧＣレベル設定値以下である場
合は、利得を上げるようにしてもよい。このようにして
ＡＧＣ利得制御された映像信号は、映像信号出力端子１
７から出力する。
【００１５】図３（ａ）において、２点鎖線で示すよう
なピークレベルは高いが、映像領域中の明るい面積が小
さな映像信号が映像信号入力端子１０に入力した場合で
あっても、ピークレベル検出回路１８では、映像信号の
最大レベルにより制御されるので、実線で示す映像信号
の場合と同様、図３（ｂ）に示すように急速に収束す
る。
なピークレベルは高いが、映像領域中の明るい面積が小
さな映像信号が映像信号入力端子１０に入力した場合で
あっても、ピークレベル検出回路１８では、映像信号の
最大レベルにより制御されるので、実線で示す映像信号
の場合と同様、図３（ｂ）に示すように急速に収束す
る。
【００１６】次に、図４（ａ）に実線及び２点鎖線で示
すようなピークレベルが低い映像信号の場合には、積分
器１４にて積分された利得制御レベル信号は、映像信号
のピークレベルが低いので、小さな制御量で収束方向に
向かうが、ピークレベルが低いので、図４（ｂ）に示す
ように、図３（ｂ）と同様、急速に収束する。なお、映
像信号レベルがＡＧＣレベル設定値以下である場合にお
いて利得を上げるようにする場合も同様である。このよ
うにしてＡＧＣ利得制御された映像信号は、映像信号出
力端子１７から出力する。
すようなピークレベルが低い映像信号の場合には、積分
器１４にて積分された利得制御レベル信号は、映像信号
のピークレベルが低いので、小さな制御量で収束方向に
向かうが、ピークレベルが低いので、図４（ｂ）に示す
ように、図３（ｂ）と同様、急速に収束する。なお、映
像信号レベルがＡＧＣレベル設定値以下である場合にお
いて利得を上げるようにする場合も同様である。このよ
うにしてＡＧＣ利得制御された映像信号は、映像信号出
力端子１７から出力する。
【００１７】図２は、本発明の第２実施例を示すもの
で、第１実施例におけるピークレベル検出回路１８に代
えて、誤差検出回路１３と積分器１４との間に最大誤差
値検出回路１９を挿入したもので、他の構成は、図１と
同様である。前記最大誤差値検出回路１９は、誤差検出
回路１３で検出された誤差値のうち、１フレーム又は１
ライン期間の最大誤差値１点だけを検出し、保持して１
フレーム又は１ライン期間の終了時に出力し、映像信号
最大誤差値の保持期間中は、誤差値が０となるような値
の信号を出力するものからなるものである。この最大誤
差値検出回路１９によって保持された映像信号最大誤差
値は、１フレーム又は１ライン期間の終了時に出力す
る。また、最大誤差値検出回路１９は、映像信号最大誤
差値の保持期間中は、誤差値出力が０となるような値の
信号を出力している。
で、第１実施例におけるピークレベル検出回路１８に代
えて、誤差検出回路１３と積分器１４との間に最大誤差
値検出回路１９を挿入したもので、他の構成は、図１と
同様である。前記最大誤差値検出回路１９は、誤差検出
回路１３で検出された誤差値のうち、１フレーム又は１
ライン期間の最大誤差値１点だけを検出し、保持して１
フレーム又は１ライン期間の終了時に出力し、映像信号
最大誤差値の保持期間中は、誤差値が０となるような値
の信号を出力するものからなるものである。この最大誤
差値検出回路１９によって保持された映像信号最大誤差
値は、１フレーム又は１ライン期間の終了時に出力す
る。また、最大誤差値検出回路１９は、映像信号最大誤
差値の保持期間中は、誤差値出力が０となるような値の
信号を出力している。
【００１８】以上のように構成された第２実施例の作用
を説明する。映像信号入力端子１０に入力した映像信号
は、ＡＧＣアンプ１１、Ａ／Ｄ変換器１２を介して誤差
検出回路１３へ送られる。この誤差検出回路１３では、
映像信号レベルとＡＧＣレベル信号入力端子１６からの
ＡＧＣレベル設定値を比較し、映像信号レベルがＡＧＣ
レベル設定値を越えている差分を出力する。最大誤差値
検出回路１９では、前記誤差検出回路１３で検出された
誤差値のうち、映像信号１フレーム又は１ライン期間の
最大誤差値１点が検出され、保持されて、積分器１４へ
送られる。即ち、この最大誤差値検出回路１９によって
保持された映像信号最大誤差値だけが、１フレーム又は
１ライン期間の終了時に出力する。しかし、最大誤差値
検出回路１９は、映像信号最大誤差値の保持期間中は、
最大誤差値検出回路１９の誤差値出力が０となるような
値の信号を出力している。
を説明する。映像信号入力端子１０に入力した映像信号
は、ＡＧＣアンプ１１、Ａ／Ｄ変換器１２を介して誤差
検出回路１３へ送られる。この誤差検出回路１３では、
映像信号レベルとＡＧＣレベル信号入力端子１６からの
ＡＧＣレベル設定値を比較し、映像信号レベルがＡＧＣ
レベル設定値を越えている差分を出力する。最大誤差値
検出回路１９では、前記誤差検出回路１３で検出された
誤差値のうち、映像信号１フレーム又は１ライン期間の
最大誤差値１点が検出され、保持されて、積分器１４へ
送られる。即ち、この最大誤差値検出回路１９によって
保持された映像信号最大誤差値だけが、１フレーム又は
１ライン期間の終了時に出力する。しかし、最大誤差値
検出回路１９は、映像信号最大誤差値の保持期間中は、
最大誤差値検出回路１９の誤差値出力が０となるような
値の信号を出力している。
【００１９】この最大誤差値８ビット分の出力データを
積分器１４にて積分し、利得制御レベル信号を出力す
る。この利得制御レベル信号をＤ／Ａ変換器１５により
直流制御電圧に変換し、前記ＡＧＣアンプ１１の利得を
下げるように制御する。前記積分器１４にて積分された
利得制御レベル信号は、最大誤差値８ビット分だけであ
るから、レベルが高ければ、大きな制御量で収束方向に
向かい、また、レベルが低く収束速度がゆっくりしてい
ても、収束時間は変わらない。
積分器１４にて積分し、利得制御レベル信号を出力す
る。この利得制御レベル信号をＤ／Ａ変換器１５により
直流制御電圧に変換し、前記ＡＧＣアンプ１１の利得を
下げるように制御する。前記積分器１４にて積分された
利得制御レベル信号は、最大誤差値８ビット分だけであ
るから、レベルが高ければ、大きな制御量で収束方向に
向かい、また、レベルが低く収束速度がゆっくりしてい
ても、収束時間は変わらない。
【００２０】前記実施例では、前記積分器１４は、誤差
検出回路１３の８ビット分の出力データを積分し、利得
制御レベル信号を出力するようにしたが、これに限られ
るものではなく、１ビット分等、８ビット分以外の出力
データを積分するものであってもよい。
検出回路１３の８ビット分の出力データを積分し、利得
制御レベル信号を出力するようにしたが、これに限られ
るものではなく、１ビット分等、８ビット分以外の出力
データを積分するものであってもよい。
【００２１】
【発明の効果】本発明は、Ａ／Ｄ変換器１２と誤差検出
回路１３との間に、所定期間の映像信号最大レベルを検
出し保持するピークレベル検出回路１８を挿入し、この
ピークレベル検出回路１８で保持された映像信号最大レ
ベルとＡＧＣレベル設定値を比較し、その差分を積分器
１４にて積分した利得制御レベル信号により前記ＡＧＣ
アンプ１１の利得を制御するか又は誤差検出回路１３と
積分器１４との間に、誤差検出回路１３で検出された誤
差値のうち、所定期間における最大誤差値を検出し保持
する最大誤差値検出回路１９を挿入し、この最大誤差値
を積分器１４にて積分した利得制御レベル信号により前
記ＡＧＣアンプ１１の利得を制御するようにしたので、
積分値の大小により、ＡＧＣ制御の応答特性が変化し
て、収束時間が遅くなったり、早くなったりするという
問題点が解決され、収束時間は、速やかに、かつ、一定
となる。
回路１３との間に、所定期間の映像信号最大レベルを検
出し保持するピークレベル検出回路１８を挿入し、この
ピークレベル検出回路１８で保持された映像信号最大レ
ベルとＡＧＣレベル設定値を比較し、その差分を積分器
１４にて積分した利得制御レベル信号により前記ＡＧＣ
アンプ１１の利得を制御するか又は誤差検出回路１３と
積分器１４との間に、誤差検出回路１３で検出された誤
差値のうち、所定期間における最大誤差値を検出し保持
する最大誤差値検出回路１９を挿入し、この最大誤差値
を積分器１４にて積分した利得制御レベル信号により前
記ＡＧＣアンプ１１の利得を制御するようにしたので、
積分値の大小により、ＡＧＣ制御の応答特性が変化し
て、収束時間が遅くなったり、早くなったりするという
問題点が解決され、収束時間は、速やかに、かつ、一定
となる。
【００２２】特に、映像領域内における映像信号の明る
いレベルの信号の面積が小さい場合でも、また、映像領
域内における映像信号の明るいレベルの信号の面積が大
きい場合でも、ＡＧＣ制御の応答特性が変化して、収束
時間が遅くなったり、早くなったりするということがな
く、一定時間で、急速に収束する。
いレベルの信号の面積が小さい場合でも、また、映像領
域内における映像信号の明るいレベルの信号の面積が大
きい場合でも、ＡＧＣ制御の応答特性が変化して、収束
時間が遅くなったり、早くなったりするということがな
く、一定時間で、急速に収束する。
【００２３】請求項２に記載の発明のように、ピークレ
ベル検出回路１８が、１フレーム又は１ライン期間の映
像信号最大レベル１点だけを検出し保持して１フレーム
又は１ライン期間の終了時に出力し、映像信号最大レベ
ルの保持期間中は、誤差検出回路１３の誤差出力が０と
なるような値の信号を出力するものを用いることによ
り、また、請求項４に記載の発明のように、最大誤差値
検出回路１９が、１フレーム又は１ライン期間の映像信
号最大誤差値を検出し保持して１フレーム又は１ライン
期間の終了時に出力し、映像信号最大誤差値の保持期間
中は、誤差値が０となるような値の信号を出力するもの
を用いることにより、ＡＧＣアンプ１１、Ａ／Ｄ変換器
１２、誤差検出回路１３、積分器１４、Ｄ／Ａ変換器１
５等は、すべて従来品を使用することもできる。
ベル検出回路１８が、１フレーム又は１ライン期間の映
像信号最大レベル１点だけを検出し保持して１フレーム
又は１ライン期間の終了時に出力し、映像信号最大レベ
ルの保持期間中は、誤差検出回路１３の誤差出力が０と
なるような値の信号を出力するものを用いることによ
り、また、請求項４に記載の発明のように、最大誤差値
検出回路１９が、１フレーム又は１ライン期間の映像信
号最大誤差値を検出し保持して１フレーム又は１ライン
期間の終了時に出力し、映像信号最大誤差値の保持期間
中は、誤差値が０となるような値の信号を出力するもの
を用いることにより、ＡＧＣアンプ１１、Ａ／Ｄ変換器
１２、誤差検出回路１３、積分器１４、Ｄ／Ａ変換器１
５等は、すべて従来品を使用することもできる。
【図１】本発明による映像信号の利得制御回路の第１実
施例を示すブロック図である。
施例を示すブロック図である。
【図２】本発明による映像信号の利得制御回路の第２実
施例を示すブロック図である。
施例を示すブロック図である。
【図３】映像領域内における映像信号のピークレベルが
高い場合において、本発明の映像信号の利得制御回路に
より制御したときの特性図で、（ａ）は、制御後の出力
波形図（但し、説明の都合上、アナログ表示としてあ
る）、（ｂ）は、利得の収束までの状態を示す特性図で
ある。
高い場合において、本発明の映像信号の利得制御回路に
より制御したときの特性図で、（ａ）は、制御後の出力
波形図（但し、説明の都合上、アナログ表示としてあ
る）、（ｂ）は、利得の収束までの状態を示す特性図で
ある。
【図４】映像領域内における映像信号のピークレベルが
低い場合において、本発明の映像信号の利得制御回路に
より制御したときの特性図で、（ａ）は、制御後の出力
波形図（但し、説明の都合上、アナログ表示としてあ
る）、（ｂ）は、利得の収束までの状態を示す特性図で
ある。
低い場合において、本発明の映像信号の利得制御回路に
より制御したときの特性図で、（ａ）は、制御後の出力
波形図（但し、説明の都合上、アナログ表示としてあ
る）、（ｂ）は、利得の収束までの状態を示す特性図で
ある。
【図５】従来の映像信号の利得制御回路のブロック図で
ある。
ある。
【図６】映像領域内における映像信号の明るいレベルの
信号の面積が小さい場合において、従来の映像信号の利
得制御回路により制御した場合の特性図で、（ａ）は、
制御後の出力波形図、（ｂ）は、利得の収束までの状態
を示す特性図である。
信号の面積が小さい場合において、従来の映像信号の利
得制御回路により制御した場合の特性図で、（ａ）は、
制御後の出力波形図、（ｂ）は、利得の収束までの状態
を示す特性図である。
【図７】映像領域内における映像信号の明るいレベルの
信号の面積が大きい場合において、従来の映像信号の利
得制御回路により制御した場合の特性図で、（ａ）は、
制御後の出力波形図、（ｂ）は、利得の収束までの状態
を示す特性図である。
信号の面積が大きい場合において、従来の映像信号の利
得制御回路により制御した場合の特性図で、（ａ）は、
制御後の出力波形図、（ｂ）は、利得の収束までの状態
を示す特性図である。
１０…映像信号入力端子、１１…ＡＧＣアンプ、１２…
Ａ／Ｄ変換器、１３…誤差検出回路、１４…積分器、１
５…Ｄ／Ａ変換器、１６…ＡＧＣレベル信号入力端子、
１７…映像信号出力端子、１８…ピークレベル検出回
路、１９…最大誤差値検出回路。
Ａ／Ｄ変換器、１３…誤差検出回路、１４…積分器、１
５…Ｄ／Ａ変換器、１６…ＡＧＣレベル信号入力端子、
１７…映像信号出力端子、１８…ピークレベル検出回
路、１９…最大誤差値検出回路。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小野寺 純一 神奈川県川崎市高津区末長1116番地 株式 会社富士通ゼネラル内 Ｆターム(参考） 5C021 PA02 PA17 PA53 PA56 PA58 PA64 PA76 PA85 PA86 RA08 RC03 XA13 5C082 AA02 BA31 BC19 BD01 BD02 CA11 CA81 CA85 CB01 CB10 EA15 MM02 MM10 5J100 JA01 KA05 LA09 LA11 QA01 SA03
Claims (4)
- 【請求項１】 ＡＧＣアンプ１１に入力した映像信号を
Ａ／Ｄ変換器１２でＡ／Ｄ変換し、誤差検出回路１３に
て映像信号レベルと予め設定されたＡＧＣレベル信号を
比較し、この比較誤差量を積分器１４で積分し、この積
分値をＤ／Ａ変換器１５でＤ／Ａ変換して前記ＡＧＣア
ンプ１１により利得を制御するようにした映像信号の利
得制御回路において、 前記Ａ／Ｄ変換器１２と誤差検出回路１３との間に、所
定期間の映像信号最大レベルを検出し保持するピークレ
ベル検出回路１８を挿入し、このピークレベル検出回路
１８で保持された映像信号最大レベルとＡＧＣレベル設
定値を比較し、その差分を積分器１４にて積分した利得
制御レベル信号により前記ＡＧＣアンプ１１の利得を制
御するようにしたことを特徴とする映像信号の利得制御
回路。 - 【請求項２】 ピークレベル検出回路１８は、１フレー
ム又は１ライン期間の映像信号最大レベル１点だけを検
出し保持して１フレーム又は１ライン期間の終了時に出
力し、映像信号最大レベルの保持期間中は、誤差検出回
路１３の誤差出力が０となるような値の信号を出力する
ものからなることを特徴とする請求項１記載の映像信号
の利得制御回路。 - 【請求項３】 ＡＧＣアンプ１１に入力した映像信号を
Ａ／Ｄ変換器１２でＡ／Ｄ変換し、誤差検出回路１３に
て映像信号レベルと予め設定されたＡＧＣレベル信号を
比較し、この比較誤差量を積分器１４で積分し、この積
分値をＤ／Ａ変換器１５でＤ／Ａ変換して前記ＡＧＣア
ンプ１１により利得を制御するようにした映像信号の利
得制御回路において、 前記誤差検出回路１３と積分器１４との間に、誤差検出
回路１３で検出された誤差値のうち、所定期間における
最大誤差量を検出し保持する最大誤差値検出回路１９を
挿入し、この最大誤差量を積分器１４にて積分した利得
制御レベル信号により前記ＡＧＣアンプ１１の利得を制
御するようにしたことを特徴とする映像信号の利得制御
回路。 - 【請求項４】 最大誤差値検出回路１９は、１フレーム
又は１ライン期間の映像信号最大誤差値を検出し保持し
て１フレーム又は１ライン期間の終了時に出力し、映像
信号最大誤差値の保持期間中は、誤差値が０となるよう
な値の信号を出力するものからなることを特徴とする請
求項３記載の映像信号の利得制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000084943A JP2001275012A (ja) | 2000-03-24 | 2000-03-24 | 映像信号の利得制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000084943A JP2001275012A (ja) | 2000-03-24 | 2000-03-24 | 映像信号の利得制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001275012A true JP2001275012A (ja) | 2001-10-05 |
Family
ID=18601344
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000084943A Pending JP2001275012A (ja) | 2000-03-24 | 2000-03-24 | 映像信号の利得制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001275012A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100457534B1 (ko) * | 2002-09-13 | 2004-11-17 | 삼성전자주식회사 | 휘도 및 색 온도 조정 장치 및 방법 |
| EP1667431A1 (en) * | 2004-06-24 | 2006-06-07 | Sony Corporation | Signal processing device and signal processing method |
| US7504973B2 (en) | 2004-12-17 | 2009-03-17 | Panasonic Corporation | Gain-variable analog/digital converter, gain adjustment method for gain-variable analog/digital converter, and system including gain-variable analog/digital converter |
| JP2012151913A (ja) * | 2012-05-18 | 2012-08-09 | Sumitomo Electric Ind Ltd | 軟判定復号装置および軟判定復号プログラム |
| JP2013141101A (ja) * | 2011-12-28 | 2013-07-18 | Icom Inc | 信号処理装置、信号処理方法及びプログラム |
-
2000
- 2000-03-24 JP JP2000084943A patent/JP2001275012A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100457534B1 (ko) * | 2002-09-13 | 2004-11-17 | 삼성전자주식회사 | 휘도 및 색 온도 조정 장치 및 방법 |
| EP1667431A1 (en) * | 2004-06-24 | 2006-06-07 | Sony Corporation | Signal processing device and signal processing method |
| EP1667431A4 (en) * | 2004-06-24 | 2009-08-26 | Sony Corp | SIGNAL PROCESSING ARRANGEMENT AND ITS METHOD |
| US7504973B2 (en) | 2004-12-17 | 2009-03-17 | Panasonic Corporation | Gain-variable analog/digital converter, gain adjustment method for gain-variable analog/digital converter, and system including gain-variable analog/digital converter |
| JP2013141101A (ja) * | 2011-12-28 | 2013-07-18 | Icom Inc | 信号処理装置、信号処理方法及びプログラム |
| JP2012151913A (ja) * | 2012-05-18 | 2012-08-09 | Sumitomo Electric Ind Ltd | 軟判定復号装置および軟判定復号プログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6002445A (en) | A/D conversion with wide dynamic range | |
| KR950011820B1 (ko) | 디지탈 비데오 신호의 주파수 스펙트럼의 고주파수 부분을 피킹하는 장치 | |
| JP2001275012A (ja) | 映像信号の利得制御回路 | |
| JP3194135B2 (ja) | デジタルオーディオプロセッサ | |
| JPH09312852A (ja) | 自動ビーム電流制限装置 | |
| JP2002044681A (ja) | プラズマディスプレイ輝度制御装置及び方法並びに記録媒体 | |
| JP2008109266A (ja) | 映像信号処理装置およびその電力制御方法 | |
| JP2002290987A (ja) | 映像信号処理装置及び映像信号処理方法 | |
| US6567124B1 (en) | Electronic image processing technique for achieving enhanced image detail | |
| US6545707B1 (en) | Video source with adaptive output to match load | |
| US5920351A (en) | Black level detecting circuit of video signal | |
| JP2000324363A (ja) | 階調補正装置 | |
| KR100436231B1 (ko) | 피디피 텔레비젼의 자동 밝기 제어 장치 | |
| JPH07226683A (ja) | Ａ／ｄ変換装置 | |
| JPS58150310A (ja) | 入力アナログ信号の振幅および直流レベルの一方または双方を調整する装置 | |
| JP4002644B2 (ja) | クランプ装置 | |
| JP4158220B2 (ja) | 電子シャッタ制御装置およびそれを利用した撮像装置 | |
| JP3225052B2 (ja) | 陰極線管のビーム電流を制限する方法および装置 | |
| JP2002091370A (ja) | 画像表示装置 | |
| JP2002369003A (ja) | 画像処理回路および画像処理方法 | |
| JP2981338B2 (ja) | ビデオ信号変換装置 | |
| JP2004061863A (ja) | プラズマディスプレイ表示装置 | |
| JP2001094826A (ja) | 自動利得制御回路 | |
| JPH1188721A (ja) | 映像表示装置の白ツブレ防止回路 | |
| JPH0635435A (ja) | 表示装置 |