JP3194135B2 - デジタルオーディオプロセッサ - Google Patents

デジタルオーディオプロセッサ

Info

Publication number
JP3194135B2
JP3194135B2 JP32312197A JP32312197A JP3194135B2 JP 3194135 B2 JP3194135 B2 JP 3194135B2 JP 32312197 A JP32312197 A JP 32312197A JP 32312197 A JP32312197 A JP 32312197A JP 3194135 B2 JP3194135 B2 JP 3194135B2
Authority
JP
Japan
Prior art keywords
signal
output
gate
unit
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP32312197A
Other languages
English (en)
Other versions
JPH10200351A (ja
Inventor
キ キム モーン
Original Assignee
エルジー セミコン カンパニー リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エルジー セミコン カンパニー リミテッド filed Critical エルジー セミコン カンパニー リミテッド
Publication of JPH10200351A publication Critical patent/JPH10200351A/ja
Application granted granted Critical
Publication of JP3194135B2 publication Critical patent/JP3194135B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G3/00Gain control in amplifiers or frequency changers without distortion of the input signal
    • H03G3/20Automatic control
    • H03G3/30Automatic control in amplifiers having semiconductor devices
    • H03G3/34Muting amplifier when no signal is present or when only weak signals are present, or caused by the presence of noise signals, e.g. squelch systems
    • H03G3/341Muting when no signals or only weak signals are present
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00Networks using digital techniques
    • H03H17/02Frequency selective networks
    • H03H17/06Non-recursive filters

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、デジタルオーディ
オプロセッサに係るもので、詳しくは、外部からの入力
がない時、又は、内部で処理する信号の出力レベルが非
常に小さいときに発生するノイズを除去し得るデジタル
オーディオプロセッサに関する。
【0002】
【従来の技術】従来のデジタルオーディオプロセッサ
は、図4に示すように構成される。図4において、プロ
セッサ内部でデータの移動が16ビット、又は、32ビ
ットで演算されるかに従い、外部から印加する信号を演
算処理可能なデータの形態に変換する入力部1と、該入
力部1で変換された信号に所定値を乗じて入力信号の出
力レベルの大きさを調整し、信号のオーバーフローを防
止するゲインコントロール部2と、該ゲインコントロー
ル部2から出力された信号を演算する信号処理部3と、
該信号処理部3で演算処理された信号に所定値を乗じて
出力音量(ボリューム)の大きさを調整するボリューム
コントロール部4と、該ボリュームコントロール部4か
らの出力信号を外部出力のデータ形態に合うように変換
して出力する出力部5と、から構成されていた。
【0003】そして、前記信号処理部3においては、図
5に示すように、前記ゲインコントロール部2から出力
した信号を貯蔵するバッファー部31と、該バッファー
部31に貯蔵されたデータを演算する演算部32と、該
演算部32で演算を行うための演算係数を決定する演算
係数部33と、前記バッファー部31、演算部32、及
び演算係数部33を夫々制御する制御部34と、を備え
ていた。
【0004】このように構成された従来のデジタルオー
ディオプロセッサの動作を説明する。先ず、入力部1
は、外部から入力するデータのフォーマットをオーディ
オプロセッサの内部で処理可能なデータのフォーマット
に変換する。即ち、外部データがシリアル(serial)フ
ォーマットで入力すると、該データを外部の同期信号を
用いて並列フォーマットに変換し、又、オーディオプロ
セッサの内部で演算するビットの大きさに合わせてデー
タを拡張すると共に、不必要なビットは捨てる。
【0005】次いで、前記入力部1で変換された信号は
ゲインコントロール部2で増幅されて信号処理部3に入
力し、該信号処理部3に入力された信号はバッファー部
31でバッファーリングされた後、演算部32で演算さ
れる。次いで、該演算された信号はボリュームコントロ
ール部4で増幅され、出力部5で外部出力データの形態
に合うように変換して出力される。
【0006】
【発明が解決しようとする課題】然るに、このような従
来のデジタルオーディオプロセッサにおいては、図6に
示すように、ゲインコントロール部2及びボリュームコ
ントロール部4から夫々出力する信号レベルの値が非常
に小さい値を有する場合、図6(A)に示したような入
力信号に対し、図6(B)に示したように入力信号とは
異なった周波数成分の信号を出力するため、ノイズが発
生するという問題点があった。
【0007】本発明の目的は、オーディオ信号をデジタ
ル処理するデジタルオーディオプロセッサにおいて、ボ
リュームコントロール、デジタルフィルタリング、及び
残響(reverberation)処理する場合、所定基準レベル以
下の信号が出力されるとき発生するノイズを除去し得る
デジタルオーディオプロセッサを提供しようとするもの
である。
【0008】
【課題を解決するための手段】このため、請求項1に記
載の本発明に係るデジタルオーディオプロセッサにおい
ては、外部から印加する信号を処理可能な形態に変換す
る入力部と、該入力部で変換された信号に所定値を乗じ
て当該信号のレベルを調整するゲインコントロール部
と、該ゲインコントロール部から出力された信号を処理
する信号処理部と、該信号処理部の出力信号に所定値を
乗じて出力音量レベルを調整するボリュームコントロー
ル部と、前記入力部から出力された今回の信号と前回の
信号とを比較して入力信号の変化の有無を判定する第1
比較部と、前記ゲインコントロール部から出力された今
回の信号レベルと基準レベルとを比較して今回の信号レ
ベルが基準レベルより小さいか否かを判定する第2比較
部と、前記第1比較部及び第2比較部の少なくともどち
らか一方が、入力信号変化無し又は基準レベルより小と
判定した時に、前記ボリュームコントロール部の出力音
量レベルを徐々に減少させるノイズゲートと、該ノイズ
ゲートの出力信号を外部の出力信号形態に変換する出力
部とを備えて構成した。
【0009】かかる構成では、外部からの入力信号は、
入力部でデジタルオーディオプロセッサ内で処理可能な
信号形態に変換されて、ゲインコントロール部ゲイン調
整され、信号処理部で信号処理され、ボリュームコント
ロール部で出力音量が調整され、出力部で外部の信号形
態に変換されて出力される。この際に、入力部の出力信
号とゲインコントロール部の各出力信号が、第1比較部
と第2比較部にそれぞれ入力され、入力信号の変化の
無と信号レベルが基準レベルより小さいか否かが判定さ
れる。入力信号変化無し或いは基準レベルより小の判定
結果となった場合は、ノイズゲートによってボリューム
コントロール部からの出力レベルを徐々に減少させるよ
うにする。これにより、ノイズの発生が防止できるよう
になる。
【0010】前記第1比較部は、具体的には、請求項2
に記載のように、前記入力部から今回出力された信号を
貯蔵する第1データレジスタと、前記前回の信号を貯蔵
する第2データレジスタと、両データレジスタに貯蔵さ
れた信号を排他的論理和演算する第1排他的ORゲート
と、該第1排他的ORゲートから同一信号が連続する時
にその連続回数をカウントし、信号が変化する時にリセ
ットされる第1カウンタとを備えて構成される。
【0011】また、前記第2比較部は、具体的に請求項
3に記載のように、前記ゲインコントロール入力部から
今回出力された信号を貯蔵する第3データレジスタと、
前記基準レベル信号を貯蔵する第4データレジスタと、
両データレジスタに貯蔵された信号を排他的論理和演算
する第2排他的ORゲートと、該第2排他的ORゲート
から同一信号が連続する時にその連続回数をカウント
し、信号が変化する時にリセットされる第2カウンタと
を備えて構成される。
【0012】また、前記ノイズゲートは、具体的には請
求項4に記載のように、前記第1及び第2比較部の各出
力を論理和演算するORゲートと、該ORゲートの出力
状態が論理値1の時ボリュームを所定値に減少させるボ
リューム減少貯蔵部と、該ボリューム減少貯蔵部の出力
を受ける第1マルチプライヤと、前記ボリュームコント
ロール部の出力を受ける第2マルチプライヤと、第1及
び第2マルチプライヤの各出力を乗算する第3マルチプ
ライヤとを備えて構成される。
【0013】
【発明の実施の形態】以下、本発明の実施形態について
説明する。図1は、本発明に係るデジタルオーディオプ
ロセッサの一実施形態を示す図である。図1において、
外部から印加する信号をデジタルオーディオプロセッサ
で演算可能な形態に変換させる入力部10と、該入力部
10で変換された信号に所定値を乗じて入力信号の出力
レベルの大きさを調節するゲインコントロール部20
と、該ゲインコントロール部20から出力された信号を
処理する信号処理部30と、該信号処理部30の出力信
号に所定値を乗じて出力音量(ボリューム)の大きさを
調整するボリュームコントロール部40と、前記入力部
10から出力した今回の信号と前回の信号とを比較する
第1比較部50と、前記ゲインコントロール部20から
出力された今回の信号レベルと基準レベルとを比較する
第2比較部60と、これら第1、第2比較部50、60
の各出力信号の少なくとも一方が’1’であるとき、即
ち、今回のデータと前回のデータとが変化がなく同じで
ある場合、或いは、今回のデータが基準レベル以下の場
合、ボリュームを所定値に減少させるノイズゲート70
と、該ノイズゲート70の出力信号を外部出力信号のデ
ータ形態に変換する出力部80と、から構成されてい
る。ここで、前記入力部10、ゲインコントロール部2
0、信号処理部30、ボリュームコントロール部40、
及び出力部80の各構成は従来と同様であるため、その
説明を省略する。
【0014】そして、前記第1比較部50においては、
図2に示すように、前記入力部10から出力される信号
データを貯蔵するデータレジスタ51と、新たなデータ
がデータレジスタ51に入力する毎に、データレジスタ
51に既に貯蔵されているデータを前回値として貯蔵す
るデータレジスタ52と、両データレジスタ51、52
に貯蔵されたデータを排他的論理和演算する排他的OR
ゲート53と、該排他的ORゲート53の出力信号に基
づいて同一信号が連続する時にその連続回数をカウント
し、信号が変化するときにリセットされるカウンタ54
と、を備えている。
【0015】また、第2比較部60は、基本構成は、第
1比較部50と略同様で、2つのデータレジスタと、排
他的ORゲートと、カウンタとを備えて構成されるの
で、第2比較部60の回路は、図2を代用する。第1比
較部50と異なるのは、データレジスタ61が、前記ゲ
インコントロール部20から出力される信号データを貯
蔵するものであり、データレジスタ62が、データレジ
スタ61に貯蔵される信号データの判定用基準レベル値
を貯蔵している。その他の排他的ORゲート63及びカ
ウンタ64の動作は第1比較部50と同様である。尚、
データレジスタ61,62からの出力信号をパラレルに
比較する場合もある。ここで、図2が第1比較部50の
回路とした場合、2つのデータレジスタ51,52は第
1と第2のデータレジスタに、排他的ORゲート53は
第1排他的ORゲートに、カウンタ54は第1カウンタ
に、それぞれ相当する。図2が第2比較部60の回路と
した場合、2つのデータレジスタ61,62は第3と第
4のデータレジスタに、排他的ORゲート63は第2排
他的ORゲートに、カウンタ64は第2カウンタに、そ
れぞれ相当する。
【0016】前記ノイズゲート70においては、図3に
示すように、前記各第1、第2比較部50、60の出力
信号を論理和演算するORゲート71と、該ORゲート
71の出力信号を受けてボリュームを所定値に減少させ
るボリューム減少貯蔵部72と、該ボリューム減少貯蔵
部72の出力信号を受ける第1マルチプライヤ73と、
前記ボリュームコントロール部40の出力信号を受ける
第2マルチプライヤ74と、第1、第2マルチプライヤ
73、74の各出力信号を乗算する第3マルチプライヤ
75と、を備えている。
【0017】このように構成された本実施形態に係るデ
ジタルオーディオプロセッサの動作について説明する。
先ず、第1比較部50は、外部から入力部10に入力し
た信号に対し変化の有無をチェックする。即ち、今回入
力した信号データがデータレジスタ51に貯蔵される
と、他方のデータレジスタ52に貯蔵されている前回の
信号データと比較する。両信号データが同じ時は入力信
号変化なしと判断する。入力信号に変化がないというこ
とは、外部から入力する信号がないか、又は、DC(直
流)成分が入力していることを意味する。DC成分が入
力する場合は、音声的に聞くことのできない電気的信号
が入力することを意味するため、入力信号無しと判断さ
れる。
【0018】次いで、前記チェックの結果、外部からの
入力がないと判断された時は、入力がないにも拘わらず
バッファーリングにより現在出力される信号が急激なレ
ベルの差により減少されることを防止するため、所定時
間を有して出力が減少されるように、第1比較部50の
カウンタ54は、所定時間毎に同一入力信号の入力回数
をカウントして1ビットコントロール信号を出力する。
この場合、前記所定時間はカウンタ54のビット数によ
り決定される。
【0019】また、第2比較部60は、入力部10から
オーディオ信号は入力するが、ゲインコントロール部2
0でレベル調整された信号レベルが信号処理部30で正
常に処理できるデータであるか否かを検査する。処理可
能なレベルの信号でない(信号レベルが基準レベル以
下)と判断された場合は、カウンタ64から第1比較部
50と同様の1ビットコントロール信号を出力する。
【0020】次いで、ノイズゲート70は、第1及び第
2比較部50,60からの出力信号に基づいて最終出力
のゲインを調整する。第1比較部50又は第2比較部6
0から、入力信号無し又は信号レベルが基準レベル以下
を示す信号が入力した場合は、ゲインが低く調整される
ようにボリュームコントロール部40からの出力ボリュ
ーム値を減少させ、ノイズが出力部80を介して外部に
出力されないようにする。
【0021】
【発明の効果】以上説明したように、本発明の請求項1
〜4に記載のデジタルオーディオプロセッサによれば、
外部から入力がないとき、或いは、内部処理信号のレベ
ルが基準値以下のレベルであるときに発生するノイズの
外部への出力を防止するようになっているため、ノイズ
が外部に出力されないという効果がある。
【図面の簡単な説明】
【図1】本発明に係るデジタルオーディオプロセッサの
一実施形態の構成を示したブロック図である。
【図2】同上第1実施形態の第1及び第2比較部を示し
た回路図である。
【図3】同上実施形態のノイズゲートを示した回路図で
ある。
【図4】従来のデジタルオーディオプロセッサの構成を
示したブロック図である。
【図5】信号処理部を示した構成図である。
【図6】(A)(B)従来の入力信号と出力信号との比
較波形図である。
【符号の説明】
10 入力部 20 ゲインコントロール部 30 信号処理部 40 ボリュームコントロール部 50 第1比較部 60 第2比較部 70 ノイズゲート 80 出力部
フロントページの続き (56)参考文献 特開 昭57−183129(JP,A) 特開 平3−198434(JP,A) 特開 平4−236518(JP,A) 特開 平6−37658(JP,A) 特開 平6−78045(JP,A) 特開 平8−242181(JP,A) 実開 昭57−188440(JP,U) 米国特許4953216(US,A) 米国特許5334947(US,A) 米国特許5440643(US,A) (58)調査した分野(Int.Cl.7,DB名) H03G 1/00 - 1/04 H03G 3/00 - 3/34 H03K 21/00 - 21/40 H04B 1/10 - 1/14 PCI(DIALOG) WPI(DIALOG)

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項1】外部から印加する信号を処理可能な形態に
    変換する入力部と、 該入力部で変換された信号に所定値を乗じて当該信号の
    レベルを調整するゲインコントロール部と、 該ゲインコントロール部から出力された信号を処理する
    信号処理部と、 該信号処理部の出力信号に所定値を乗じて出力音量レベ
    ルを調整するボリュームコントロール部と、 前記入力部から出力された今回の信号と前回の信号とを
    比較して入力信号の変化の有無を判定する第1比較部
    と、 前記ゲインコントロール部から出力された今回の信号レ
    ベルと基準レベルとを比較して今回の信号レベルが基準
    レベル以下か否かを判定する第2比較部と、 前記第1比較部及び第2比較部の少なくともどちらか一
    方が、入力信号変化無し又は基準レベル以下と判定した
    時に、前記ボリュームコントロール部の出力音量レベル
    を徐々に減少させるノイズゲートと、 該ノイズゲートの出力信号を外部の出力信号形態に変換
    する出力部と、 を備えて構成されることを特徴とするデジタルオーディ
    オプロセッサ。
  2. 【請求項2】前記第1比較部は、前記入力部から今回出
    力された信号を貯蔵する第1データレジスタと、前記前
    回の信号を貯蔵する第2データレジスタと、両データレ
    ジスタに貯蔵された信号を排他的論理和演算する第1排
    他的ORゲートと、該第1排他的ORゲートから同一信
    号が連続する時にその連続回数をカウントし、信号が変
    化する時にリセットされる第1カウンタと、を備えて構
    成されることを特徴とする請求項1記載のデジタルオー
    ディオプロセッサ。
  3. 【請求項3】前記第2比較部は、前記ゲインコントロー
    ル入力部から今回出力された信号を貯蔵する第3データ
    レジスタと、前記基準レベル信号を貯蔵する第4データ
    レジスタと、両データレジスタに貯蔵された信号を排他
    的論理和演算する第2排他的ORゲートと、該第2排他
    的ORゲートから同一信号が連続する時にその連続回数
    をカウントし、信号が変化する時にリセットされる第2
    カウンタと、を備えて構成されることを特徴とする請求
    項1記載のデジタルオーディオプロセッサ。
  4. 【請求項4】前記ノイズゲートは、前記第1及び第2比
    較部の各出力を論理和演算するORゲートと、該ORゲ
    ートの出力状態が論理値1の時ボリュームを所定値に減
    少させるボリューム減少貯蔵部と、該ボリューム減少貯
    蔵部の出力を受ける第1マルチプライヤと、前記ボリュ
    ームコントロール部の出力を受ける第2マルチプライヤ
    と、第1及び第2マルチプライヤの各出力を乗算する第
    3マルチプライヤと、を備えて構成されることを特徴と
    する請求項1記載のデジタルオーディオプロセッサ。
JP32312197A 1996-11-27 1997-11-25 デジタルオーディオプロセッサ Expired - Fee Related JP3194135B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR58085/1996 1996-11-27
KR1019960058085A KR0179936B1 (ko) 1996-11-27 1996-11-27 디지탈 오디오 프로세서의 노이즈 게이트 장치

Publications (2)

Publication Number Publication Date
JPH10200351A JPH10200351A (ja) 1998-07-31
JP3194135B2 true JP3194135B2 (ja) 2001-07-30

Family

ID=19483819

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32312197A Expired - Fee Related JP3194135B2 (ja) 1996-11-27 1997-11-25 デジタルオーディオプロセッサ

Country Status (4)

Country Link
US (1) US6094490A (ja)
JP (1) JP3194135B2 (ja)
KR (1) KR0179936B1 (ja)
TW (1) TW341008B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008543194A (ja) * 2005-06-02 2008-11-27 ソニー エリクソン モバイル コミュニケーションズ, エービー オーディオ信号ゲイン制御装置及び方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6535611B1 (en) * 1999-01-15 2003-03-18 Oak Technology, Inc. Method and apparatus for reducing switching noise of a digital volume control
US6941161B1 (en) 2001-09-13 2005-09-06 Plantronics, Inc Microphone position and speech level sensor
KR100469568B1 (ko) * 2001-12-18 2005-02-02 한국전자통신연구원 버퍼 모니터링을 통한 오디오 잡음 감쇄 제어 장치 및 그방법
US20100020985A1 (en) * 2008-07-24 2010-01-28 Qualcomm Incorporated Method and apparatus for reducing audio artifacts
ATE515020T1 (de) * 2009-03-20 2011-07-15 Harman Becker Automotive Sys Verfahren und vorrichtung zur dämpfung von rauschen in einem eingangssignal
CN101859568B (zh) * 2009-04-10 2012-05-30 比亚迪股份有限公司 一种语音背景噪声的消除方法和装置
US8121300B1 (en) 2009-10-08 2012-02-21 Loduca Joseph A Drum accessory for gating of a microphone on a drum
JP2012078422A (ja) * 2010-09-30 2012-04-19 Roland Corp 音信号処理装置
US10096309B2 (en) 2015-01-05 2018-10-09 Rare Earth Dynamics, Inc. Magnetically secured instrument trigger
US9875732B2 (en) 2015-01-05 2018-01-23 Stephen Suitor Handheld electronic musical percussion instrument
US9761212B2 (en) 2015-01-05 2017-09-12 Rare Earth Dynamics, Inc. Magnetically secured instrument trigger
US11335310B2 (en) 2018-06-18 2022-05-17 Rare Earth Dynamics, Inc. Instrument trigger and instrument trigger mounting systems and methods

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3802903A1 (de) * 1988-02-01 1989-08-10 Siemens Ag Einrichtung zur uebertragung von sprache
DE69220255T2 (de) * 1991-01-18 1997-11-20 Nec Corp Schaltung zur Unterdrückung von weissem Rauschen
US5440643A (en) * 1993-05-13 1995-08-08 Apple Computer, Inc. Audio peripheral mixer circuit and method for noise reduction
US5334947A (en) * 1993-07-06 1994-08-02 Aphex Systems, Ltd. Logic enhanced noise gate
US5664022A (en) * 1994-01-06 1997-09-02 Fiori, Jr.; David Noise gate control circuitry for electronic systems

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008543194A (ja) * 2005-06-02 2008-11-27 ソニー エリクソン モバイル コミュニケーションズ, エービー オーディオ信号ゲイン制御装置及び方法

Also Published As

Publication number Publication date
KR19980039128A (ko) 1998-08-17
US6094490A (en) 2000-07-25
TW341008B (en) 1998-09-21
JPH10200351A (ja) 1998-07-31
KR0179936B1 (ko) 1999-04-01

Similar Documents

Publication Publication Date Title
JP3194135B2 (ja) デジタルオーディオプロセッサ
US6353404B1 (en) D/A conversion apparatus and D/A conversion method
CN111525902B (zh) 一种音频限幅的方法和系统
JP3889546B2 (ja) レベル調整回路
JPH06152329A (ja) ノイズシェイピング回路
US8300843B2 (en) Sound effect circuit and processing method
JP2723486B2 (ja) 自動高輝度圧縮方法及びその回路
US5594440A (en) A/D converter having a variable integrator whose time constant can be changed
JP2001352594A (ja) 風音低減方法及び装置
JP2002299975A (ja) デジタルagc装置
JP3004389B2 (ja) デジタルコンプレッサ−
JP3541263B2 (ja) ゲイン設定方法
JP3594356B2 (ja) 音声処理装置
JP4164183B2 (ja) ノイズ除去装置およびノイズ除去方法
US20070033013A1 (en) Audio decoding device
US6665693B1 (en) Digital signal processing circuits, systems, and methods implementing approximations for a reciprocal
JP3056815B2 (ja) オ−ディオ信号のデジタル可変コンプレッサ−
JP3119677B2 (ja) 信号処理回路
JP2841973B2 (ja) ソフトミュート回路
JP3137746B2 (ja) データ受信装置
JP4354038B2 (ja) デジタル信号レベル制御装置および制御方法
JPH0823756B2 (ja) 音声区間検出方式
JP3252298B2 (ja) サンプリングレートコンバータ
JP2000299622A (ja) デジタルフィルタのノイズ抑制方式
JPH11122065A (ja) Dsp構成のオートイコライザ

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S631 Written request for registration of reclamation of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313631

S633 Written request for registration of reclamation of name

Free format text: JAPANESE INTERMEDIATE CODE: R313633

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S631 Written request for registration of reclamation of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313631

S633 Written request for registration of reclamation of name

Free format text: JAPANESE INTERMEDIATE CODE: R313633

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

LAPS Cancellation because of no payment of annual fees
R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350