JP4002644B2 - クランプ装置 - Google Patents
クランプ装置 Download PDFInfo
- Publication number
- JP4002644B2 JP4002644B2 JP32226297A JP32226297A JP4002644B2 JP 4002644 B2 JP4002644 B2 JP 4002644B2 JP 32226297 A JP32226297 A JP 32226297A JP 32226297 A JP32226297 A JP 32226297A JP 4002644 B2 JP4002644 B2 JP 4002644B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- level
- unit
- processing unit
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Picture Signal Circuits (AREA)
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、例えばディジタル画像処理を行う場合に用いられる映像信号のクランプ装置に関するものである。
【０００２】
【従来の技術】
テレビカメラから伝送される映像信号の水平シンク部分の波形は、例えば図１８に示すように水平同期信号（Ｈシンク）Ｓ１及び画素情報信号Ｓ２を含んでいる。この映像信号は受像機側でアナログ／ディジタル（Ａ／Ｄ）変換されるため、Ａ／Ｄ変換器の入力側で映像信号の直流電位を固定する、例えばＨシンクのパルスの直流レベルを一定の値に固定する必要がある。
【０００３】
そのため従来から例えば図１９に示すクランプ装置が用いられている。この回路の動作について簡単に述べると、映像信号は直流カット用コンデンサ１を通り、Ａ／Ｄ変換器２によりディジタル信号に変換される。このディジタル信号即ちＡ／Ｄ変換器２の出力信号はコンパレータ（ディジタルコンパレータ）２１により予め定めたクランプレベルに対応するクランプコードと比較され、クランプコードよりも小さいときにはＮチャネルトランジスタ２２がオンとなる。この結果コンデンサ２３に充電されていた電荷が抵抗Ｒ１及びトランジスタ２２を介して放電され、ノードａの電圧が下降し、これによりバッファ３のＰチャネルトランジスタ３１、３２がオンになる。このため電源＋Ｖｃｃからコンデンサ１に電流が流れ、コンデンサ１が充電され、ノードＶｉｎの電圧が上昇する。
【０００４】
逆に前記出力信号がクランプコードよりも大きいときには、トランジスタ２２はオフしており、コンデンサ２３は抵抗Ｒ２及びコンデンサ２３の時定数に基づいて電源Ｖｃｃから充電され、ノードａの電圧が上昇する。このためバッファ３のＮチャネルトランジスタ３３、３４がオンし、コンデンサ１の電荷はトランジスタ３３、３４を通って放電され、ノードＶｉｎの電圧が下降する。なおコンデンサ２３及び抵抗Ｒ２の時定数は、コンデンサ２３及び抵抗Ｒ１の時定数よりもかなり大きくとってあり、このためノードＶｉｎの電圧がクランプレベル以下になったときには速やかにコンデンサ１が充電されてノードＶｉｎの電圧が上昇するが、ノードＶｉｎの電圧がクランプレベルよりも大きいときのコンデンサ１の放電は極めて緩やかに行われ、従って上記の回路は実質Ｈシンクがクランプレベル以下になったときにクランプレベルに維持する働きをすることになる。
【０００５】
【発明が解決しようとする課題】
上述のクランプ装置によれば、Ｈシンク、詳しくはＨシンクの底の直流レベルがクランプレベル以下になっても直ちにフィードバックされてクランプレベルに維持されるが、Ｈシンクの直流レベルが急激に大きく低下すると、復帰に長い時間がかかり、Ｈシンクの直流レベルがＡ／Ｄ変換の範囲よりも低くなってしまい、クランプコードに復帰するまでの間同期がとれなくなり、この間画像は乱れてしまう。
【０００６】
このような状態は例えばカメラを切り換えたときに起こる。即ち明るさが０％の黒画面と明るさが１００％の白画面との間で切り換わり、しかも各々の直流レベルが異なるＤＣバウンス信号が受像機に入力されるが、図２０（ａ）に示すように黒画面から白画面に変化したときに直流レベルが急激に低下し、バッファ３からＡ／Ｄ変換器２の入力側のコンデンサ１を充電してＨシンクの直流レベルをクランプレベルにまで上昇させるのに長い時間例えば７０ｍｓを要する。図２０（ｂ）はこの様子を示し、ｔは直流レベルの復帰時間を示している。
【０００７】
このため従来では、ＤＣバウンス信号の入力時には画面の乱れを許容するかあるいは入力端の前段にクランプ回路などの前処理を行う回路を用いて画面の乱れを抑えるという手法も採用されていた。しかしながら前処理の回路を設けることはコストアップになっていた。
【０００８】
ところでＨシンクの直流レベルを速やかにクランプするためにはバッファ３のパワーを大きくすればつまりサイズの大きいトランジスタを用いて充電の時間を短くすればよいが、この場合には図２１に示すようにＨシンクの直流レベルが急激に上昇するもののクランプレベルを越えて高くなり過ぎ、その後低くなり過ぎ、しばらく波を打った格好になり、安定性に欠けるという別の問題が起こるし、また消費電力が大きいという不利益もある。
【０００９】
更にＨシンクがＡ／Ｄ変換器の入力レンジつまりＡ／Ｄ変換できる入力レベルの上限レベルを越えたときにも復帰に長い時間がかかる。このような状態は発生しにくいと考えられるが、電源をオンにしたときや、画面を切り換えたときに図２２（ａ）に示すようにＨシンクの直流レベルが大きく異なる場合などに起こることがある。図２２（ａ）は１００％の白画面から０％の黒画面に切り換わり、切り換わり先の画面の直流レベルが高い状態を示している。
【００１０】
しかしながらノードＶｉｎを下降させるための放電回路部分の時定数を大きくとってあるため、図２２（ｂ）に示すようにＨシンクの直流レベルが前記入力レンジの中に収まるまで長い時間例えば７０ｍｓ程度かかり、その間同期がとれず画面が流れてしまう。
【００１１】
本発明は、このような背景のもとになされたものであり、その目的は、映像信号をディジタル処理する場合のように、例えばアナログ信号をＡ／Ｄ変換する場合に、アナログ信号の基準区間の基準信号の直流レベルがクランプレベルから急激に低下しても、速やかにクランプレベルに復帰しかつ安定化するクランプ装置を提供することにある。
また基準信号の直流レベルが信号処理部例えばＡ／Ｄ変換器の入力レンジを越えたときにも速やかに入力レンジ内に復帰し信号処理の乱れ例えば画像の乱れを抑えることのできるクランプ装置を提供することにある。
【００１２】
【課題を解決するための手段】
本発明は、アナログ信号を信号処理部に入力する回路に適用され、前記信号処理部の出力信号に基づいて、前記アナログ信号の基準区間の基準信号の直流レベルが予め設定されたクランプレベルにクランプされるように前記信号処理部の入力側のコンデンサの充電電圧をフィ−ドバック制御するクランプ装置において、前記信号処理部の出力信号を予め定めたクランプレベルと比較し、前記出力信号がクランプレベルよりも低くなったときに第１の駆動信号を出力する第１の比較部と、
この第１の比較部からの第１の駆動信号が入力されたときに、前記基準信号がクランプレベルから低くなった分を補償するために前記コンデンサに電流を供給して当該コンデンサの充電電圧を上昇させる第１の電流供給部と、
前記信号処理部の出力信号を取り込み、当該出力信号が前記クランプレベルよりも低いリミットレベルよりも低くなったときに第２の駆動信号を出力する充電用の作動回路部と、
この作動回路部からの第２の駆動信号が入力されたときに前記コンデンサの充電電圧の上昇を早めるために当該コンデンサに電流を供給する第２の電流供給部と、を備えたことを特徴とする。前記アナログ信号は例えば映像信号であり、信号処理部は例えばアナログ／ディジタル変換器である。
【００１３】
充電用の作動回路部は、例えばクランプレベルよりも低いリミットレベルと信号処理部の出力信号とを比較し、前記出力信号がリミットレベルよりも低くなったときに第２の駆動信号を出力する第２の比較部を含む構成、または前記第２の比較部から出力される第２の駆動信号が所定時間継続したときに当該第２の駆動信号を第２の電流供給部に与える安定化回路部を含む構成、あるいは第１の比較部から出力される第１の駆動信号が所定時間継続したときに当該第１の駆動信号を第２の駆動信号として第２の電流供給部に与える安定化回路部を含む構成などとすることができる。
また本発明では、第２の電流供給部を複数設け、信号処理部の出力信号がリミットレベルより低い状態の継続時間が長いほど、動作状態になる第２の電流供給部の数が多くなるように構成することもできる。
【００１４】
他の発明は、アナログ信号を信号処理部に入力する回路に適用され、前記信号処理部の出力信号に基づいて、前記アナログ信号の基準区間の基準信号の直流レベルが予め設定されたクランプレベルにクランプされるように前記信号処理部の入力側のコンデンサの充電電圧をフィ−ドバック制御するクランプ装置において、
前記信号処理部の出力信号を予め定めたクランプレベルと比較し、前記出力信号がクランプレベルよりも高くなったときに第３の駆動信号を出力する第１の比較部と、
この第１の比較部からの第３の駆動信号が入力されたときに、前記基準信号がクランプレベルから高くなった分を低下させるために前記コンデンサから電流を放出して当該コンデンサの充電電圧を下降させる第１の放電部と、
前記信号処理部の出力信号と前記信号処理部の入力レンジの上限レベルとを比較し、前記出力信号が前記上限レベルを越えてその状態が前記基準信号の発生周期以上の時間継続したときに第４の駆動信号を出力する放電用の作動回路部と、この作動回路部からの第４の駆動信号が入力されたときに前記コンデンサの充電電圧の下降を早めるために当該コンデンサから電流を放電させる第２の放電部と、を備えたことを特徴とする。
この場合第２の放電部が複数設けられ、信号処理部の出力信号が上限レベルより高い状態の継続時間が長いほど、動作状態になる第２の放電部の数が多くなるように構成してもよい。
【００１５】
【発明の実施の形態】
（実施の形態１）
以下に、アナログの映像信号をディジタル信号に変換する受像機の画像信号処理装置に本発明を適用した実施の形態について説明する。図１は映像信号の信号路に本発明の実施の形態であるクランプ装置を組み合わせた回路の全体構成を示す図である。図中１はコンデンサ、１１は入力端、２はＡ／Ｄ変換器、１２は出力端であり、Ａ／Ｄ変換器２の出力側の信号路はｎ本配線されているが（ｎビットの場合）、便宜上１本で示してある。
【００１６】
この実施の形態が既に述べた図１９の従来回路と異なる点は、バッファ３の他にバッファ４を追加し、このバッファ４を駆動するための回路を設けたことにある。図１において、図１９の回路と同一部分若しくは相当部分は同一の符号を付してあるが、従来技術の項で述べた部分も含めて全体構成について説明する。Ａ／Ｄ変換器２は例えば８ビットのディジタル信号を出力し、０．５〜２．５Ｖのアナログ電圧を２５６階調の信号に変換するものとすると、第１の比較部である第１のコンパレータ（ディジタルコンパレータ）２１は、Ａ／Ｄ変換器２の出力信号（ディジタル信号）と例えばディジタル値「４」のクランプコードとを比較し、ディジタル信号が「４」よりも低くなったときにハイレベルの信号「Ｈ」を出力する。
【００１７】
第１のコンパレータ２１の出力側は、Ｎチャネルトランジスタ２２のゲートに接続され、このトランジスタ２２は、オンになったときにコンデンサ２３の電荷を抵抗Ｒ１及び当該トランジスタ２２を介して放電し、またオフになったときに電源＋Ｖｄｄから抵抗Ｒ２を通じてコンデンサ２３に充電する役割を持っている。抵抗Ｒ２及びコンデンサ２３の接続端は第１の電流供給部である第１のバッファ３の入力側に接続されている。このバッファ３はＰチャネルトランジスタ３１、３２及びＮチャネルトランジスタ３３、３４を組み合わせてなり、コンデンサ２３の充電電圧が低くなってノードａの電圧が低いときにＰチャネルトランジスタ３１、３２がオン、Ｎチャネルトランジスタ３３、３４がオフになって、電源＋Ｖｄｄからトランジスタ３１、３２を通じてコンデンサ１を充電する一方、コンデンサ２３の充電電圧が高いときにＰチャネルトランジスタ３１、３２がオフ、Ｎチャネルトランジスタ３３、３４がオンになってコンデンサ１の電荷を放電する役割を持つ。
【００１８】
そしてこの実施の形態では、前記ディジタル信号（Ａ／Ｄ変換器２の出力信号）とリミットコードとを比較する第２の比較部である第２のコンパレータ（ディジタルコンパレータ）５が設けられており、このコンパレータ５の出力側はインバータよりなるスイッチ部６を介して、第２の電流供給部である第２のバッファをなすＰチャネルトランジスタ４のゲートに接続されている。このトランジスタ４は、オンになったときに電源＋Ｖｄｄからコンデンサ１に電流を供給するように接続されている。ここで前記リミットコードは、例えば前記クランプコードのディジタル値「４」よりも低い例えばディジタル値「０」に設定される。この例における第２のコンパレータ５及びスイッチ部６は、特許請求の範囲の充電用の作動回路部に相当する。
【００１９】
この例では、前記ディジタル信号がリミットコードよりも低くなって第２のコンパレータ５からハイレベルの信号「Ｈ」が出力されたときにスイッチ部６からローレベルの信号「Ｌ」が出力されるが、このスイッチ部６は、例えば図２に示すように構成してもよい。図２（ａ）の例では第２のコンパレータ５から信号「Ｈ」が出力されたときにアナログスイッチ６１がオンになってノードａからあるいは別のバイアス電源からの信号がトランジスタ４のゲートに与えられ、当該トランジスタ４がオンになる。また第２のコンパレータ５から信号「Ｌ」が出力されたときにはアナログスイッチ６１がオフになると共にＰチャネルトランジスタ６２がオンになり、トランジスタ４がオフになる。
【００２０】
図２（ｂ）の例は、アナログスイッチ６１がオンしたときにトランジスタ４及びトランジスタ６３がカレントミラ−回路を形成し、電流源６４によりトランジスタ４が動作するように構成したものである。更に図２（ｃ）の例は、アナログスイッチ６１がオンしたときにトランジスタ４が自己バイアスされてオンになるように構成したものである。なお前記ディジタル信号がリミットコードよりも低くなったときの第２のコンパレータ５の出力の論理がトランジスタ４に対してコンデンサ１への電流供給動作を行わしめる場合には前記スイッチ部６は不要である。
【００２１】
次に上述実施の形態の作用について説明する。通常の映像信号が入力端１１に入力されているときは、Ｈシンクはクランプコード「４」に対応する電圧、例えば約０．０３Ｖのクランプレベルにクランプされており、このクランプレベルよりも低くなることもあるが、その程度は小さいのですぐにくランプレベルにクランプされる。即ち通常時には、ディジタル信号がクランプコード「４」よりも低くなると、トランジスタ２２がオンになってコンデンサ２３がトランジスタ２２を介して放電され、ノードａの電圧が低くなる。このためバッファ３のＰチャネルトランジスタ３１、３２がオンになって電源＋Ｖｄｄからトランジスタ３１、３２を介してコンデンサ１に充電され、ノードＶｉｎの電圧が上昇する。こうしてＨシンクの直流レベルがクランプレベルから下がった分だけフィードバック制御によりコンデンサ１に電流が供給され、Ｈシンクの直流レベルがクランプレベルにクランプされる。この例ではＨシンクから次のＨシンクまでが基準期間に相当し、Ｈシンクは特許請求の範囲のアナログ信号の基準区間の基準信号に相当し、第１のコンパレータ２１の出力信号「Ｈ」は第１の駆動信号に、また第１のコンパレータ２１の出力信号「Ｌ」は第２の駆動信号に夫々相当する。
【００２２】
またディジタル信号がクランプコード「４」よりも大きいときには、トランジスタ２２がオフになり、コンデンサ２３が電源＋Ｖｄｄから抵抗Ｒ２を介して充電されるが、この充電時定数はかなり大きくとってあるため、次のＨシンクが入力されるまでの間は、バッファ３のトランジスタ３３、３４はオンにならない。
【００２３】
ここで例えばカメラを切り換えたときに生じるＤＣバウンス信号、即ち明るさが０％の黒画面と明るさが１００％の白画面との間で切り換わると共に各々の直流レベルが異なるＤＣバウンス信号が入力端１１に入力されたとすると、黒画面から白画面に変化したときにＨシンクの直流レベルが急激に低下し、これに伴いＡ／Ｄ変換器２の出力信号（ディジタル信号）がリミットコードであるディジタル値「０」よりもかなり低いレベルまで下がる。このため第２のコンパレータ５から第２の駆動信号である「Ｈ」の信号が出力され、トランジスタ４がオンになり、コンデンサ１に対して第１のバッファ３による電流の供給に加えて、いわば追加バッファである第２のバッファ４から電流が追加供給され、コンデンサ１の充電が早められて、ノードＶｉｎにおけるＨシンクの直流レベルが速やかにクランプレベルに復帰する。
【００２４】
図３はこの様子を説明するためにノードＶｉｎにおける映像信号の一部を模式的に示す波形図であり、時刻ｔ０にて明るさ０％の黒画面から明るさ１００％の白画面に切り換っている。ＨシンクＳ１は時刻ｔ０にてリミットレベル（リミットコードに対応する直流レベル）よりもかなり低いレベルになるが、速やかに上昇する。
【００２５】
上述の実施の形態によれば、ディジタル信号がリミットコードよりも低くなると第１のバッファ３に加えて第２のバッファ４からもコンデンサ１に電流を供給しているので、例えばＤＣバウンス信号を入力した場合にＨシンクのレベルが急激に低下しても、ノードＶｉｎの電圧はクランプレベルに短時間で収束する。後述の実験例からも分かるが、例えば従来ではこの収束時間が７０ｍｓであったところ、上述実施の形態では数ｍｓになっている。
【００２６】
またノードＶｉｎの電圧がクランプレベルまで上昇する前に、リミットレベルを越えたときに追加バッファ（第２のバッファ）４はオフするので、パワーの大きいバッファを１個用いたときのようにノードＶｉｎの電圧がクランプレベルをオーバしてその後波を打って不安定になる（図２１参照）といったことがなく、高い安定性がある。
【００２７】
図４は本発明の他の実施の形態を示す図であり、第２のコンパレータ５の出力側に安定化回路部７を設けた点が図１の実施の形態と異なる。この安定化回路部７は、例えば図５に示すようにｋ個（ｋは２以上の整数）の遅延回路７１をシリーズに接続し、各遅延回路７１の出力端をアンド回路７２の入力側に接続して構成される。各遅延回路７１は、ハイレベルの信号「Ｈ」が入力されたときに所定時間遅れて「Ｈ」を出力し、ローレベルの信号「Ｌ」が入力されると直ちに出力が「Ｌ」となるように構成されている。この例では、第２のコンパレータ５、安定化回路部７及びスイッチ部６により作動回路部が構成されている。
【００２８】
図４の実施の形態では、ディジタル信号がリミットコードよりも低くなったときに１段目の遅延回路７１から「Ｈ」の信号が出力され、続いて２段目、３段目…ｋ段目の遅延回路７１から順次遅れて「Ｈ」の信号が出力される。そして１段目からｋ段目までの遅延回路５１の出力信号が全て「Ｈ」になったときに第２のバッファ４がオンとなり、ｋ段目の遅延回路７１の出力が「Ｈ」になる前にノードＶｉｎの電圧がリミットレベルよりも高いレベルに復帰すれば第２のバッファ４はオンにならない。
【００２９】
図６はこのような様子を示し、時刻ｔ０にて映像信号の直流レベル即ちノードＶｉｎの電圧がノイズにより一瞬だけリミットレベルより低くなっているが、ｎ段目の遅延回路７１の出力が「Ｈ」になる前にノードＶｉｎの電圧が復帰しているので第２のバッファ４はオンにならない。これに対し時刻ｔ１にてノードＶｉｎの電圧がリミットレベルよりも低くなり、その状態が１段目からｎ段目までの遅延回路７１の遅延時間を越えて時刻ｔｎまで続いたとすると、アンド回路７２から「Ｈ」が出力されて第２のバッファ４がオンになる。
従ってこのような実施の形態によれば、ノイズの発生により第２のバッファ５が誤動作することを防止でき、Ｈシンクの直流レベルの安定化が図れる。
【００３０】
図７は本発明の更に他の実施の形態を示し、この例では第２のコンパレータ５を用いずに第１のコンパレータ２１の出力端を、例えば既述と同様の構成の安定化回路部７に接続している。この場合第１のコンパレータ２１、安定化回路部７及びスイッチ部６により充電用の作動回路部が構成され、コンパレータが１個で済む利点がある。作動回路部は第２のコンパレータを備えてないが、ディジタル信号がクランプコード４より低下しても安定化回路部７が設けられているため、クランプレベルよりも低いあるリミットレベル即ち安定化回路部７の回路定数で決まるリミットレベルまで低下したときに第２のバッファ４に対して第２の駆動信号（スイッチ部６からの「Ｌ」の信号）が発せられる。
【００３１】
図８は本発明の更にまた他の実施の形態を示し、この例では第２のコンパレータ５の出力側に、安定化回路部８、スイッチ部６及び第２のバッファ４よりなる回路が複数段並列に接続されている。各安定化回路部８は、遅れ時間即ち第２のコンパレータ５から「Ｈ」の信号が入力されてから「Ｈ」の信号を出力するまでの時間が異なっており、例えば１段目の安定化回路部８（８−１）よりも２段目の安定化回路部８（８−２）の方が遅延時間が長く、順次段数が高くなるにつれて安定化回路部８の遅延時間が長くなるように構成されている。
【００３２】
従ってＨシンクの直流レベルがクランプレベルよりも低いあるレベルになると１段目の第２のバッファ４（４−１）が動作し、それよりも低いレベルになると２段目の第２のバッファ４（４−２）が動作するといった具合に、Ｈシンクの直流レベルが低くなるにつれて、順次各段の第２のバッファ４が動作する。つまりＨシンクの直流レベルが低いほど、動作する第２のバッファ４の数が増える。このことはＨシンクの直流レベルに応じて第２のバッファ４のパワーが変わるので、迅速に無駄なく直流レベルが復帰することになる。なお各段の第２のバッファ４は、互にパワー（サイズ）が異なっていてもよく、例えば高い段数のものほどパワーが大きくなるように構成してもよい。
【００３３】
以上において前記安定化回路部７、８としては、上述の例の他、カウンタとコンパレータとを組み合わせ、カウンタに信号「Ｈ」が入力された後カウントアップしたときにコンパレータから信号「Ｈ」が出力されるものでもよいし、あるいはリセット付き積分器とコンパレータとを組み合わせたものでもよい。リセット付き積分器を用いる場合には、当該積分器の入力信号を積分し、その積分値が所定値を越えたときにコンパレータから例えば信号「Ｈ」が出力されると共に、入力信号が一定値以下になったときに積分器がリセットされるように構成すればよく、この場合にはＡ／Ｄ変換器２を用いる代わりにアナログ信号が出力される信号処理部を用いたシステムにも適用することができる。
【００３４】
ここで本発明の実施の形態である図１に示す回路と従来の図１１に示す回路とを用い、ＤＣバウンス信号が入力され、０％黒画面から１００％白画面に切り換ったときのノードＶｉｎの電圧波形を図９の（ａ）、（ｂ）に夫々示す。なお上下の線の間は白抜きとしあるが、実際にはＨシンク及び画像情報信号からなる映像信号が連続したものであり、レコーダ上では塗り潰されている。この結果から分かるように、映像信号の直流レベルの急激な低下が起こった後の復帰に図９（ｂ）ではおよそ７０ｍｓ程度の時間を要しているが、図９（ａ）では数ｍｓしか要していない。
【００３５】
（実施の形態２）
次にＨシンクの直流レベルがＡ／Ｄ変換器２の入力レンジの上限を越えたときにその直流レベルを前記入力レンジの中に急速に収めるための回路について図１０を参照しながら説明する。この実施の形態では、前記ディジタル信号と入力レンジの上限に相当するリミットコード（上限側リミットコード）とを比較する第３の比較部である第３のコンパレータ５１が設けられており、このコンパレータ５１の出力側は継続時間監視部５２及びスイッチ部５３を介して、放電部である第３のバッファをなすＮチャネルトランジスタ９のゲートに接続されている。このスイッチ部５３としては、例えば既述した図２に示す回路と同様の回路を用いることができ、その例を図１１に示す。図１１において、６５はＮチャネルトランジスタ、６６はアナログスイッチ、６７は定電流源、６８はＮチャネルトランジスタであり、いずれの場合もディジタル信号が上昇して第３のコンパレ−タ５１の負入力端の信号が大きくなると「Ｌ」の信号が出力され、トランジスタ６５がオフ、アナログスイッチ６６がオンになり、第３のバッファ９がオンになる。
【００３６】
ここで前記第１のバッファ３はトランンジスタ３１、３２により第１の電流供給部が構成されるが、トランジスタ３３、３４によりコンデンサ１の電荷をアースに放電する放電部も構成しており、この放電部はこの例では特許請求の範囲の第１の放電部に相当する。この第１の放電部は第１のコンパレ−タ２１から出力される第２の駆動信号である「Ｌ」の信号に基づいて放電動作を行う。また第３のバッファをなすトランジスタ９は、オンになったときにコンデンサ１の電荷をアースに放電するものであり、この例では特許請求の範囲の第２の放電部に相当する。
【００３７】
上限側リミットコードは例えば入力レンジの上限に相当するディジタル値である「２５６」に設定され、第３のコンパレータ５１の負側の入力端に入力される。従ってＡ／Ｄ変換器２の出力信号（ディジタル信号）が「２５６」を越えると第３のコンパレータ５１から第４の駆動信号である「Ｌ」の信号が出力される。前記継続時間監視部５２は、第４の駆動信号がＨシンクの周期（発生周期）よりも長い時間継続して発生しているか否かを監視し、Ｈシンクの周期よりも長い時間発生していれば、第４の駆動信号をスイッチ部５３に出力する。スイッチ部５３は、継続時間監視部５２からの出力でトランジスタ９を駆動すればよいので回路図の上では必ずしも必要ではないが、実際に設計する場合には、例えば継続時間監視部５２からの出力に基づいて図示しないトランジスタを駆動し、バイアス電源からトランジスタ９のゲートに電圧を印加する構成などが採用される。
【００３８】
第３のバッファであるトランジスタ９はオンになるとコンパレータ１の電荷をアースに放電し、ノードＶｉｎの電圧を低下させるためのものである。従って前記ディジタル信号が入力レンジの上限であるリミットコード例えば「２５６」を越えたときにトランジスタ９がオンするという単純な構成では、Ｈシンクはクランプレベルに保持されているが、画素情報信号のレベルが上限レベルを越えている場合にもトランジスタ９がオンしてしまい、Ｈシンクが低下しまう。
【００３９】
図１２（ａ）はＨシンクの１周期の長さ（ＴＨ）を示しており、図１２（ｂ）は画素情報信号が入力レンジの上限を越えている状態を示している。図１２（ｃ）に示すようにＨシンクが入力レンジの上限を越えたときには、第３のコンパレータ５１からの第４の駆動信号は必ず前記ＴＨよりも長い時間継続しているので、継続時間監視部５２にて、Ｈシンクが上昇しているのかそれとも画素情報信号のみが上昇しているのかを区別するために第４の駆動信号が前記ＴＨよりも長い時間継続しているか否かを監視している。なお継続時間の設定値はＴＨ以上であればよく、システムなどに応じて適宜決められる。
【００４０】
また継続時間監視部５２は、第４の駆動信号が設定時間以上入力されたときに出力信号を発し（この場合この出力信号が第４の駆動信号となる）、第４の駆動信号の入力が消失したときに出力信号も消失するものであればよく、例えば既述の図５に示すような回路でもよいし、カウンタなどで構成してもよい。
【００４１】
図１３は例えば電源の投入時あるいは画面の切り換わり時にＨシンクが入力レベルの上限を越え、そのときに図１０の回路が動作してノードＶｉｎの電圧が下がる状態を示している。Ｈシンクが入力レベルの上限を越え、第３のコンパレータ５１からＴＨ以上の時間「Ｈ」の信号が出力され、時刻ｔ０にて第３のバッファ（トランジスタ）９がオンしたとすると、コンパレータ１の電荷が第３のバッファ９を通じてアースに放電され、ノードＶｉｎの電圧が急激に低下する。そしてノードＶｉｎの電圧が入力レベルの上限以下になると、つまりディジタル信号がリミットコード「２５６」以下になると第３のバッファ９がオフし、通常の放電動作つまり第１のバッファ３を通じて放電が行われる。この例では第３のコンパレータ５１、継続時間監視部５２及びスイッチ部５３により放電用の作動回路部が構成される。
【００４２】
このよう実施の形態によれば、Ｈシンクが入力レンジの上限レベルを越えたときには、第１のバッファ３による放電動作に加えて、第３のバッファ９による放電動作が行われるため、図１４に示す試験結果からも分かるように、Ｈシンクが入力レンジ内に復帰するまでの時間Ｔ１が従来の７０ｍｓから数ｍｓに短縮され、画像の乱れを抑えることができる。
【００４３】
更に本発明は図１５に示すように第３のコンパレータ５１の出力側に継続時間監視部５２、スイッチ部５３及び第３のバッファ９よりなる回路を複数段並列に接続するようにしてもよい。この場合１段目の継続時間監視部５２−１よりも２段目の継続時間監視部５２−２の設定時間を長くし、順次段数が高くなるにつれて設定時間が長くなるように構成されている。
【００４４】
このような構成によれば、次のような利点がある。即ち図１６に示すように画面Ａから別の画面Ｂに切り換えるときに（ｔ０は切り替え時である）、画面ＡではＨシンクが入力レンジの上限を越えているが、画面Ｂでは画素情報信号のみが前記上限を越えていたとする。このとき時刻ｔ１で第３のバッファ９がオンになり、電流の引き込みが大きいと、切り換わった画面ＢのＨシンクがクランプレベルよりも低下してしまう。このような状態を避けるために、先ず１段目の回路でＨシンクが上限をＴＨだけ越えたときには電流の弱い引き込みを行い、Ｈシンクがまだ上限を越えていれば２段目の回路の第３のバッファ９−２をオンにしてといった具合に、Ｈシンクが上限を越えている継続時間が長い程、順次電流の引き込みを強くしている。
【００４５】
なお各段の第３のバッファ９は互にパワー（サイズ）が異なっていてもよく、例えば高い段数のものほどパワーが大きくなるようにしてもよい。また図１６に示すような構成とする代わりに継続時間の設定値を２ＴＨいじょうにすれば、図１０に示すように１段の回路であってもよく、どちらを選択するかはシステムなどに応じて決めればよい。
【００４６】
以上において、実施の形態１で述べた回路を下限用復帰回路、実施の形態２で述べた回路を上限用復帰回路と呼ぶことにすると、図１７に示すようにこれらを組み合わせた回路としてクランプ装置を構成すれば、Ｈシンクが入力レンジの上側、下側のどちらに振れても画像の乱れを抑えることができる。
【００４７】
【発明の効果】
以上のように本発明によれば、アナログ信号を例えばＡ／Ｄ変換する場合に、アナログ信号の基準区間の基準信号の直流レベルがクランプレベルから急激に低下しても、速やかにクランプレベルに復帰しかつ安定化する。
またアナログ信号の基準区間の基準信号の直流レベルが信号処理部の入力レベルの上限例えばＡ／Ｄ変換器のレンジの上限を越えたときにも、速やかに上限レベルよりも低いレベルに復帰し、安定した信号処理がなされる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態を示す回路図である。
【図２】上記実施の形態のスイッチ部の他の例を示す回路図である。
【図３】上記実施の形態のノードＶｉｎの電圧波形を示す波形図である。
【図４】第１の実施の形態の他の例を示す回路図である。
【図５】図４の実施の形態の安定化回路部の一例を示す回路図である。
【図６】上記他の例の動作を説明するためのタイムチャートである。
【図７】第１の実施の形態の更に他の例を示す回路図である。
【図８】本発明の更にまた他の実施の形態を示す回路図である。
【図９】本発明のクランプ装置と従来のクランプ装置とについて映像信号の変化を比較するための説明図である。
【図１０】本発明の第２の実施の形態を示す回路図である。
【図１１】上記第２の実施の形態のスイッチ部の他の例を示す回路図である。
【図１２】 第２の実施の形態において、ディジタル信号が入力レンジの上限レベルを越えている時間がＨシンクの周期以上必要であることを示す説明図である。
【図１３】第２の実施の形態の動作を説明する波形図である。
【図１４】第２の実施の形態を用いて行った試験結果を示す説明図である。
【図１５】第２の実施の形態の他の例を示す回路図である。
【図１６】第２の実施の形態の他の例を用いた場合の利点を説明するための波形図である。
【図１７】第１の実施の形態と第２の実施の形態を組み合わせた回路を示す回路図である。
【図１８】映像信号を示す波形図である。
【図１９】従来のクランプ装置を示す回路図である。
【図２０】ＤＣバウンス信号と従来のクランプ装置のノードＶｉｎの電圧とを示す説明図である。
【図２１】従来のクランプ装置においてバッファのパワーを大きくした場合について、ＤＣバウンス信号に対するノードＶｉｎの電圧を示す説明図である。
【図２２】ＤＣバウンス信号と従来のクランプ装置のノードＶｉｎの電圧とを示す説明図である。
【符号の説明】
１ コンデンサ
２ アナログ／ディジタル変換器
２１ 第１の比較部であるディジタルコンパレータ
３ 第１の電流供給部であるバッファ
４ 第２の電流供給部であるバッファ
５ 第２の比較部であるディジタルコンパレータ
６ スイッチ部
７ 安定化回路部
７１ 遅延回路
７２ アンド回路
８ 安定化回路部
５１ 第３のコンパレ−タ
５２ 継続時間監視部
５３ スイッチ部
９ 第３のバッファ
【発明の属する技術分野】
本発明は、例えばディジタル画像処理を行う場合に用いられる映像信号のクランプ装置に関するものである。
【０００２】
【従来の技術】
テレビカメラから伝送される映像信号の水平シンク部分の波形は、例えば図１８に示すように水平同期信号（Ｈシンク）Ｓ１及び画素情報信号Ｓ２を含んでいる。この映像信号は受像機側でアナログ／ディジタル（Ａ／Ｄ）変換されるため、Ａ／Ｄ変換器の入力側で映像信号の直流電位を固定する、例えばＨシンクのパルスの直流レベルを一定の値に固定する必要がある。
【０００３】
そのため従来から例えば図１９に示すクランプ装置が用いられている。この回路の動作について簡単に述べると、映像信号は直流カット用コンデンサ１を通り、Ａ／Ｄ変換器２によりディジタル信号に変換される。このディジタル信号即ちＡ／Ｄ変換器２の出力信号はコンパレータ（ディジタルコンパレータ）２１により予め定めたクランプレベルに対応するクランプコードと比較され、クランプコードよりも小さいときにはＮチャネルトランジスタ２２がオンとなる。この結果コンデンサ２３に充電されていた電荷が抵抗Ｒ１及びトランジスタ２２を介して放電され、ノードａの電圧が下降し、これによりバッファ３のＰチャネルトランジスタ３１、３２がオンになる。このため電源＋Ｖｃｃからコンデンサ１に電流が流れ、コンデンサ１が充電され、ノードＶｉｎの電圧が上昇する。
【０００４】
逆に前記出力信号がクランプコードよりも大きいときには、トランジスタ２２はオフしており、コンデンサ２３は抵抗Ｒ２及びコンデンサ２３の時定数に基づいて電源Ｖｃｃから充電され、ノードａの電圧が上昇する。このためバッファ３のＮチャネルトランジスタ３３、３４がオンし、コンデンサ１の電荷はトランジスタ３３、３４を通って放電され、ノードＶｉｎの電圧が下降する。なおコンデンサ２３及び抵抗Ｒ２の時定数は、コンデンサ２３及び抵抗Ｒ１の時定数よりもかなり大きくとってあり、このためノードＶｉｎの電圧がクランプレベル以下になったときには速やかにコンデンサ１が充電されてノードＶｉｎの電圧が上昇するが、ノードＶｉｎの電圧がクランプレベルよりも大きいときのコンデンサ１の放電は極めて緩やかに行われ、従って上記の回路は実質Ｈシンクがクランプレベル以下になったときにクランプレベルに維持する働きをすることになる。
【０００５】
【発明が解決しようとする課題】
上述のクランプ装置によれば、Ｈシンク、詳しくはＨシンクの底の直流レベルがクランプレベル以下になっても直ちにフィードバックされてクランプレベルに維持されるが、Ｈシンクの直流レベルが急激に大きく低下すると、復帰に長い時間がかかり、Ｈシンクの直流レベルがＡ／Ｄ変換の範囲よりも低くなってしまい、クランプコードに復帰するまでの間同期がとれなくなり、この間画像は乱れてしまう。
【０００６】
このような状態は例えばカメラを切り換えたときに起こる。即ち明るさが０％の黒画面と明るさが１００％の白画面との間で切り換わり、しかも各々の直流レベルが異なるＤＣバウンス信号が受像機に入力されるが、図２０（ａ）に示すように黒画面から白画面に変化したときに直流レベルが急激に低下し、バッファ３からＡ／Ｄ変換器２の入力側のコンデンサ１を充電してＨシンクの直流レベルをクランプレベルにまで上昇させるのに長い時間例えば７０ｍｓを要する。図２０（ｂ）はこの様子を示し、ｔは直流レベルの復帰時間を示している。
【０００７】
このため従来では、ＤＣバウンス信号の入力時には画面の乱れを許容するかあるいは入力端の前段にクランプ回路などの前処理を行う回路を用いて画面の乱れを抑えるという手法も採用されていた。しかしながら前処理の回路を設けることはコストアップになっていた。
【０００８】
ところでＨシンクの直流レベルを速やかにクランプするためにはバッファ３のパワーを大きくすればつまりサイズの大きいトランジスタを用いて充電の時間を短くすればよいが、この場合には図２１に示すようにＨシンクの直流レベルが急激に上昇するもののクランプレベルを越えて高くなり過ぎ、その後低くなり過ぎ、しばらく波を打った格好になり、安定性に欠けるという別の問題が起こるし、また消費電力が大きいという不利益もある。
【０００９】
更にＨシンクがＡ／Ｄ変換器の入力レンジつまりＡ／Ｄ変換できる入力レベルの上限レベルを越えたときにも復帰に長い時間がかかる。このような状態は発生しにくいと考えられるが、電源をオンにしたときや、画面を切り換えたときに図２２（ａ）に示すようにＨシンクの直流レベルが大きく異なる場合などに起こることがある。図２２（ａ）は１００％の白画面から０％の黒画面に切り換わり、切り換わり先の画面の直流レベルが高い状態を示している。
【００１０】
しかしながらノードＶｉｎを下降させるための放電回路部分の時定数を大きくとってあるため、図２２（ｂ）に示すようにＨシンクの直流レベルが前記入力レンジの中に収まるまで長い時間例えば７０ｍｓ程度かかり、その間同期がとれず画面が流れてしまう。
【００１１】
本発明は、このような背景のもとになされたものであり、その目的は、映像信号をディジタル処理する場合のように、例えばアナログ信号をＡ／Ｄ変換する場合に、アナログ信号の基準区間の基準信号の直流レベルがクランプレベルから急激に低下しても、速やかにクランプレベルに復帰しかつ安定化するクランプ装置を提供することにある。
また基準信号の直流レベルが信号処理部例えばＡ／Ｄ変換器の入力レンジを越えたときにも速やかに入力レンジ内に復帰し信号処理の乱れ例えば画像の乱れを抑えることのできるクランプ装置を提供することにある。
【００１２】
【課題を解決するための手段】
本発明は、アナログ信号を信号処理部に入力する回路に適用され、前記信号処理部の出力信号に基づいて、前記アナログ信号の基準区間の基準信号の直流レベルが予め設定されたクランプレベルにクランプされるように前記信号処理部の入力側のコンデンサの充電電圧をフィ−ドバック制御するクランプ装置において、前記信号処理部の出力信号を予め定めたクランプレベルと比較し、前記出力信号がクランプレベルよりも低くなったときに第１の駆動信号を出力する第１の比較部と、
この第１の比較部からの第１の駆動信号が入力されたときに、前記基準信号がクランプレベルから低くなった分を補償するために前記コンデンサに電流を供給して当該コンデンサの充電電圧を上昇させる第１の電流供給部と、
前記信号処理部の出力信号を取り込み、当該出力信号が前記クランプレベルよりも低いリミットレベルよりも低くなったときに第２の駆動信号を出力する充電用の作動回路部と、
この作動回路部からの第２の駆動信号が入力されたときに前記コンデンサの充電電圧の上昇を早めるために当該コンデンサに電流を供給する第２の電流供給部と、を備えたことを特徴とする。前記アナログ信号は例えば映像信号であり、信号処理部は例えばアナログ／ディジタル変換器である。
【００１３】
充電用の作動回路部は、例えばクランプレベルよりも低いリミットレベルと信号処理部の出力信号とを比較し、前記出力信号がリミットレベルよりも低くなったときに第２の駆動信号を出力する第２の比較部を含む構成、または前記第２の比較部から出力される第２の駆動信号が所定時間継続したときに当該第２の駆動信号を第２の電流供給部に与える安定化回路部を含む構成、あるいは第１の比較部から出力される第１の駆動信号が所定時間継続したときに当該第１の駆動信号を第２の駆動信号として第２の電流供給部に与える安定化回路部を含む構成などとすることができる。
また本発明では、第２の電流供給部を複数設け、信号処理部の出力信号がリミットレベルより低い状態の継続時間が長いほど、動作状態になる第２の電流供給部の数が多くなるように構成することもできる。
【００１４】
他の発明は、アナログ信号を信号処理部に入力する回路に適用され、前記信号処理部の出力信号に基づいて、前記アナログ信号の基準区間の基準信号の直流レベルが予め設定されたクランプレベルにクランプされるように前記信号処理部の入力側のコンデンサの充電電圧をフィ−ドバック制御するクランプ装置において、
前記信号処理部の出力信号を予め定めたクランプレベルと比較し、前記出力信号がクランプレベルよりも高くなったときに第３の駆動信号を出力する第１の比較部と、
この第１の比較部からの第３の駆動信号が入力されたときに、前記基準信号がクランプレベルから高くなった分を低下させるために前記コンデンサから電流を放出して当該コンデンサの充電電圧を下降させる第１の放電部と、
前記信号処理部の出力信号と前記信号処理部の入力レンジの上限レベルとを比較し、前記出力信号が前記上限レベルを越えてその状態が前記基準信号の発生周期以上の時間継続したときに第４の駆動信号を出力する放電用の作動回路部と、この作動回路部からの第４の駆動信号が入力されたときに前記コンデンサの充電電圧の下降を早めるために当該コンデンサから電流を放電させる第２の放電部と、を備えたことを特徴とする。
この場合第２の放電部が複数設けられ、信号処理部の出力信号が上限レベルより高い状態の継続時間が長いほど、動作状態になる第２の放電部の数が多くなるように構成してもよい。
【００１５】
【発明の実施の形態】
（実施の形態１）
以下に、アナログの映像信号をディジタル信号に変換する受像機の画像信号処理装置に本発明を適用した実施の形態について説明する。図１は映像信号の信号路に本発明の実施の形態であるクランプ装置を組み合わせた回路の全体構成を示す図である。図中１はコンデンサ、１１は入力端、２はＡ／Ｄ変換器、１２は出力端であり、Ａ／Ｄ変換器２の出力側の信号路はｎ本配線されているが（ｎビットの場合）、便宜上１本で示してある。
【００１６】
この実施の形態が既に述べた図１９の従来回路と異なる点は、バッファ３の他にバッファ４を追加し、このバッファ４を駆動するための回路を設けたことにある。図１において、図１９の回路と同一部分若しくは相当部分は同一の符号を付してあるが、従来技術の項で述べた部分も含めて全体構成について説明する。Ａ／Ｄ変換器２は例えば８ビットのディジタル信号を出力し、０．５〜２．５Ｖのアナログ電圧を２５６階調の信号に変換するものとすると、第１の比較部である第１のコンパレータ（ディジタルコンパレータ）２１は、Ａ／Ｄ変換器２の出力信号（ディジタル信号）と例えばディジタル値「４」のクランプコードとを比較し、ディジタル信号が「４」よりも低くなったときにハイレベルの信号「Ｈ」を出力する。
【００１７】
第１のコンパレータ２１の出力側は、Ｎチャネルトランジスタ２２のゲートに接続され、このトランジスタ２２は、オンになったときにコンデンサ２３の電荷を抵抗Ｒ１及び当該トランジスタ２２を介して放電し、またオフになったときに電源＋Ｖｄｄから抵抗Ｒ２を通じてコンデンサ２３に充電する役割を持っている。抵抗Ｒ２及びコンデンサ２３の接続端は第１の電流供給部である第１のバッファ３の入力側に接続されている。このバッファ３はＰチャネルトランジスタ３１、３２及びＮチャネルトランジスタ３３、３４を組み合わせてなり、コンデンサ２３の充電電圧が低くなってノードａの電圧が低いときにＰチャネルトランジスタ３１、３２がオン、Ｎチャネルトランジスタ３３、３４がオフになって、電源＋Ｖｄｄからトランジスタ３１、３２を通じてコンデンサ１を充電する一方、コンデンサ２３の充電電圧が高いときにＰチャネルトランジスタ３１、３２がオフ、Ｎチャネルトランジスタ３３、３４がオンになってコンデンサ１の電荷を放電する役割を持つ。
【００１８】
そしてこの実施の形態では、前記ディジタル信号（Ａ／Ｄ変換器２の出力信号）とリミットコードとを比較する第２の比較部である第２のコンパレータ（ディジタルコンパレータ）５が設けられており、このコンパレータ５の出力側はインバータよりなるスイッチ部６を介して、第２の電流供給部である第２のバッファをなすＰチャネルトランジスタ４のゲートに接続されている。このトランジスタ４は、オンになったときに電源＋Ｖｄｄからコンデンサ１に電流を供給するように接続されている。ここで前記リミットコードは、例えば前記クランプコードのディジタル値「４」よりも低い例えばディジタル値「０」に設定される。この例における第２のコンパレータ５及びスイッチ部６は、特許請求の範囲の充電用の作動回路部に相当する。
【００１９】
この例では、前記ディジタル信号がリミットコードよりも低くなって第２のコンパレータ５からハイレベルの信号「Ｈ」が出力されたときにスイッチ部６からローレベルの信号「Ｌ」が出力されるが、このスイッチ部６は、例えば図２に示すように構成してもよい。図２（ａ）の例では第２のコンパレータ５から信号「Ｈ」が出力されたときにアナログスイッチ６１がオンになってノードａからあるいは別のバイアス電源からの信号がトランジスタ４のゲートに与えられ、当該トランジスタ４がオンになる。また第２のコンパレータ５から信号「Ｌ」が出力されたときにはアナログスイッチ６１がオフになると共にＰチャネルトランジスタ６２がオンになり、トランジスタ４がオフになる。
【００２０】
図２（ｂ）の例は、アナログスイッチ６１がオンしたときにトランジスタ４及びトランジスタ６３がカレントミラ−回路を形成し、電流源６４によりトランジスタ４が動作するように構成したものである。更に図２（ｃ）の例は、アナログスイッチ６１がオンしたときにトランジスタ４が自己バイアスされてオンになるように構成したものである。なお前記ディジタル信号がリミットコードよりも低くなったときの第２のコンパレータ５の出力の論理がトランジスタ４に対してコンデンサ１への電流供給動作を行わしめる場合には前記スイッチ部６は不要である。
【００２１】
次に上述実施の形態の作用について説明する。通常の映像信号が入力端１１に入力されているときは、Ｈシンクはクランプコード「４」に対応する電圧、例えば約０．０３Ｖのクランプレベルにクランプされており、このクランプレベルよりも低くなることもあるが、その程度は小さいのですぐにくランプレベルにクランプされる。即ち通常時には、ディジタル信号がクランプコード「４」よりも低くなると、トランジスタ２２がオンになってコンデンサ２３がトランジスタ２２を介して放電され、ノードａの電圧が低くなる。このためバッファ３のＰチャネルトランジスタ３１、３２がオンになって電源＋Ｖｄｄからトランジスタ３１、３２を介してコンデンサ１に充電され、ノードＶｉｎの電圧が上昇する。こうしてＨシンクの直流レベルがクランプレベルから下がった分だけフィードバック制御によりコンデンサ１に電流が供給され、Ｈシンクの直流レベルがクランプレベルにクランプされる。この例ではＨシンクから次のＨシンクまでが基準期間に相当し、Ｈシンクは特許請求の範囲のアナログ信号の基準区間の基準信号に相当し、第１のコンパレータ２１の出力信号「Ｈ」は第１の駆動信号に、また第１のコンパレータ２１の出力信号「Ｌ」は第２の駆動信号に夫々相当する。
【００２２】
またディジタル信号がクランプコード「４」よりも大きいときには、トランジスタ２２がオフになり、コンデンサ２３が電源＋Ｖｄｄから抵抗Ｒ２を介して充電されるが、この充電時定数はかなり大きくとってあるため、次のＨシンクが入力されるまでの間は、バッファ３のトランジスタ３３、３４はオンにならない。
【００２３】
ここで例えばカメラを切り換えたときに生じるＤＣバウンス信号、即ち明るさが０％の黒画面と明るさが１００％の白画面との間で切り換わると共に各々の直流レベルが異なるＤＣバウンス信号が入力端１１に入力されたとすると、黒画面から白画面に変化したときにＨシンクの直流レベルが急激に低下し、これに伴いＡ／Ｄ変換器２の出力信号（ディジタル信号）がリミットコードであるディジタル値「０」よりもかなり低いレベルまで下がる。このため第２のコンパレータ５から第２の駆動信号である「Ｈ」の信号が出力され、トランジスタ４がオンになり、コンデンサ１に対して第１のバッファ３による電流の供給に加えて、いわば追加バッファである第２のバッファ４から電流が追加供給され、コンデンサ１の充電が早められて、ノードＶｉｎにおけるＨシンクの直流レベルが速やかにクランプレベルに復帰する。
【００２４】
図３はこの様子を説明するためにノードＶｉｎにおける映像信号の一部を模式的に示す波形図であり、時刻ｔ０にて明るさ０％の黒画面から明るさ１００％の白画面に切り換っている。ＨシンクＳ１は時刻ｔ０にてリミットレベル（リミットコードに対応する直流レベル）よりもかなり低いレベルになるが、速やかに上昇する。
【００２５】
上述の実施の形態によれば、ディジタル信号がリミットコードよりも低くなると第１のバッファ３に加えて第２のバッファ４からもコンデンサ１に電流を供給しているので、例えばＤＣバウンス信号を入力した場合にＨシンクのレベルが急激に低下しても、ノードＶｉｎの電圧はクランプレベルに短時間で収束する。後述の実験例からも分かるが、例えば従来ではこの収束時間が７０ｍｓであったところ、上述実施の形態では数ｍｓになっている。
【００２６】
またノードＶｉｎの電圧がクランプレベルまで上昇する前に、リミットレベルを越えたときに追加バッファ（第２のバッファ）４はオフするので、パワーの大きいバッファを１個用いたときのようにノードＶｉｎの電圧がクランプレベルをオーバしてその後波を打って不安定になる（図２１参照）といったことがなく、高い安定性がある。
【００２７】
図４は本発明の他の実施の形態を示す図であり、第２のコンパレータ５の出力側に安定化回路部７を設けた点が図１の実施の形態と異なる。この安定化回路部７は、例えば図５に示すようにｋ個（ｋは２以上の整数）の遅延回路７１をシリーズに接続し、各遅延回路７１の出力端をアンド回路７２の入力側に接続して構成される。各遅延回路７１は、ハイレベルの信号「Ｈ」が入力されたときに所定時間遅れて「Ｈ」を出力し、ローレベルの信号「Ｌ」が入力されると直ちに出力が「Ｌ」となるように構成されている。この例では、第２のコンパレータ５、安定化回路部７及びスイッチ部６により作動回路部が構成されている。
【００２８】
図４の実施の形態では、ディジタル信号がリミットコードよりも低くなったときに１段目の遅延回路７１から「Ｈ」の信号が出力され、続いて２段目、３段目…ｋ段目の遅延回路７１から順次遅れて「Ｈ」の信号が出力される。そして１段目からｋ段目までの遅延回路５１の出力信号が全て「Ｈ」になったときに第２のバッファ４がオンとなり、ｋ段目の遅延回路７１の出力が「Ｈ」になる前にノードＶｉｎの電圧がリミットレベルよりも高いレベルに復帰すれば第２のバッファ４はオンにならない。
【００２９】
図６はこのような様子を示し、時刻ｔ０にて映像信号の直流レベル即ちノードＶｉｎの電圧がノイズにより一瞬だけリミットレベルより低くなっているが、ｎ段目の遅延回路７１の出力が「Ｈ」になる前にノードＶｉｎの電圧が復帰しているので第２のバッファ４はオンにならない。これに対し時刻ｔ１にてノードＶｉｎの電圧がリミットレベルよりも低くなり、その状態が１段目からｎ段目までの遅延回路７１の遅延時間を越えて時刻ｔｎまで続いたとすると、アンド回路７２から「Ｈ」が出力されて第２のバッファ４がオンになる。
従ってこのような実施の形態によれば、ノイズの発生により第２のバッファ５が誤動作することを防止でき、Ｈシンクの直流レベルの安定化が図れる。
【００３０】
図７は本発明の更に他の実施の形態を示し、この例では第２のコンパレータ５を用いずに第１のコンパレータ２１の出力端を、例えば既述と同様の構成の安定化回路部７に接続している。この場合第１のコンパレータ２１、安定化回路部７及びスイッチ部６により充電用の作動回路部が構成され、コンパレータが１個で済む利点がある。作動回路部は第２のコンパレータを備えてないが、ディジタル信号がクランプコード４より低下しても安定化回路部７が設けられているため、クランプレベルよりも低いあるリミットレベル即ち安定化回路部７の回路定数で決まるリミットレベルまで低下したときに第２のバッファ４に対して第２の駆動信号（スイッチ部６からの「Ｌ」の信号）が発せられる。
【００３１】
図８は本発明の更にまた他の実施の形態を示し、この例では第２のコンパレータ５の出力側に、安定化回路部８、スイッチ部６及び第２のバッファ４よりなる回路が複数段並列に接続されている。各安定化回路部８は、遅れ時間即ち第２のコンパレータ５から「Ｈ」の信号が入力されてから「Ｈ」の信号を出力するまでの時間が異なっており、例えば１段目の安定化回路部８（８−１）よりも２段目の安定化回路部８（８−２）の方が遅延時間が長く、順次段数が高くなるにつれて安定化回路部８の遅延時間が長くなるように構成されている。
【００３２】
従ってＨシンクの直流レベルがクランプレベルよりも低いあるレベルになると１段目の第２のバッファ４（４−１）が動作し、それよりも低いレベルになると２段目の第２のバッファ４（４−２）が動作するといった具合に、Ｈシンクの直流レベルが低くなるにつれて、順次各段の第２のバッファ４が動作する。つまりＨシンクの直流レベルが低いほど、動作する第２のバッファ４の数が増える。このことはＨシンクの直流レベルに応じて第２のバッファ４のパワーが変わるので、迅速に無駄なく直流レベルが復帰することになる。なお各段の第２のバッファ４は、互にパワー（サイズ）が異なっていてもよく、例えば高い段数のものほどパワーが大きくなるように構成してもよい。
【００３３】
以上において前記安定化回路部７、８としては、上述の例の他、カウンタとコンパレータとを組み合わせ、カウンタに信号「Ｈ」が入力された後カウントアップしたときにコンパレータから信号「Ｈ」が出力されるものでもよいし、あるいはリセット付き積分器とコンパレータとを組み合わせたものでもよい。リセット付き積分器を用いる場合には、当該積分器の入力信号を積分し、その積分値が所定値を越えたときにコンパレータから例えば信号「Ｈ」が出力されると共に、入力信号が一定値以下になったときに積分器がリセットされるように構成すればよく、この場合にはＡ／Ｄ変換器２を用いる代わりにアナログ信号が出力される信号処理部を用いたシステムにも適用することができる。
【００３４】
ここで本発明の実施の形態である図１に示す回路と従来の図１１に示す回路とを用い、ＤＣバウンス信号が入力され、０％黒画面から１００％白画面に切り換ったときのノードＶｉｎの電圧波形を図９の（ａ）、（ｂ）に夫々示す。なお上下の線の間は白抜きとしあるが、実際にはＨシンク及び画像情報信号からなる映像信号が連続したものであり、レコーダ上では塗り潰されている。この結果から分かるように、映像信号の直流レベルの急激な低下が起こった後の復帰に図９（ｂ）ではおよそ７０ｍｓ程度の時間を要しているが、図９（ａ）では数ｍｓしか要していない。
【００３５】
（実施の形態２）
次にＨシンクの直流レベルがＡ／Ｄ変換器２の入力レンジの上限を越えたときにその直流レベルを前記入力レンジの中に急速に収めるための回路について図１０を参照しながら説明する。この実施の形態では、前記ディジタル信号と入力レンジの上限に相当するリミットコード（上限側リミットコード）とを比較する第３の比較部である第３のコンパレータ５１が設けられており、このコンパレータ５１の出力側は継続時間監視部５２及びスイッチ部５３を介して、放電部である第３のバッファをなすＮチャネルトランジスタ９のゲートに接続されている。このスイッチ部５３としては、例えば既述した図２に示す回路と同様の回路を用いることができ、その例を図１１に示す。図１１において、６５はＮチャネルトランジスタ、６６はアナログスイッチ、６７は定電流源、６８はＮチャネルトランジスタであり、いずれの場合もディジタル信号が上昇して第３のコンパレ−タ５１の負入力端の信号が大きくなると「Ｌ」の信号が出力され、トランジスタ６５がオフ、アナログスイッチ６６がオンになり、第３のバッファ９がオンになる。
【００３６】
ここで前記第１のバッファ３はトランンジスタ３１、３２により第１の電流供給部が構成されるが、トランジスタ３３、３４によりコンデンサ１の電荷をアースに放電する放電部も構成しており、この放電部はこの例では特許請求の範囲の第１の放電部に相当する。この第１の放電部は第１のコンパレ−タ２１から出力される第２の駆動信号である「Ｌ」の信号に基づいて放電動作を行う。また第３のバッファをなすトランジスタ９は、オンになったときにコンデンサ１の電荷をアースに放電するものであり、この例では特許請求の範囲の第２の放電部に相当する。
【００３７】
上限側リミットコードは例えば入力レンジの上限に相当するディジタル値である「２５６」に設定され、第３のコンパレータ５１の負側の入力端に入力される。従ってＡ／Ｄ変換器２の出力信号（ディジタル信号）が「２５６」を越えると第３のコンパレータ５１から第４の駆動信号である「Ｌ」の信号が出力される。前記継続時間監視部５２は、第４の駆動信号がＨシンクの周期（発生周期）よりも長い時間継続して発生しているか否かを監視し、Ｈシンクの周期よりも長い時間発生していれば、第４の駆動信号をスイッチ部５３に出力する。スイッチ部５３は、継続時間監視部５２からの出力でトランジスタ９を駆動すればよいので回路図の上では必ずしも必要ではないが、実際に設計する場合には、例えば継続時間監視部５２からの出力に基づいて図示しないトランジスタを駆動し、バイアス電源からトランジスタ９のゲートに電圧を印加する構成などが採用される。
【００３８】
第３のバッファであるトランジスタ９はオンになるとコンパレータ１の電荷をアースに放電し、ノードＶｉｎの電圧を低下させるためのものである。従って前記ディジタル信号が入力レンジの上限であるリミットコード例えば「２５６」を越えたときにトランジスタ９がオンするという単純な構成では、Ｈシンクはクランプレベルに保持されているが、画素情報信号のレベルが上限レベルを越えている場合にもトランジスタ９がオンしてしまい、Ｈシンクが低下しまう。
【００３９】
図１２（ａ）はＨシンクの１周期の長さ（ＴＨ）を示しており、図１２（ｂ）は画素情報信号が入力レンジの上限を越えている状態を示している。図１２（ｃ）に示すようにＨシンクが入力レンジの上限を越えたときには、第３のコンパレータ５１からの第４の駆動信号は必ず前記ＴＨよりも長い時間継続しているので、継続時間監視部５２にて、Ｈシンクが上昇しているのかそれとも画素情報信号のみが上昇しているのかを区別するために第４の駆動信号が前記ＴＨよりも長い時間継続しているか否かを監視している。なお継続時間の設定値はＴＨ以上であればよく、システムなどに応じて適宜決められる。
【００４０】
また継続時間監視部５２は、第４の駆動信号が設定時間以上入力されたときに出力信号を発し（この場合この出力信号が第４の駆動信号となる）、第４の駆動信号の入力が消失したときに出力信号も消失するものであればよく、例えば既述の図５に示すような回路でもよいし、カウンタなどで構成してもよい。
【００４１】
図１３は例えば電源の投入時あるいは画面の切り換わり時にＨシンクが入力レベルの上限を越え、そのときに図１０の回路が動作してノードＶｉｎの電圧が下がる状態を示している。Ｈシンクが入力レベルの上限を越え、第３のコンパレータ５１からＴＨ以上の時間「Ｈ」の信号が出力され、時刻ｔ０にて第３のバッファ（トランジスタ）９がオンしたとすると、コンパレータ１の電荷が第３のバッファ９を通じてアースに放電され、ノードＶｉｎの電圧が急激に低下する。そしてノードＶｉｎの電圧が入力レベルの上限以下になると、つまりディジタル信号がリミットコード「２５６」以下になると第３のバッファ９がオフし、通常の放電動作つまり第１のバッファ３を通じて放電が行われる。この例では第３のコンパレータ５１、継続時間監視部５２及びスイッチ部５３により放電用の作動回路部が構成される。
【００４２】
このよう実施の形態によれば、Ｈシンクが入力レンジの上限レベルを越えたときには、第１のバッファ３による放電動作に加えて、第３のバッファ９による放電動作が行われるため、図１４に示す試験結果からも分かるように、Ｈシンクが入力レンジ内に復帰するまでの時間Ｔ１が従来の７０ｍｓから数ｍｓに短縮され、画像の乱れを抑えることができる。
【００４３】
更に本発明は図１５に示すように第３のコンパレータ５１の出力側に継続時間監視部５２、スイッチ部５３及び第３のバッファ９よりなる回路を複数段並列に接続するようにしてもよい。この場合１段目の継続時間監視部５２−１よりも２段目の継続時間監視部５２−２の設定時間を長くし、順次段数が高くなるにつれて設定時間が長くなるように構成されている。
【００４４】
このような構成によれば、次のような利点がある。即ち図１６に示すように画面Ａから別の画面Ｂに切り換えるときに（ｔ０は切り替え時である）、画面ＡではＨシンクが入力レンジの上限を越えているが、画面Ｂでは画素情報信号のみが前記上限を越えていたとする。このとき時刻ｔ１で第３のバッファ９がオンになり、電流の引き込みが大きいと、切り換わった画面ＢのＨシンクがクランプレベルよりも低下してしまう。このような状態を避けるために、先ず１段目の回路でＨシンクが上限をＴＨだけ越えたときには電流の弱い引き込みを行い、Ｈシンクがまだ上限を越えていれば２段目の回路の第３のバッファ９−２をオンにしてといった具合に、Ｈシンクが上限を越えている継続時間が長い程、順次電流の引き込みを強くしている。
【００４５】
なお各段の第３のバッファ９は互にパワー（サイズ）が異なっていてもよく、例えば高い段数のものほどパワーが大きくなるようにしてもよい。また図１６に示すような構成とする代わりに継続時間の設定値を２ＴＨいじょうにすれば、図１０に示すように１段の回路であってもよく、どちらを選択するかはシステムなどに応じて決めればよい。
【００４６】
以上において、実施の形態１で述べた回路を下限用復帰回路、実施の形態２で述べた回路を上限用復帰回路と呼ぶことにすると、図１７に示すようにこれらを組み合わせた回路としてクランプ装置を構成すれば、Ｈシンクが入力レンジの上側、下側のどちらに振れても画像の乱れを抑えることができる。
【００４７】
【発明の効果】
以上のように本発明によれば、アナログ信号を例えばＡ／Ｄ変換する場合に、アナログ信号の基準区間の基準信号の直流レベルがクランプレベルから急激に低下しても、速やかにクランプレベルに復帰しかつ安定化する。
またアナログ信号の基準区間の基準信号の直流レベルが信号処理部の入力レベルの上限例えばＡ／Ｄ変換器のレンジの上限を越えたときにも、速やかに上限レベルよりも低いレベルに復帰し、安定した信号処理がなされる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態を示す回路図である。
【図２】上記実施の形態のスイッチ部の他の例を示す回路図である。
【図３】上記実施の形態のノードＶｉｎの電圧波形を示す波形図である。
【図４】第１の実施の形態の他の例を示す回路図である。
【図５】図４の実施の形態の安定化回路部の一例を示す回路図である。
【図６】上記他の例の動作を説明するためのタイムチャートである。
【図７】第１の実施の形態の更に他の例を示す回路図である。
【図８】本発明の更にまた他の実施の形態を示す回路図である。
【図９】本発明のクランプ装置と従来のクランプ装置とについて映像信号の変化を比較するための説明図である。
【図１０】本発明の第２の実施の形態を示す回路図である。
【図１１】上記第２の実施の形態のスイッチ部の他の例を示す回路図である。
【図１２】 第２の実施の形態において、ディジタル信号が入力レンジの上限レベルを越えている時間がＨシンクの周期以上必要であることを示す説明図である。
【図１３】第２の実施の形態の動作を説明する波形図である。
【図１４】第２の実施の形態を用いて行った試験結果を示す説明図である。
【図１５】第２の実施の形態の他の例を示す回路図である。
【図１６】第２の実施の形態の他の例を用いた場合の利点を説明するための波形図である。
【図１７】第１の実施の形態と第２の実施の形態を組み合わせた回路を示す回路図である。
【図１８】映像信号を示す波形図である。
【図１９】従来のクランプ装置を示す回路図である。
【図２０】ＤＣバウンス信号と従来のクランプ装置のノードＶｉｎの電圧とを示す説明図である。
【図２１】従来のクランプ装置においてバッファのパワーを大きくした場合について、ＤＣバウンス信号に対するノードＶｉｎの電圧を示す説明図である。
【図２２】ＤＣバウンス信号と従来のクランプ装置のノードＶｉｎの電圧とを示す説明図である。
【符号の説明】
１ コンデンサ
２ アナログ／ディジタル変換器
２１ 第１の比較部であるディジタルコンパレータ
３ 第１の電流供給部であるバッファ
４ 第２の電流供給部であるバッファ
５ 第２の比較部であるディジタルコンパレータ
６ スイッチ部
７ 安定化回路部
７１ 遅延回路
７２ アンド回路
８ 安定化回路部
５１ 第３のコンパレ−タ
５２ 継続時間監視部
５３ スイッチ部
９ 第３のバッファ
Claims (5)
- アナログ信号を信号処理部に入力する回路に適用され、前記信号処理部の出力信号に基づいて、前記アナログ信号の基準区間の基準信号の直流レベルが予め設定されたクランプレベルにクランプされるように前記信号処理部の入力側のコンデンサの充電電圧をフィ−ドバック制御するクランプ装置において、
前記信号処理部の出力信号を予め定めたクランプレベルと比較し、前記出力信号がクランプレベルよりも低くなったときに第１の駆動信号を出力する第１の比較部と、
この第１の比較部からの第１の駆動信号が入力されたときに、前記基準信号がクランプレベルから低くなった分を補償するために前記コンデンサに電流を供給して当該コンデンサの充電電圧を上昇させる第１の電流供給部と、
前記信号処理部の出力信号を取り込み、当該出力信号が前記クランプレベルよりも低いリミットレベルよりも低くなったときに第２の駆動信号を出力する充電用の作動回路部と、
この作動回路部からの第２の駆動信号が入力されたときに前記コンデンサの充電電圧の上昇を早めるために当該コンデンサに電流を供給する第２の電流供給部と、
を備え、前記第２の電流供給部は複数設けられ、信号処理部の出力信号がリミットレベルより低い状態の継続時間が長いほど、動作状態になる第２の電流供給部の数が多くなるように構成され、前記第２の電流供給部は、互いに異なるタイミングで動作状態になり、その動作タイミングが遅いものほど供給する電流が大きくなるように設定されていることを特徴とするクランプ装置。 - 充電用の作動回路部はクランプレベルよりも低いリミットレベルと信号処理部の出力信号とを比較し、前記出力信号がリミットレベルよりも低くなったときに第２の駆動信号を出力する第２の比較部を含むことを特徴とする請求項１記載のクランプ装置。
- 充電用の作動回路部は、第２の比較部から出力される第２の駆動信号が所定時間継続したときに当該第２の駆動信号を第２の電流供給部に与える安定化回路部を含むことを特徴とする請求項２記載のクランプ装置。
- アナログ信号を信号処理部に入力する回路に適用され、前記信号処理部の出力信号に基づいて、前記アナログ信号の基準区間の基準信号の直流レベルが予め設定されたクランプレベルにクランプされるように前記信号処理部の入力側のコンデンサの充電電圧をフィ−ドバック制御するクランプ装置において、
前記信号処理部の出力信号を予め定めたクランプレベルと比較し、前記出力信号がクランプレベルよりも高くなったときに第３の駆動信号を出力する第１の比較部と、
この第１の比較部からの第３の駆動信号が入力されたときに、前記基準信号がクランプレベルから高くなった分を低下させるために前記コンデンサから電流を放出して当該コンデンサの充電電圧を下降させる第１の放電部と、
前記信号処理部の出力信号と前記信号処理部の入力レンジの上限レベルとを比較し、前記出力信号が前記上限レベルを越えてその状態が前記基準信号の発生周期以上の時間継続したときに第４の駆動信号を出力する放電用の作動回路部と、
この作動回路部からの第４の駆動信号が入力されたときに前記コンデンサの充電電圧の下降を早めるために当該コンデンサから電流を放電させる第２の放電部と、
を備え、第２の放電部は複数設けられ、信号処理部の出力信号が上限レベルより高い状態の継続時間が長いほど、動作状態になる第２の放電部の数が多くなるように構成され、前記第２の放電部は互いに異なるタイミングで動作状態になり、その動作タイミングが遅いものほど放電させる電流が大きくなるように設定されていることを特徴とするクランプ装置。 - 放電用の作動回路部は、信号処理部の入力レンジの上限レベルと信号処理部の出力信号とを比較し、前記出力信号が上限レベルを越えたときに第４の駆動信号を出力する第３の比較部と、この第３の比較部から出力される第４の駆動信号が所定時間継続したときに当該第４の駆動信号を第２の放電部に与える継続時間監視部と、を含むことを特徴とする請求項４記載のクランプ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32226297A JP4002644B2 (ja) | 1997-11-06 | 1997-11-06 | クランプ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32226297A JP4002644B2 (ja) | 1997-11-06 | 1997-11-06 | クランプ装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JPH11146229A JPH11146229A (ja) | 1999-05-28 |
| JPH11146229A6 JPH11146229A6 (ja) | 2004-10-07 |
| JP4002644B2 true JP4002644B2 (ja) | 2007-11-07 |
Family
ID=18141695
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32226297A Expired - Fee Related JP4002644B2 (ja) | 1997-11-06 | 1997-11-06 | クランプ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4002644B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2835327B1 (fr) | 2002-01-31 | 2004-08-27 | St Microelectronics Sa | Dispositif de calibrage pour un etage d'entree video |
| JP6014224B2 (ja) * | 2015-09-03 | 2016-10-25 | ラピスセミコンダクタ株式会社 | クランプ回路、半導体装置、信号処理システム、及び信号クランプ方法 |
-
1997
- 1997-11-06 JP JP32226297A patent/JP4002644B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11146229A (ja) | 1999-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6744224B2 (en) | Rush current limiting circuit for a PFM control charge pump | |
| US6738272B2 (en) | Charge pump rush current limiting circuit | |
| US5939938A (en) | Amplifier circuit with reduced DC power related turn-on and turn-off transients | |
| KR101013891B1 (ko) | 전압 변화 제어 회로 및 방법 | |
| US7375572B2 (en) | Clamping circuit | |
| US8098018B2 (en) | Pulse dimming circuit and the method thereof | |
| CN114189233A (zh) | 驱动控制电路 | |
| US6194913B1 (en) | Output circuit for digital integrated circuit devices | |
| JP4002644B2 (ja) | クランプ装置 | |
| JPH11146229A6 (ja) | クランプ装置 | |
| US7034601B2 (en) | Hybrid inductive-capacitive charge pump with high diode driving capability | |
| US11309893B2 (en) | Drive circuit | |
| JP3097493B2 (ja) | Ｄｃ／ｄｃコンバータ | |
| JP2737452B2 (ja) | 電源システム | |
| US10637454B2 (en) | Pulse-width modulation controller and tri-state voltage generation method | |
| US20180287599A1 (en) | Controller, control method, ad converter, and ad conversion method | |
| JPH06276677A (ja) | 突入電流防止回路 | |
| JP3202957B2 (ja) | ビデオ信号用電源回路 | |
| JP2001275012A (ja) | 映像信号の利得制御回路 | |
| JPH113125A (ja) | 電源回路 | |
| JP4231992B2 (ja) | スイッチトキャパシタ電源装置およびその昇降圧比切換制御方法ならびにスイッチ駆動回路 | |
| NL192283C (nl) | Digitale videosignaalprocessor voor een televisie-ontvanginrichting ingericht voor het in een beeld-in-beeld (PIP)-modus weergeven van ten minste een subschermbeeld in een hoofdschermbeeld op een bijbehorend beeldscherm. | |
| JP2003216112A (ja) | 液晶駆動回路 | |
| JP5058704B2 (ja) | 映像回路 | |
| JP3135181B2 (ja) | 電源回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040709 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040709 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041014 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20041005 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070209 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070220 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070521 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070807 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070820 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100824 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110824 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110824 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120824 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120824 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130824 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |