KR970008907A - A/d 변환기에서 최적 다이나믹 레인지를 유지하기 위한 a/d 변환기의 기준 레벨 조정 회로 및 방법 - Google Patents
A/d 변환기에서 최적 다이나믹 레인지를 유지하기 위한 a/d 변환기의 기준 레벨 조정 회로 및 방법 Download PDFInfo
- Publication number
- KR970008907A KR970008907A KR1019960032117A KR19960032117A KR970008907A KR 970008907 A KR970008907 A KR 970008907A KR 1019960032117 A KR1019960032117 A KR 1019960032117A KR 19960032117 A KR19960032117 A KR 19960032117A KR 970008907 A KR970008907 A KR 970008907A
- Authority
- KR
- South Korea
- Prior art keywords
- converter
- voltage
- reference voltage
- quot
- sets
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/18—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging
- H03M1/181—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging in feedback mode, i.e. by determining the range to be selected from one or more previous digital output values
- H03M1/182—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging in feedback mode, i.e. by determining the range to be selected from one or more previous digital output values the feedback signal controlling the reference levels of the analogue/digital converter
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0602—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
- H03M1/0604—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic at one point, i.e. by adjusting a single reference value, e.g. bias or gain error
- H03M1/0607—Offset or drift compensation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
본 발명은 복수 개의 출력을 가지는 아날로그-디지털 변환기를 위한 기준 전압을 조절하기 위한 방법 및 회로에 관한 것으로서, 상기 회로는 상기 A/D 변환기로부터의 출력이 바람직한 전압 이상인 때를 지시하기 위한 감지기와, 그리고 상기 감지기에 응답하며 A/D 변환기를 위한 기준 전압을 제공하는 디지털-아날로그 변환기에 연결된 처리기를 포함하는 것을 특징으로 한다. 상기 처리기 내의 논리연산장치는 A/D 변환기의 출력 내의 I 혹은 Q 성분 중 어느 하나라도 바람직한 전압 이상인 경우에 누산기를 증분시키고 A/D 변환기의 출력내의 I 혹은 Q 성분 중 아무것도 바람직한 전압 이상이 아닌 경우에 누산기를 감분시킨다. 계수기는 누산기의 변화를 완화시킨다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 의한 일실시예의 블럭선도, 제2도는 본 발명에 의한 다른 일실시예의 부분 블럭선도 및 부분 회로선도, 제3도는 본 발명에 의한 디지털-아날로그 변환기의 일실시예의 회로선도.
Claims (10)
- 복수개의 출력을 가지는 아날로그-디지털(analog-to-digital;A/D) 변환기에 대하여 기준 전압을 조정하기 위한 회로로서, 상기 회로는 A/D변환기로부터의 출력이 바람직한 전압 이상인 경우를 표시하기 위하여 A/D변환기에 연결된 감지기와, 상기 감지기에 응답하고, A/D변환기에 대하여 기준 전압을 제공하는 디지털-아날로그(digital-to-analog;D/A) 변환기에 연결된 계수 수단으로 구성되고 상기 D/A변환기로 신호를 제공하기 위한 상기 계수 수단은 A/D변환기로부터의 임의의 출력이 바람직한 전압 이상인 경우에는 기준 전압을 증가시키고 상기 출력 중 아무것도 바람직한 전압 이상이 아닌 경우에는 기준 전압을 감소시키며, 상기 계수 수단은 상기 감지기에 대해 상기 계수 수단의 감도를 조정하기 위한 스케일러를 포함하는 것을 특징으로 하는 A/D변환기를 위한 기준 전압 조정을 위한 회로.
- 제1항에 있어서, 상기 계수 수단은 상기 감지기에 응답하고 누산기에 연결되어 있어서 상기 A/D변환기로부터의 출력 중 어느 하나가 전 스케일 전압의 양 또는 음의 값 중 어느 하나인 경우에 첫번째 분량만큼 상기 누산기를 증분하기 위한, 그리고 상기 출력 중 어느 것도 전 스케일 전압의 양 또는 음의 값 중 어느 하나가 아닌 경우에 두번째 분량만큼 상기 누산기를 감분하기 위한 논리연산장치를 포함하고, 상기 스케일러는 계수기를 포함하는데 상기 계수기는 상기 누산기가 오버플로 혹은 언더플로하는 경우에 계수기의 계수를 변경시키기 위하여 상기 누산기에 응답하며, 상기 계수기 내의 계수의 최상위 비트의 소정수에 변화가 있을 경우에 기준 전압을 변화시키기 위하여 상기 A/D변환기로 신호를 제공하며, 그럼으로써 상기 소정 수 및 상기 첫번째 및 두번째 분량이 상기 계수 수단의 감도를 상기 감지기로 맞추도록 하기 위한 것임을 특징으로 하는 회로.
- 제1항 혹은 제2항에 있어서, A/D변환기로부터의 출력은 I 및 Q 성분이고, 상기 계수 수단은 상기 A/D변환기로부터의 I 혹은 Q 출력 중 어느 하나가 전 스케일 전압의 양 또는 음의 값 중 어느 하나인 경우에 첫번째 분량만큼 상기 누산기를 증분하기 위한, 그리고 상기 I 혹은 Q 출력 중 어느 것도 전 스케일 전압의 양 또는 음의 값 중 어느 하나가 아닌 경우에 두번째 분량만큼 상기 누산기를 감분하기 위한 논리연상장치를 포함하고, 상기 누산기는 4비트 용량을 가지며, 상기 첫번째 분량은 7이고 상기 두번째 분량은 2임을 특징으로 하는 회로.
- 제3항에 있어서, 상기 계수기는 20비트 용량을 가지고, 최상위 비트의 상기 소정 수는 5임을 특징으로 하는 회로.
- 제1항 내지 제4항의 어느 한 항에 있어서, 상기 D/A변환기는 저항기 열 및 상기 계수 수단으로부터의 신호에 응답하여 기준 전압을 변화시키기 위하여 상기 저항기 열에 선택적으로 연결하기 위한 복수 개의 스위치 세트를 포함하고, 상기 저항기 열은 바람직하게는 두개의 저항기 세트를 포함하며, 각각의 상기 저항기 세트는 N+1개의 전압 레벨을 제공하기 위하여 N개의 본질적으로 동일한 저항기를 가지고 있으며, 상기 복수개의 스위치 세트는 N+1개의 스위치들의 두 세트를 포함하며, 상기 스위치 세트 각각은 상기 두개의 저항기 세트 중 한 세트 내의 상기 N개의 저항기들 중 하나에 선택적으로 연결하기 위한 것이며, 그럼으로써 상기 스위치 세트 중 하나가 상기 두개의 저항기 세트중 하나로부터 상기 N+1개의 전압 레벨 중 하나를 A/D변환기로 “양”의 기준으로서 제공하게 되며, 상기 스위치 세트 중 다른 하나가 상기 두개의 저항기 세트 중 다른 하나로부터 상기 N+1개의 전압 레벨 중 하나를 A/D변환기로 “음”의 기준으로서 제공하게 되며, 여기서 “양”및 “음”은 임의의 바이어스 전압과 관련있는 것을 특징으로 하는 회로.
- 제5항에 있어서, 상기 기준 전압간의 차는 0.25에서 1.0볼트로 변화하고, N은 31인 것을 특징으로 하는 회로.
- I 및 Q 디지털 출력을 제공하는 A/D변환기에 기준 전압을 제공하기 위한 회로로서, 상기 회로는 A/D변환기로부터의 I 및 Q 출력이 양의 혹은 음의 전 스케일 전압값 중 하나인 경우를 표시하기 위하여 A/D변환기에 연결되어 있는 감지기와, 상기 감지기에 응답하고 누산기에 연결되어 있어서, 상기 A/D변환기로부터의 상기 I 및 Q 출력 중 어느 하나가 전 스케일 전압의 양 또는 음의 값 중 어느 하나인 경우에 첫번째 분량만큼 상기 누산기를 증분하기 위한, 그리고 상기 I 혹은 Q 출력 중 어느 것도 전 스케일 전압의 양 또는 음의 값 중 어느 하나가 아닌 경우에 두번째 분량만큼 상기 누산기를 감분하기 위한 논리연산장치와 A/D변환기에 대하여 기준 전압을 제공하는 D/A 변환기, 및 상기 누산기가 오버플로 혹은 언더플로하는 경우에 계수기의 계수를 변화시키기 위하여 상기 누산기에 응답하며, 상기 계수기 내의 계수의 최상위 비트의 소정수에 변화가 있을 경우에 기준 전압을 변화시키기 위하여 상기 D/A 변환기로 신호를 제공하기 위한 상기 계수기로 구성되고, 상기 계수기로부터 상기 D/A 변환기로의 신호는 상기 A/D변환기로부터의 I 혹은 Q 출력 중 어느 하나가 전 스케일 전압의 양 혹은 음의 값 중 어느 하나인 경우에 기준 전압을 증가시키고 I 혹은 Q 출력 중 어느 것도 전 스케일 전압의 양 혹은 음의 값 중 어느 하나가 아닌 경우에 기준 전압을 감소 시키며, 바람직하게는 상기 D/A 변환기는 각각 N+1개의 전압 레벨을 제공하기 위한 유사한 부분인 두개의 저항기 세트, 및 상기 두개의 저항기 세트 중 하나 안에 있는 상기 N개의 부분중 하나에 각각 선택적으로 연결하기 위한 N+1개의 스위치의 두 세트로 구성되어, 상기 두개의 저항기 세트 중 하나로부터 상기 스위치 세트 중 하나가 상기 N+1개의 전압 레벨 중 하나를 “양의”기준 전압으로서 A/D 변환기에 제공하고 상기 두개의 저항기 세트 중 다른 하나로부터 상기 스위치 세트 중 다른 하나가 상기 N+1개의 전압 레벨중 하나를 “음의”기준 전압으로서 A/D 변환기에 제공하는 것을 특징으로 하는 A/D 변환기를 위한 기준 전압을 제공하기 위한 회로.
- I 및 Q 디지털 출력을 제공하는 A/D 변환기를 위하여 기준 전압을 제어하기 위한 방법으로서, 상기 방법은 (a) A/D 변환기로부터의 I 및 Q 출력이 바람직한 전압 이상인 때를 감지하는 단계와, (b) A/D 변환기로부터의 I 혹은 Q 출력 중 어느 하나가 바람직한 전압 이상인 경우에 기준 전압을 증가시키기 위한 신호 및 A/D 변환기로부터의 I 혹은 Q 출력 중 아무것도 바람직한 전압 이상이 아닌 경우에 기준 전압을 감소시키기 위한 신호를 형성하는 단계, 및 (c) A/D 변환기를 위한 기준 전압을 제공하는 D/A 변환기에 형성된 신호를 제공하는 단계로 구성되는 것을 특징으로 하는 A/D 변환기를 위한 기준 전압을 제어하기 위한 방법.
- 제8항에 있어서, 상기 신호를 형성하는 단계는 상기 A/D 변환기로부터의 I 혹은 Q 출력 중 어느 하나가 전 스케일 전압의 양 혹은 음의 값 중 어느 하나인 경우에 기준 전압을 증가시키고 I 및 Q 출력 중 어느 것도 전 스케일 전압의 양 혹은 음의 값 중 어느 하나가 아닌 경우에 기준 전압을 감소시키는 단계를 포함하고, 상기 누산기가 오버플로 혹은 언더플로하는 경우에 계수기 내의 계수를 변화시키는 단계, 및 계수의 최상위 비트의 소정 수에 변동이 있는 경우에 기준 전압을 변화시키기 위하여 D/A 변환기로 신호를 제공하는 단계를 포함하는 것을 특징으로 하는 방법.
- 제9항에 있어서, 상기 형성된 신호에 응답하여 저항기 열에 선택적으로 연결함으로써 D/A 변환기로부터 기준 전압을 제공하는 단계를 포함하며, 상기 기준 전압을 제공하는 단계는 두개의 스위치 세트를 사용하여 상기 저항기 열내의 두개의 저항기 세트에 연결하는 단계들로 구성되며, 두개의 저항기 세트 각각은 N+1개의 전압 레벨을 제공하기 위한 본질적으로 유사한 N개의 저항기를 가지며 상기 두개의 스위치 세트 각각은 상기 두개의 저항기 세트 중 하나 안에 있는 상기 N개의 저항기 중 하나에 선택적으로 연결하기 위한 N+1개의 스위치로 구성되며, 상기 두개의 저항기 세트 중 하나로부터 상기 스위치 세트 중 하나가 상기 N+1개의 전압 레벨 중 하나를 “양의”기준 전압으로서 A/D 변환기에 제공하고 상기 두개의 저항기 세트 중 다른 하나로부터 상기 스위치 세트 중 다른 하나가 상기 N+1개의 전압 레벨 중 하나를 “음의”기준 전압으로서 A/D 변환기에 제공하는 것을 특징으로 하는 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7209240A JP2792475B2 (ja) | 1995-07-25 | 1995-07-25 | 入力バッファ |
JP95-209240 | 1995-07-25 | ||
US08/509,589 US5675339A (en) | 1995-07-31 | 1995-07-31 | A/D reference level adjustment circuit to maintain optimum dynamic range at the A/D |
US08/509589 | 1995-07-31 | ||
US08/509588 | 1995-07-31 | ||
US08/509,588 US5654991A (en) | 1995-07-31 | 1995-07-31 | Fast acquisition bit timing loop method and apparatus |
Publications (1)
Publication Number | Publication Date |
---|---|
KR970008907A true KR970008907A (ko) | 1997-02-24 |
Family
ID=66249773
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960032117A KR970008907A (ko) | 1995-07-25 | 1996-07-31 | A/d 변환기에서 최적 다이나믹 레인지를 유지하기 위한 a/d 변환기의 기준 레벨 조정 회로 및 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR970008907A (ko) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100460707B1 (ko) * | 1997-10-24 | 2005-01-17 | 삼성전자주식회사 | 기준 전압 발생 회로 |
KR100689003B1 (ko) * | 2004-10-20 | 2007-03-08 | 후지쯔 가부시끼가이샤 | A/d 변환기, 전지 팩, 전자 기기 및 전압 측정 방법 |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4383247A (en) * | 1981-06-25 | 1983-05-10 | The United States Of America As Represented By The Secretary Of The Navy | Gain-step companding analog to digital converter |
US4855745A (en) * | 1987-10-14 | 1989-08-08 | Smither Miles A | High resolution analog-to-digital converter |
US4857927A (en) * | 1985-12-27 | 1989-08-15 | Yamaha Corporation | Dither circuit having dither level changing function |
US4914439A (en) * | 1987-09-14 | 1990-04-03 | Teac Corporation | Analog to digital conversion system utilizing dither |
KR900005705A (ko) * | 1988-09-27 | 1990-04-14 | 다니이 아끼오 | 디지탈 자동이득 제어장치 |
US4972189A (en) * | 1989-10-23 | 1990-11-20 | Grumman Aerospace Corporation | Correction for DC offset in A/D converters |
US5187481A (en) * | 1990-10-05 | 1993-02-16 | Hewlett-Packard Company | Combined and simplified multiplexing and dithered analog to digital converter |
US5389927A (en) * | 1993-05-28 | 1995-02-14 | Motorola, Inc. | Method and apparatus for control of an analog to digital converter |
US5493298A (en) * | 1993-03-01 | 1996-02-20 | Hewlett-Packard Company | Dithered analog-to-digital converter |
KR960009414A (ko) * | 1994-08-17 | 1996-03-22 | 사또 후미오 | 넓은 동적 범위를 갖는 버퍼 회로 |
-
1996
- 1996-07-31 KR KR1019960032117A patent/KR970008907A/ko active IP Right Grant
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4383247A (en) * | 1981-06-25 | 1983-05-10 | The United States Of America As Represented By The Secretary Of The Navy | Gain-step companding analog to digital converter |
US4857927A (en) * | 1985-12-27 | 1989-08-15 | Yamaha Corporation | Dither circuit having dither level changing function |
US4914439A (en) * | 1987-09-14 | 1990-04-03 | Teac Corporation | Analog to digital conversion system utilizing dither |
US4855745A (en) * | 1987-10-14 | 1989-08-08 | Smither Miles A | High resolution analog-to-digital converter |
KR900005705A (ko) * | 1988-09-27 | 1990-04-14 | 다니이 아끼오 | 디지탈 자동이득 제어장치 |
US4972189A (en) * | 1989-10-23 | 1990-11-20 | Grumman Aerospace Corporation | Correction for DC offset in A/D converters |
US5187481A (en) * | 1990-10-05 | 1993-02-16 | Hewlett-Packard Company | Combined and simplified multiplexing and dithered analog to digital converter |
US5493298A (en) * | 1993-03-01 | 1996-02-20 | Hewlett-Packard Company | Dithered analog-to-digital converter |
US5389927A (en) * | 1993-05-28 | 1995-02-14 | Motorola, Inc. | Method and apparatus for control of an analog to digital converter |
KR960009414A (ko) * | 1994-08-17 | 1996-03-22 | 사또 후미오 | 넓은 동적 범위를 갖는 버퍼 회로 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100460707B1 (ko) * | 1997-10-24 | 2005-01-17 | 삼성전자주식회사 | 기준 전압 발생 회로 |
KR100689003B1 (ko) * | 2004-10-20 | 2007-03-08 | 후지쯔 가부시끼가이샤 | A/d 변환기, 전지 팩, 전자 기기 및 전압 측정 방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4660662A (en) | Digital electronic scale with stabilized display | |
US4357600A (en) | Multislope converter and conversion technique | |
JPH0687017B2 (ja) | ディジタルデータ処理装置 | |
JP2928526B2 (ja) | 電源回路及び前記回路を備えるブリッジ型測定器出力補償回路 | |
US5197334A (en) | Programmable compensation of bridge circuit thermal response | |
GB2085599A (en) | Automatic drift correction | |
EP0144834B1 (en) | Load cell type weight-measuring device | |
US4294322A (en) | Electronic weight measuring device | |
EP0744624A3 (en) | Winner-take-all circuit | |
US4706767A (en) | Dual-range analog-to-digital convertor | |
KR970008907A (ko) | A/d 변환기에서 최적 다이나믹 레인지를 유지하기 위한 a/d 변환기의 기준 레벨 조정 회로 및 방법 | |
US4267468A (en) | Temperature sensing circuit | |
US4306689A (en) | Device for suppressing deviations in the output voltage of a pressure transducer in magnetic tape recorders caused by temperature fluctuations | |
JPH0835891A (ja) | 力覚センサ | |
JPH0583135A (ja) | 2重積分型a/dコンバータ | |
JP3722525B2 (ja) | 二重積分型a/d変換器を含むロードセル式秤 | |
JPH0531729B2 (ko) | ||
JPS6030886B2 (ja) | 電子式デジタル表示秤の表示安定回路 | |
JP2000214030A (ja) | 圧力センサ回路 | |
JP3519464B2 (ja) | 熱感知器 | |
SU1128108A1 (ru) | Преобразователь изменени активного сопротивлени в электрический сигнал | |
JP2683633B2 (ja) | ロードセル式電子秤の荷重検出回路 | |
JPH08159884A (ja) | 単電源を使用したロードセル式重量計の温度特性の補正方法 | |
JPS5728227A (en) | Semiconductor integrated circuit having temperature sensing function | |
JPH06169255A (ja) | 積分型a/dコンバータのディジタル的オフセット補正装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
NORF | Unpaid initial registration fee |