JP3722525B2

JP3722525B2 - 二重積分型ａ／ｄ変換器を含むロードセル式秤

Info

Publication number: JP3722525B2
Application number: JP25825995A
Authority: JP
Inventors: 仁菅原; 耕二小熊
Original assignee: Tanita Corp
Current assignee: Tanita Corp
Priority date: 1995-09-12
Filing date: 1995-09-12
Publication date: 2005-11-30
Anticipated expiration: 2015-09-12
Also published as: JPH0979863A

Description

【０００１】
【発明の属する技術分野】
歪みゲージ式ロードセルを使用したデジタル式重量計に関する。
【０００２】
【従来の技術】
二重積分型Ａ／Ｄ変換器の性能を十分活用するためには無負荷時の差動増幅器の出力はゼロに近づける必要があり、ブリッジ回路を構成する各抵抗片の抵抗値を個々に調整するのが一般的であるが、個々の抵抗値を調整するには時間も掛かりコスト高の原因となるために、一方の入力端子に抵抗を介して出力を分圧し、無負荷時の出力を実質的にゼロに近づける、オフセット方式も適用されているが、オフセット値の調整の時も、通常測定時と同じ積分時間で行っていた。
【０００３】
【発明が解決しようとする課題】
二重積分型Ａ／Ｄ変換器（以下、二重積分器と称する）は、図１のように構成されている。測定対象となる入力電圧Ｖx を、ＳＷ１でＲに接続すると、積分器出力Ｖo は次第に下がり、０Ｖに達する。すると、コンパレータの出力がＨｉからＬｏになり、制御装置は、その時点から一定時間ｔx を計測する。この期間を入力積分時間と呼ぶことにする。一定時間ｔx が経過した時点でのＶo の電圧ＶoRは、
ＶoR＝−（Ｖx／Ｒ）×（ｔx／Ｃ）（１）
となり、Ｖx に比例する。
ｔxが終了したら、ＳＷ１をＯＦＦし、ＳＷ２をＯＮする事で、Ｖxと逆の極性をもつ基準電圧−ＶRをＲに接続する。積分器出力Ｖoは次第に上がり、再び０Ｖに達する。この期間ｔRを基準積分時間と呼ぶことにする。ｔRは
ｔR＝（Ｖx／ＶR）×ｔx （２）
で表され、ＶR、ｔxが一定値であるので、Ｖx に比例した値が得られる。
ｔR、ｔx は、基準クロックによって作られる。基準クロックの周期をＴとし、ｔx＝ＮＴ、ｔR＝ｎＴとすると、上式は、
ｎ＝（Ｖx／ＶR）×Ｎ（３）
で表される。
【０００４】
一般にロードセル式の秤に於いて、荷重を電圧に変換して、二重積分器を用いてカウント値に変換する場合、二重積分器のＡ／Ｄ変換可能な入力電圧範囲に対して、荷重を変換した電圧の範囲をなるべく大きくなるように設定している。
図１において、Ｖx＜０の時、Ｖoの電圧はプラスにしか動かず、０Ｖに達することがないので、Ａ／Ｄ変換ができない。この状態になると、Ｖx＞０となり、ＳＷ１をＯＮすることでＶo の電圧が再び０Ｖに達するまで、Ａ／Ｄ変換不能に陥る。また、積分器の出力電圧には、下限値があり、入力積分期間終了時の積分器出力Ｖはその電圧を下回ることはできない。したがって、Ｖx が十分大きいときは、（１）式の計算上、ＶoRが積分器の下限値を越えてしまうが、実際はそうはならず、（１）式が成り立たなくなり、Ａ／Ｄ変換値は大きく誤差を生じる。したがって、二重積分器の入力電圧には、下限値Ｖminと上限値Ｖmaxが存在し、その範囲を超えると、Ｖx に比例したカウント数が得られない。
【０００５】
二重積分器の入力可能電圧がＶmin〜Ｖmax、その時の変換結果がｎmin〜ｎmaxカウントとした場合、この二重積分器の誤差がｍカウントとすると、この二重積分器の精度は、ｍ／（ｎmax−ｎmin）で表される。たとえばｎminが０、ｎmaxが１００，０００（以下積分器はｎmax ＝１００，０００とする）で、ｍが１０カウントとすると、精度は１／１０，０００となる。
ここで、荷重を電圧に変換した結果が、無負荷状態で０Ｖ、秤量負荷状態でＶmax／１０であったとすると、その変換結果はそれぞれ０、ｎmax／１０カウントである。この場合の荷重に対する変換精度は、１０ｍ／ｎmax となり、上の条件では１／１，０００であり、二重積分器本来の精度の１／１０になってしまう。したがって、秤量荷重を電圧に変換した時、ＶxがＶmaxになるべく近くなるようにする必要がある。つまり、無負荷状態のＶxをＶxo、秤量負荷状態のＶxをＶxwとすると、Ｖmin＜Ｖxo＜Ｖxw＜Ｖmax を満たし、かつ、ＶminとＶxo、Ｖxw とＶmaxをそれぞれ近い値に設定しなければならない。
【０００６】
実際には、Ｖx を直接観測するのではなく、制御回路を介して、カウント値ｎを表示装置などによって観測し、調整する。ｗを荷重、Ａを定数とすると、Ｖx はＶx＝Ａｗ＋Ｖxo で表される。秤量の荷重をＷとすると、
ＶxＷ−Ｖxo＝ＡＷで、秤のゲインに比例する値なので、具体的には、無負荷時の電圧、Ｖxoを調整することになる。以下、これを「０点調整」とする。
この場合、カウントの数値を見て、どの程度調整すれば、求める値になるかを判断しながら調整するわけだが、Ｖxの値がＶmin以下であったり、Ｖmax 以上である場合は、正常な値が得られず、その判断が困難となる。その場合、Ｖmin＜Ｖxo＜Ｖmax になり、正常な値が得られるまで、任意に調整する試行錯誤が必要になる。このため、０点調整には、時間がかかる。
【０００７】
二重積分方式は、Ｖxを時間ｔRに変換するため、Ｖx が大きい場合は、変換時間も大きくなるため、Ｖxo＞Ｖmax である場合は、特に時間がかかりやすい。
特に、この調整を人手によらず、マイコン等で処理する場合、本来であれば高速に行えるはずであるものが、このために調整時間が長くかかってしまう。
調整は、図３のフローチャートようにするが、当初のＶx 値がＡ／Ｄ変換の限界を超えていると、フィードバックの回数が増え、マイコンによる自動処理の場合でも、１０秒以上かかってしまうことがある。
【０００８】
手動による調整では、ある程度調整してみて、表示が安定するのを待ち、確定した表示値を見てから、さらに調整する、という手順になる。調整している最中にもＡ／Ｄ変換が進んでいるので、１回の表示周期の後でないと、確定した値を表示できないからである。ロードセル単体で、歪みゲージの抵抗値をトリミングするなどして、ブリッジの出力を調整し、出力電圧を抑えることもなされているが、この方法では、調整にかえって時間がかかり、コストアップになる。
【０００９】
図２−ａ及び図２−ｂは、実際の０点調整の回路例であり、図２−ｂは、自動調整の場合の例である。Ｒ_G1、Ｒ_G2、Ｒ_G3、Ｒ_G4 は、ロードセルに貼り付けられた歪みゲージであり、出力１、出力２は、歪みゲージで構成されたブリッジの出力である。差動増幅器は、出力１、出力２の差を増幅し、電圧Ｖx として出力する。電圧Ｖx は、前述のように２重積分型Ａ／Ｄ変換器と制御装置によって、荷重値に変換され、表示装置に出力される。図１では、抵抗器Ｒ１、Ｒ２、及び可変抵抗器ＶＲによって、出力２の出力値を調整し、それによって、Ｖx の値を調整する。図２（ｂ）では、抵抗器Ｒ３、電子ボリュームによって、出力２の出力値を調整する。
【００１０】
このような調整機構がない場合、無負荷状態で、歪みゲージの各々の抵抗値がＲ_G1／Ｒ_G2＝Ｒ_G3／Ｒ_G4 から外れていれば、出力１と出力２の電圧差が生じ、差動増幅器の出力電圧Ｖx が０Ｖでない値を持つ。
無負荷状態の作動増幅器の出力電圧Ｖxo、秤量負荷状態の差動電圧Ｖxwにおいて、秤量を負荷した場合の出力電圧の増分を、ΔＶw＝Ｖxw−Ｖxo とすると、
Ｖxoが、ΔＶw の数倍に及ぶ場合がある。
たとえばＶxoに±２倍のばらつきがあれば、幅としては４倍、秤量を荷重すると、さらに＋ΔＶw するから、無負荷での出力電圧を調整せず、ばらつきを考慮したすべてのＶx においてＡ／Ｄ変換器の入力電圧範囲に入るように設計するならば、合計ΔＶw ×５倍の入力電圧範囲を持つ必要がある。つまり、Ａ／Ｄ変換の精度が１／５に落ちてしまう。
【００１１】
一般には、精度を確保するため、Ｖxoを小さく抑えることを前提とし、ΔＶw は、Ａ／Ｄ変換器の入力範囲、Ｖmax−Ｖmin に近くなるように、差動増幅器の増幅率が設計されている。このようにＶxoがΔＶw の数倍に及ぶ可能性がある場合は、調整前のＶxoの値は、Ａ／Ｄ変換器の入力範囲を超え、正常なカウント値を得られないことが多く、調整に時間がかかっていた。
【００１２】
たとえば、１回のＡ／Ｄ変換に要する時間を、カウントが０に近いときが０．２秒、Ａ／Ｄ変換の入力限界を超えたときを０．５秒、その中間を０．４秒とし、可変抵抗器で１回調整する時間を１秒とし、表示の安定を観測するのに必要な時間がＡ／Ｄ変換３回分だとして、前述のフローチャートを実行すると、

合計で９．４秒となる。自動調整の場合は、調整時間の分が小さくなるが、それでも、少なくとも５．４秒かかることになる。実際は試行錯誤の時間がもっと長くかかることが多い。
【００１３】
【課題を解決するための手段】
本発明の一つの観点によれば、ロードセルに貼りつけた歪みゲージによりブリッジ回路を構成し、そのブリッジ回路の出力を電圧として取り出し、その電圧を二重積分型Ａ／Ｄ変換器によってデジタル値に変換する秤において、ｋを３から３００の範囲の値とし、前記制御装置は、ゼロ点調整時に入力積分時間のカウントが通常の入力積分時間のカウントの１／ｋ倍になった時に、入力積分を終了することを特徴とするロードセル式秤が提供される。
【００１４】
【作用】
前述の図１において、積分器出力の下限値をＶominとすると、入力積分時間終了時の積分器出力電圧ＶoRがＶominであるときのＶx の値が、積分器の入力電圧の上限値Ｖmaxとなる。これは（１）式より
Ｖomin ＝−Ｖmax／Ｒ × ｔx／Ｃ（４）
で表される。Ｖmaxについて解くと
Ｖmax ＝ −Ｖomin／ｔx × ＲＣ（５）
で表される。ｔx’の時のＶxの上限値Ｖmax’は
Ｖmax’＝ −Ｖomin／ｔx’ × ＲＣ（６）
である。ｔx’＝ｔx／ｋとすると、（５）、（６）式より
Ｖmax’＝−Ｖomin／ｔx × ＲＣ × ｋ＝Ｖmax × ｋ（７）
となる。つまり、入力積分時間ｔx を１／ｋに短縮することにより、入力可能な電圧をｋ倍とする事ができる。
【００１５】
【実施例】
実施例１、上記課題を解決するために、本発明は、０点調整時に、入力積分時間を、実際の計測時の入力積分時間ｔxと異なる、十分小さい時間ｔx’を用いる。入力積分時間を計測するカウントＮを、Ｎ／ｋの値にする。制御装置には、一般にマイクロコンピュータが使用されるが、実際に計測時に用いられる入力積分時間を形成するカウントＮと、０点調整時の入力積分時間を形成する、カウントＮ’＝Ｎ／ｋを別個に持つことは可能である。
この場合の、Ａ／Ｄ変換結果である、カウントｎ’は（３）式より
ｎ’＝Ｖx／ＶR × Ｎ’＝ｎ × １／ｋ
となる。つまり、ｎ’は、通常測定時の値の１／ｋになる。
０点調整時には、カウント数をｋ倍すればよいことになる。ただし、カウントの量子化誤差は、ｋ倍になる。
【００１６】
０点調整は、ゲイン調整と異なり、高精度を要求されない。調整の範囲は、秤量を負荷したときのカウント値の変化に対して、１／１０に入っていれば、Ａ／Ｄ変換の精度の低下は１割ですむからである。１／３０００の秤では、計算上、ｋ＝３００が可能であることになる。たとえば、ｋ＝１０としても、前述のフローチャートを実行すると、Ａ／Ｄ変換の上限値が１０倍になったので、上限値を超えることはなくなり、正常なカウント値が得られる。正常なカウント数が得られないため、とりあえず適当に調整してみて、様子を見て、正常なカウント数に入るまでさらに調整する、という部分がなくなるので、調整は速やかに行うことができる。
【００１７】
ＶxがＶmin以下の場合は、Ａ／Ｄ変換不可能になるが、最初からＶx が大きくずれていても必ずＶx＞Ｖmin となるように、Ｖx を大きくプラスさせておくように、０点調整用の抵抗を前もって設定していくことは、Ｖx の範囲が１０倍になったため容易である。また、基準積分時間ｔR’ も、ｎが１／１０になるため、１／１０になる。つまり、１回のＡ／Ｄ変換に要する時間も、１／１０になり、さらに高速になる。前述のフローチャートを実行すると、

合計で、２．２４秒になり、調整時間が大きく短縮されたことが解る。自動調整の場合は、調整時間の部分が小さくなり、０．２４秒と極めて高速になる。
【００１８】
実施例２、制御装置の基準クロックを、０点調整時に変更する。基準発振周波数を生成する発振器を、分周期に接続し、１／ｋの発振周波数を出力させ、基準発振周波数と、分周期から出力される１／ｋの発振周波数を、制御信号によって、選択的に二重積分の基準クロックとして使用するための切換器を備える。本実施例の回路図を図４に示す。分周期から出力される周波数の周期をＴとする。
周期＝１／周波数であるから、基準発振周波数の周期Ｔ’は、Ｔ／ｋとなる。通常の計測時には、分周期から出力される周期ＴによりＡ／Ｄ変換を行い、０点調整時には基準発信の周期Ｔ’＝Ｔ／ｋを使用する。
【００１９】
入力積分時間のカウントＮを変えずに、基準クロックの周期をＴ’＝Ｔ／ｋにすることにより、入力積分時間ｔx’は
ｔx’＝Ｎ×Ｔ’＝Ｎ×Ｔ／ｋ＝ｔx／ｋ
となり、入力積分時間を１／ｋに短縮することができる。したがって、第１の実施例と同様に、二重積分器の入力電圧の上限値は、ｋ倍になる。（３）式より、測定結果のカウント数ｎは、基準クロックの周期Ｔに依存しないので、通常の計測時の値と同じ結果が得られる。制御装置にマイクロコンピュータを使用する場合、上記の分周期、切換器を内蔵しているものが多く、それを利用すれば、コストアップなしに、この実施例を実現することができる。
【００２０】
実施例３、０点調整時の入力積分時間を、通常の計測時の１／ｋにしたｔx’ と、通常計測時のｔx の２種類を、適時切り換えて使用する。第１の実施例で、得られる結果の分解能が１／ｋに低下したように、入力積分時間を１／ｋに短縮すると、Ａ／Ｄ変換器の精度が低下することが多い。前述のように、０点調整の精度は、あまり要求されないので、通常は問題ないが、Ａ／Ｄ変換器の精度の低下が０点調整の要求精度を越えることが予想される場合は、まず、粗調整として入力積分時間ｔx’＝ｔx／ｋで調整し、０点が要求される範囲に入ったとみなされたとき、入力積分時間を、ｔx に切り換えて、確認、または微調整をすることで、精度の良い調整が可能になる。
【００２１】
【発明の効果】
請求項１記載の発明によれば、積分器、コンパレータおよび制御装置からなる二重積分型Ａ／Ｄ変換器において、入力積分時間を通常の計測時の入力積分時間の１／ｋ倍に設定するので、入力積分時間が短くなり、入力電圧範囲を広げる効果と、１回のＡ／Ｄ変換時間を、調整時に短縮するため、高速に０点調整が可能になる効果の２つの効果が得られる。後者の効果については、２重積分型Ａ／Ｄ変換器が入力信号を時間に変換して出力するＶ−Ｔ変換型のＡ／Ｄ変換器であるから可能となることがわかる。つまり、１回のＡ／Ｄ変換時間を短縮可能であるような、他のＶ−Ｔ型Ａ／Ｄ変換器、たとえば電荷平衡式Ａ／Ｄ変換器においても有効であることは、明白である。
【００２２】
入力積分時間を短くすると入力電圧が低くなり、積分器の出力限界を越えることが無くなるともに、バラツキを考慮して最初の入力が逆極性に成ることが無いところまで抵抗を持たせることが出来るので、最初の測定で調整の度合いが判断でき、調整回数は格段に少なくなる。更に、積分時間が短い分、調整時間は短くなり、極めて短時間で調整できる。
また、短い時間で調整できるので、図２（ｂ）のように、電子ボリュウムを持つ物は、電源入力時毎にゼロ点調整を行うことが可能になり、このことは、調整されたオフセット値を保存しておくための装置が不要となる。
【図面の簡単な説明】
【図１】（ａ）二重積分型Ａ／Ｄ変換器の構成
（ｂ）二重積分型Ａ／Ｄ変換器の電圧値
【図２】（ａ）手調整によるゼロ点調整回路の実施例
（ｂ）自動調整式ゼロ点調整回路の実施例
【図３】ゼロ点調整のフローチャート
【図４】積分時間変更の実施例

Claims

ロードセルに貼りつけた歪みゲージによりブリッジ回路を構成し、そのブリッジ回路の出力を電圧として取り出し、その電圧を二重積分型Ａ／Ｄ変換器によってデジタル値に変換する秤において、ｋを３から３００の範囲の値とし、前記制御装置は、ゼロ点調整時に入力積分時間のカウントが通常の入力積分時間のカウントの１／ｋ倍になった時に、入力積分を終了することを特徴とするロードセル式秤。