CN117811584A - 数模转换器 - Google Patents

Abstract

本发明公开了一种数模转换器。为平衡数模转换器精度和硅面积，本发明中的数模转换器包括NMOS开关和PMOS开关，其中NMOS开关的源极和衬底接地电平，栅极受控于第一NMOS开关栅极控制信号；PMOS开关的漏极连接参考电压，栅极受控于第一PMOS开关栅极控制信号；当PMOS开关导通时，PMOS开关的衬底连接参考电压；当PMOS开关关闭时，PMOS开关的衬底连接电源电压。本发明以动态控制PMOS开关衬底电压，以及动态控制第一NMOS开关栅极控制信号和第一PMOS开关栅极控制信号为技术手段，实现了NMOS开关和PMOS开关导通电阻之间的精准匹配，为宽供电电压范围的MCU设计DAC时更加容易实现开关面积和DAC精度的折中。

Description

数模转换器

技术领域

本发明涉及集成电路领域，具体涉及一种开关电阻可控的数模转换器。

背景技术

数模转换器（Digital to Analog Converter, DAC）是一种常见的数模接口电路，用于将数字信号转换为模拟信号。DAC有各种结构类型，如电流型、电容型、电阻型等。

电阻型DAC因其结构简单，精度高，易于集成等优点，广泛应用于各类片上系统、工业物联网及无线传感网络等应用场景。在电阻型DAC中，比较常见的是电阻串结构、R-2R电阻网络结构。

本发明中的开关用于基于R-2R电阻网络结构DAC，一个典型的R-2R电阻网络结构DAC原理图如图1所示。图中包含了地电平VSS、参考电压VREF、输出电压VOUT、多个第一电阻R、多个第二电阻2R，以及多个开关。依据位阶高低，该DAC可以划分为高有效位（MostSignificant Bit, MSB）电路和低有效位（Least Significant Bit, LSB）电路。

当DAC的接收参考电压VREF时，DAC的输出范围为从0到参考电压VREF。如果DAC的输入数字码是M，DAC的分辨率是N，则DAC输出的模拟信号电压VOUT为：VOUT=VREF×M/(2^N-1)，其中VOUT为DAC输出的模拟信号电压，VREF是参考电压，M、N均为正整数。

DAC常被应用于通用型微控制单元（Micro Controller Unit, MCU）系统中，DAC会把MCU计算得到的数字信号线性地转换为模拟信号，并从芯片引脚输出，以控制外部各种模块。

但在MCU系统中，供电电压值通常会是一个比较宽的范围，比如1.65V~5.5V。对应不同的供电电压和应用需求，MCU中的模数转换器（Analog to Digital Converter, ADC）和DAC需要不同的参考电压VREF，比如1.2V、1.8V、2.4V、3.6V等。而DAC需要在不同的供电电压和参考电压VREF下保持基本一致的精度，这就对DAC设计提出了较高要求。

在图1中，通常高有效位电路由于精度较高，通常采用温度计码控制；低有效位电路则控制一个传统的R-2R电阻网络结构。影响DAC精度的主要是电阻的匹配以及开关导通电阻。电阻的匹配主要由工艺和版图决定，这可以通过合理的版图规划实现较好的匹配。开关需要在地电平VSS和参考电压VREF之间进行切换，其导通电阻是除电阻匹配之外影响DAC精度的主要因素。

一种传统的应用于DAC中的开关结构如图2所示。控制N型金属氧化物半导体（Negative channel Metal Oxide Semiconductor, NMOS）开关导通或关闭的信号为图中第二NMOS开关栅极控制信号NMOS_CTL，而控制P型金属氧化物半导体（Positive channelMetal Oxide Semiconductor, PMOS）开关导通或关闭的信号为图中第二PMOS开关栅极控制信号PMOS_CTL，NMOS开关的衬底接地电平（Voltage Source Source, VSS），PMOS开关的衬底接电源电压（Voltage Drain Drain, VDD）。

在电路设计中，需要开关接地电平VSS或者参考电压VREF时的导通电阻远小于电阻的阻值。但开关的阻值越小，往往意味着需要占用的硅面积越大，这在电源电压和参考电压比较低的情况下尤甚，因此现实中往往需要在开关的硅面积和DAC精度之间折中考虑。与此同时，DAC精度同样也受NMOS开关和PMOS开关之间导通电阻之间匹配程度的影响。

本发明提出了一种DAC，其包括的新的开关结构使得开关无论是在接地电平VSS还是接参考电压VREF时，其导通电阻都是可控的，这为宽供电电压范围的MCU设计DAC时更加容易实现开关面积和DAC精度的折中。

发明内容

为了缓解或部分缓解上述技术问题，本发明的解决方案如下所述：

一种数模转换器，具有包括若干第一电阻和若干第二电阻的R-2R电阻网络结构、NMOS开关和PMOS开关，所述第二电阻的阻值是所述第一电阻的阻值的两倍，所述NMOS开关的漏极连接数模转换器中第二电阻的第一端，源极和衬底接地电平，栅极受控于第一NMOS开关栅极控制信号；所述PMOS开关的漏极连接参考电压，源极连接数模转换器中第二电阻的第一端，栅极受控于第一PMOS开关栅极控制信号；当所述PMOS开关导通时，PMOS开关的衬底连接参考电压；当所述PMOS开关关闭时，PMOS开关的衬底连接电源电压。

在某实施例中，所述数模转换器还包括第一电压切换PMOS开关和第二电压切换PMOS开关；所述第一电压切换PMOS开关的源极连接所述PMOS开关的衬底；所述第二电压切换PMOS开关的源极连接所述PMOS开关的衬底。

在某实施例中，所述第一电压切换PMOS开关的衬底连接电源电压；所述第二电压切换PMOS开关的衬底连接电源电压；所述第一电压切换PMOS开关的栅极连接第二PMOS开关栅极控制信号，所述第二电压切换PMOS开关的栅极连接第二PMOS开关栅极反相控制信号，第二PMOS开关栅极反相控制信号是第二PMOS开关栅极控制信号的反相信号；所述第一电压切换PMOS开关的漏极连接参考电压；所述第二电压切换PMOS开关的漏极连接电源电压。

在某实施例中，产生所述第一NMOS开关栅极控制信号的第一NMOS开关栅极控制信号生成电路包括：第一运算放大器，其反相输入端接收带隙基准电压，其同相输入端与第四电阻第一端连接；第一运算放大器受第一运算放大器关断信号控制，以控制第一运算放大器的通断。

在某实施例中，产生所述第一NMOS开关栅极控制信号的第一NMOS开关栅极控制信号生成电路，还包括：第三电阻第二端与第四电阻第一端连接，第四电阻的第二端与第一运算放大器的输出端连接，第一运算放大器的输出端还与第一NMOS管的漏极和栅极连接，第一运算放大器的输出端还与第二NMOS管的漏极连接；第一NMOS管的源极和第二NMOS管的源极共同连接低电平；第二NMOS管的栅极受控于第一运算放大器关断信号。

在某实施例中，产生所述第一NMOS开关栅极控制信号的第一NMOS开关栅极控制信号生成电路，还包括：电源电压同时连接于第一可调电阻的第一端和第一PMOS管的源极；第一可调电阻的第二端和第一PMOS管的漏极相连，输出第二地电平，所述第二地电平的电压值比地电平的电压值高；第一PMOS管的栅极受控于第一运算放大器关断反相信号，第一运算放大器关断反相信号是第一运算放大器关断信号的反相信号；第一可调电阻受控于第一数字控制码而改变阻值，第一可调电阻的第二端连接第三电阻的第一端；第一缓冲器的电源端接收第二电源电压，第一缓冲器的接地端连接地电平；第一缓冲器的输入端为第二NMOS开关栅极控制信号，输出端为第一NMOS开关栅极控制信号。

在某实施例中，产生所述第一PMOS开关栅极控制信号的第一PMOS开关栅极控制信号生成电路，包括：第二运算放大器，其反相输入端接收带隙基准电压，同相输入端与第六电阻的第一端连接；第二运算放大器受第二运算放大器关断信号控制，以控制第二运算放大器的通断。

在某实施例中，产生所述第一PMOS开关栅极控制信号的第一PMOS开关栅极控制信号生成电路，还包括：第二运算放大器的输出端与第二PMOS管的漏极、第二PMOS管的栅极、第三PMOS管的漏极和第五电阻的第一端连接，第六电阻R6的第一端与第五电阻的第二端连接；第二PMOS管的源极、第三PMOS管的源极以及第二缓冲器的电源端和电源电压连接；第三PMOS管的栅极受控于第二运算放大器关断信号。

在某实施例中，产生所述第一PMOS开关栅极控制信号的第一PMOS开关栅极控制信号生成电路，还包括：第六电阻的第二端输出第二地电平，第六电阻的第二端与第二可调电阻第一端、第三NMOS管的漏极和第二缓冲器的接地端连接；第二可调电阻的第二端和第三NMOS管的源极接地电平，第二可调电阻受控于第二数字控制码而改变阻值。

在某实施例中，通过调整第一数字控制码和第二数字控制码，实现第一NMOS开关栅极控制信号和第一PMOS开关栅极控制信号的控制范围调整；或者，将第一运算放大器关断信号和第二运算放大器关断信号设置为1，以关闭第一运算放大器和第二运算放大器。

本发明技术方案，具有如下有益的技术效果：

本发明的PMOS开关的BULK在PMOS开关导通时接VREF，在PMOS开关关断时接VDD，NMOS开关和PMOS开关的栅极控制信号由专门的控制电路产生，从而保证NMOS开关和PMOS开关导通电阻的精准匹配。

此外，本发明还具有的其它有益效果将在具体实施例中提及。

附图说明

图1是基于R-2R电阻网络结构的DAC电路原理图；

图2是传统的开关结构图；

图3是本发明所提出的开关结构图；

图4是本发明所提出的用于提供衬底电压的电路结构图；

图5是第一NMOS开关栅极控制信号生成电路结构图；

图6是第一PMOS开关栅极控制信号生成电路结构图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明中的附图，对本发明中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

为了便于清楚描述本发明实施例的技术方案，在本发明的实施例中，采用了“第一”、“第二”等字样对功能和作用基本相同的相同项或相似项进行区分。本领域技术人员可以理解“第一”、“第二”等字样并不对数量和执行次序进行限定，并且“第一”、“第二”等字样也并不限定一定不同。

图3展示了本发明所提出的开关结构图，其应用于DAC之中。该DAC是基于R-2R电阻网络结构的DAC，R-2R电阻网络结构包括若干第一电阻R、若干第二电阻2R，所述第二电阻2R阻值是所述第一电阻R阻值的两倍。该种类型的DAC是本领域技术人员所公知的电路结构，本发明在此不再赘述。

本发明中，DAC还包括NMOS开关和PMOS开关。NMOS开关漏极连接DAC中第二电阻2R的第一端，源极和衬底接地电平VSS，栅极受控于第一NMOS开关栅极控制信号LV_NMOS_CTL，且由图5所示的第一NMOS开关栅极控制信号LV_NMOS_CTL生成电路产生。

而对于PMOS开关，其漏极连接参考电压VREF，其源极也连接DAC中第二电阻2R的第一端。PMOS开关的栅极受控于第一PMOS开关栅极控制信号LV_PMOS_CTL。

不同于现有技术中PMOS开关衬底始终连接第一电源电压VDD，本发明中的PMOS开关的衬底（BULK）在不同的情况下，连接的电压不同：

（1）当PMOS开关导通时，PMOS开关的衬底连接参考电压VREF；

（2）当PMOS开关关闭时，PMOS开关的衬底连接第一电源电压VDD。

图4展示了为PMOS开关衬底提供参考电压VREF和第一电源电压VDD切换的第一电压切换PMOS开关和第二电压切换PMOS开关。其中，第一电压切换PMOS开关的源极连接前述PMOS开关的衬底，第二电压切换PMOS开关的源极也连接前述PMOS开关的衬底。第一电压切换PMOS开关的衬底连接第一电源电压VDD，第二电压切换PMOS开关的衬底也连接第一电源电压VDD。第一电压切换PMOS开关的栅极连接第二PMOS开关栅极控制信号PMOS_CTL，第二电压切换PMOS开关的栅极连接第二PMOS开关栅极反相控制信号PMOS_CTLB，它是第二PMOS开关栅极控制信号PMOS_CTL的反相信号。此外，第一电压切换PMOS开关的漏极连接参考电压VREF，第二电压切换PMOS开关的漏极连接第一电源电压VDD。

通过上述设置，可以降低了PMOS开关的阈值电压，使得DAC中PMOS开关所需的硅面积减小。控制PMOS开关的低压栅极控制信号LV_PMOS_CTL由图6控制电路产生。

在实际电路设计中，考虑应用所需要的最低电源电压PVDD和最低参考电压PVREF，按照前述的电路拓扑和连接关系，针对NMOS开关和PMOS开关的电阻匹配设计，得到导通阻值匹配较好的NMOS开关尺寸和PMOS开关尺寸，比如宽长比等。

图5中所示的第一NMOS开关栅极控制信号LV_NMOS_CTL生成电路包括：第一运算放大器，其反相输入端接收带隙基准电压VBG、同相输入端与第四电阻R4第一端连接。并且，第一运算放大器受第一运算放大器关断信号PD_OP1控制，以控制第一运算放大器的通断。

此外，第三电阻R3第二端与第四电阻R4第一端连接。第四电阻R4的第二端与第一运算放大器的输出端连接，第一运算放大器的输出端还与第一NMOS管MN1的漏极和栅极连接，第一运算放大器的输出端还与第二NMOS管MN2的漏极连接。

第一NMOS管MN1的源极和第二NMOS管MN2的源极共同连接低电平VSS。第二NMOS管MN2的栅极受控于第一运算放大器关断信号PD_OP1。

第一电源电压VDD同时连接于第一可调电阻的第一端和第一PMOS管MP1的源极。第一可调电阻的第二端和第一PMOS管MP1的漏极相连，输出第二电源电压LV_VDD。第一PMOS管MP1的栅极受控于第一运算放大器关断反相信号PDB_OP1，第一运算放大器关断反相信号PDB_OP1是第一运算放大器关断信号PD_OP1的反相信号。第一可调电阻受控于第一数字控制码RESP_CTL<M:0>而改变阻值。第一可调电阻的第二端连接第三电阻R3的第一端。本发明中，第二电源电压LV_VDD的电压值比第一电源电压VDD的电压值低。

第一缓冲器的电源端接收第二电源电压LV_VDD，第一缓冲器的接地端连接地电平VSS。第一缓冲器的输入端为第二NMOS开关栅极控制信号NMOS_CTL，输出端为第一NMOS开关栅极控制信号LV_NMOS_CTL。本发明中，第二NMOS开关栅极控制信号NMOS_CTL通常来自控制器等部件。

在该电路图中，第二NMOS开关栅极控制信号NMOS_CTL的变化范围是0~第一电源电压VDD，而第一NMOS开关栅极控制信号LV_NMOS_CTL的变化范围是0~第二电源电压LV_VDD。

图6展示了第一PMOS开关栅极控制信号生成电路结构图。该电路中，包括：第二运算放大器，其反相输入端接收带隙基准电压VBG，同相输入端与第六电阻R6的第一端连接。第二运算放大器受第二运算放大器关断信号PD_OP2控制，以控制第二运算放大器的通断。第二运算放大器的输出端与第二PMOS管MP2的漏极、第二PMOS管MP2的栅极、第三PMOS管MP3的漏极和第五电阻R5的第一端连接，第六电阻R6的第一端与第五电阻R5的第二端连接。第二PMOS管MP2的源极、第三PMOS管MP3的源极以及第二缓冲器的电源端和第一电源电压VDD连接。第三PMOS管MP3的栅极受控于第二运算放大器关断信号PD_OP2。

第六电阻R6的第二端输出第二地电平LV_VSS。第六电阻R6的第二端与第二可调电阻第一端、第三NMOS管MN3的漏极和第二缓冲器的接地端连接，第二可调电阻的第二端和第三NMOS管MN3的源极接地电平VSS。第二可调电阻受第二数字控制码RESN_CTL<N:0>而改变阻值。本发明中，第二地电平LV_VSS的电压值比地电平VSS的电压值高。

第二缓冲器的输入信号是第二PMOS开关栅极控制信号PMOS_CTL，其范围是0~第一电源电压VDD；输出信号为第一PMOS开关栅极控制信号LV_PMOS_CTL，其范围是第二地电平LV_VSS~第一电源电压VDD。本发明中，第二PMOS开关栅极控制信号PMOS_CTL通常来自控制器等部件。

在实际应用中，当第一电源电压VDD或者参考电压VREF比较低时，则调整第一数字控制码RESP_CTL<M:0>和第二数字控制码RESN_CTL<N:0>，可以将第一NMOS开关栅极控制信号LV_NMOS_CTL和第一PMOS开关栅极控制信号LV_PMOS_CTL的控制范围，可以分别从“0~第二电源电压LV_VDD”、“第二地电平LV_VSS~第一电源电压VDD”调整至设计的范围“0~最低电源电压PVDD”和“0~最低参考电压PVREF”，那么此时NMOS开关的导通电阻和PMOS开关的导通电阻将趋于一致，从而在更宽的电压范围内也能保障DAC的精度，其中M、N均为正整数。

或者，当第一电源电压VDD和参考电压VREF足够高时，此时的开关电阻通常远小于第一电阻R和第二电阻2R的阻值，只需要将第一运算放大器关断信号PD_OP1和第二运算放大器关断信号PD_OP2设为1，即可关掉两个运算放大器。

同时，第一NMOS开关栅极控制信号LV_NMOS_CTL的控制范围“0~第二电源电压LV_VDD”以及第一PMOS开关栅极控制信号LV_PMOS_CTL的控制范围“第二地电平LV_VSS~第一电源电压VDD”均变为：0~第一电源电压VDD。

为了更好的说明本发明，在上文的具体实施方式中给出了众多的具体细节。本领域技术人员应当理解，没有某些具体细节，本发明同样可以实施。在一些实例中，对于本领域技术人员熟知的方法、手段、元件和电路未作详细描述，以便于凸显本发明的主旨。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种数模转换器，具有包括若干第一电阻和若干第二电阻的R-2R电阻网络结构、NMOS开关和PMOS开关，所述第二电阻的阻值是所述第一电阻的阻值的两倍，其特征在于：

所述NMOS开关的漏极连接数模转换器中第二电阻的第一端，源极和衬底接地电平，栅极受控于第一NMOS开关栅极控制信号；

所述PMOS开关的漏极连接参考电压，源极连接数模转换器中第二电阻的第一端，栅极受控于第一PMOS开关栅极控制信号；

当所述PMOS开关导通时，PMOS开关的衬底连接参考电压；

当所述PMOS开关关闭时，PMOS开关的衬底连接电源电压。

2.根据权利要求1所述的数模转换器，其特征在于：

所述数模转换器还包括第一电压切换PMOS开关和第二电压切换PMOS开关；

所述第一电压切换PMOS开关的源极连接所述PMOS开关的衬底；

所述第二电压切换PMOS开关的源极连接所述PMOS开关的衬底。

3.根据权利要求2所述的数模转换器，其特征在于：

所述第一电压切换PMOS开关的衬底连接电源电压；

所述第二电压切换PMOS开关的衬底连接电源电压；

所述第一电压切换PMOS开关的栅极连接第二PMOS开关栅极控制信号，所述第二电压切换PMOS开关的栅极连接第二PMOS开关栅极反相控制信号，第二PMOS开关栅极反相控制信号是第二PMOS开关栅极控制信号的反相信号；

所述第一电压切换PMOS开关的漏极连接参考电压；

所述第二电压切换PMOS开关的漏极连接电源电压。

4.根据权利要求1或3所述的数模转换器，其特征在于：

产生所述第一NMOS开关栅极控制信号的第一NMOS开关栅极控制信号生成电路包括：

第一运算放大器，其反相输入端接收带隙基准电压，其同相输入端与第四电阻第一端连接；

第一运算放大器受第一运算放大器关断信号控制，以控制第一运算放大器的通断。

5.根据权利要求4所述的数模转换器，其特征在于：

产生所述第一NMOS开关栅极控制信号的第一NMOS开关栅极控制信号生成电路，还包括：

第三电阻第二端与第四电阻第一端连接，第四电阻的第二端与第一运算放大器的输出端连接，第一运算放大器的输出端还与第一NMOS管的漏极和栅极连接，第一运算放大器的输出端还与第二NMOS管的漏极连接；

第一NMOS管的源极和第二NMOS管的源极共同连接低电平；第二NMOS管的栅极受控于第一运算放大器关断信号。

6.根据权利要求5所述的数模转换器，其特征在于：

产生所述第一NMOS开关栅极控制信号的第一NMOS开关栅极控制信号生成电路，还包括：

电源电压同时连接于第一可调电阻的第一端和第一PMOS管的源极；

第一可调电阻的第二端和第一PMOS管的漏极相连，输出第二地电平，所述第二地电平的电压值比地电平的电压值高；

第一PMOS管的栅极受控于第一运算放大器关断反相信号，第一运算放大器关断反相信号是第一运算放大器关断信号的反相信号；

第一可调电阻受控于第一数字控制码而改变阻值，第一可调电阻的第二端连接第三电阻的第一端；

第一缓冲器的电源端接收第二电源电压，第一缓冲器的接地端连接地电平；

第一缓冲器的输入端为第二NMOS开关栅极控制信号，输出端为第一NMOS开关栅极控制信号。

7.根据权利要求6所述的数模转换器，其特征在于：

产生所述第一PMOS开关栅极控制信号的第一PMOS开关栅极控制信号生成电路，包括：

第二运算放大器，其反相输入端接收带隙基准电压，同相输入端与第六电阻的第一端连接；

第二运算放大器受第二运算放大器关断信号控制，以控制第二运算放大器的通断。

8.根据权利要求7所述的数模转换器，其特征在于：

产生所述第一PMOS开关栅极控制信号的第一PMOS开关栅极控制信号生成电路，还包括：

第二运算放大器的输出端与第二PMOS管的漏极、第二PMOS管的栅极、第三PMOS管的漏极和第五电阻的第一端连接，第六电阻R6的第一端与第五电阻的第二端连接；

第二PMOS管的源极、第三PMOS管的源极以及第二缓冲器的电源端和电源电压连接；

第三PMOS管的栅极受控于第二运算放大器关断信号。

9.根据权利要求8所述的数模转换器，其特征在于：

产生所述第一PMOS开关栅极控制信号的第一PMOS开关栅极控制信号生成电路，还包括：

第六电阻的第二端输出第二地电平，第六电阻的第二端与第二可调电阻第一端、第三NMOS管的漏极和第二缓冲器的接地端连接；第二可调电阻的第二端和第三NMOS管的源极接地电平，第二可调电阻受控于第二数字控制码而改变阻值。

10.根据权利要求9所述的数模转换器，其特征在于：

通过调整第一数字控制码和第二数字控制码，实现第一NMOS开关栅极控制信号和第一PMOS开关栅极控制信号的控制范围调整；或者，将第一运算放大器关断信号和第二运算放大器关断信号设置为1，以关闭第一运算放大器和第二运算放大器。