CN115441876A - R-2r梯形电阻网络电路 - Google Patents

R-2r梯形电阻网络电路 Download PDF

Info

Publication number
CN115441876A
CN115441876A CN202210982382.7A CN202210982382A CN115441876A CN 115441876 A CN115441876 A CN 115441876A CN 202210982382 A CN202210982382 A CN 202210982382A CN 115441876 A CN115441876 A CN 115441876A
Authority
CN
China
Prior art keywords
switch
circuit
resistor
resistance
tube
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210982382.7A
Other languages
English (en)
Inventor
魏娟
王策
李国�
万辉
白璐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Hua Microelectronics Technology Co ltd
Original Assignee
Chengdu Hua Microelectronics Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Hua Microelectronics Technology Co ltd filed Critical Chengdu Hua Microelectronics Technology Co ltd
Priority to CN202210982382.7A priority Critical patent/CN115441876A/zh
Publication of CN115441876A publication Critical patent/CN115441876A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/80—Simultaneous conversion using weighted impedances
    • H03M1/808—Simultaneous conversion using weighted impedances using resistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

R‑2R梯形电阻网络电路，涉及集成电路技术。本发明包括R‑2R电阻网络和开关电压电平转换电路，所述R‑2R电阻网络的各条可控电阻臂均带有一个开关，开关由一个PMOS开关管和一个NMOS开关管并联构成，可控电阻臂中的两个MOS开关管漏极相接，NMOS开关管的源极接第一外部电压点，PMOS开关管的源极接第二外部电压点；还包括一个电压自适应电路，所述电压自适应电路包括第一电阻支路、第二电阻支路和一个运放。本发明可以规避掉因P/N开关管工艺差异而造成的导通阻抗不一致问题，保证了正负基准导通情况下开关电阻的一致性，提高了整体数模转换器的线性度。

Description

R-2R梯形电阻网络电路
技术领域
本发明涉及集成电路技术。
背景技术
现有技术中，R-2R梯形网络里正负基准的开关通常都会选用相同的器件类型，这样只要器件尺寸一致、栅源电压相同，就可以保证开关导通阻抗的一致性。但实际设计中采用相同的开关管类型并不能保证开关在不同基准电压结点处都能可靠性导通与关断。
众所周知，常规MOS开关的导通电阻
Figure DEST_PATH_IMAGE001
，其阻值反比于宽长比（W/L）和过驱动电压（VGS-VTH）的乘积，一般情况下，单个MOS管可以实现固定电压节点的切换，但对于多电压节点的波动，通常会采用互补晶体管进行切换，但是互补晶体管也存在一个问题，即节点电压增加时，NMOS导通电阻增加，PMOS导通电阻减小，节点电压减小时，NMOS导通电阻较小，PMOS导通电阻增加，这样往往无法保证互补开关在连接不同节点电压时，开关的导通阻抗一致；所以目前大部分高压DAC中，如果R-2R电阻网络的权重电阻臂涉及到切换两个基准电压时，那么开关的设计更多是倾向于采用一对NMOS开关管，从而分别控制正负端基准的通断，在开关管尺寸相同的情况下，通过合理设定每个NMOS管的栅端电压，来保证正负基准电压在开关导通的情况下阻抗相等，这也是常规的高压R-2R梯形网络中模拟开关的实现方式。
但是，在R-2R梯形网络中，常规的模拟开关实现方式受限于两个制约因素，一是切换点的正负基准电压变化，二是电源电压变化。在常规的模拟开关设计中，切换点的正负基准电压是不变的，因为一旦基准电压发生变化，那就会破坏设计好的通断条件，导致发生变化的切换点电压可能无法可靠性地通断，直接影响DAC的输出结果；如若切换点的电压不变，但电源电压不固定，随用户使用条件发生变化，那么原本导通正负基准电压的开关，其导通电阻将会不一致，这是因为VGS随着电源电压的变化发生了改变，因此正负基准电压下导通开关阻抗的不一致，会恶化R-2R梯形网络的线性度，从而降低整体DAC的精度。
发明内容
本发明所要解决的技术问题是，提供一种高精度的R-2R梯形电阻网络电路。
本发明解决所述技术问题采用的技术方案是，R-2R梯形电阻网络电路，包括R-2R电阻网络和开关电压电平转换电路，所述R-2R电阻网络的各条可控电阻臂均带有一个开关，开关由一个PMOS开关管和一个NMOS开关管并联构成，两个MOS开关管漏极相接，NMOS开关管的源极接第一外部电压点，PMOS开关管的源极接第二外部电压点；开关电压电平转换电路具有正相信号输出支路和反相信号输出支路，
其特征在于，
还包括一个电压自适应电路，所述电压自适应电路包括第一电阻支路、第二电阻支路和一个运放，第一PMOS管、第一电阻R1、第二电阻R2和第一NMOS管构成第一电阻支路；
第一PMOS管栅极接地电平VSS，源极接第一外部电压点，漏极接第一电阻R1；
第一NMOS管源极接第二外部电压点，漏极接第二电阻R2，第一电阻R1和第二电阻R2的连接点与运放的正性输入端连接；
串联于第一外部电压点和第二外部电压点之间的第三电阻R3和第四电阻R4构成第二电阻支路，第三电阻R3和第四电阻R4的连接点与运放的负性输入端连接；
运放的输出端作为电压自适应电路的输出端，与第一NMOS管的栅极连接；
所述正相信号输出支路中，反相器的电源高电平端接第一外部电压点，电源低电平端接地电平VSS；
所述反相信号输出支路中，反相器的电源低电平端接第二外部电压点，电源高电平端接电压自适应电路的输出端。
本发明在R-2R网络中采用P/N开关管的实现方式基础上，通过灵活设计开关电压自适应电路，一方面保证权重开关可以在更广泛的基准电压范围内可靠通断，准确传递开关信号；另一方面本发明可以规避掉因P/N开关管工艺差异而造成的导通阻抗不一致问题，保证了正负基准导通情况下开关电阻的一致性，提高了整体数模转换器的线性度。
附图说明
图1是采用一对互补开关管的R-2R电阻网络示意图。
图2是采用一组NMOS开关管的R-2R电阻网络示意图。
图3是现有技术的开关电压电平转换电路图。
图4是本发明的R-2R电阻网络示意图。
图5是本发明的电压自适应电路示意图。
图6是本发明的开关电压电平转换电路图。
具体实施方式
为了使本发明实现的技术手段、创作特征、达成目的与功效易于明白了解，下面结合具体图示，进一步阐述本发明。未加特殊说明时，本发明均以14位电压模输出型DAC为例，DAC内核采用典型R-2R梯形网络结构。其中VREFP=5V，VREFN=-5V或0V，电源电压VSS= -15V，VCC=15V，VDD=5V。
图1为R-2R梯形网络中采用一对尺寸完全相等的互补开关管来实现，每一个权重位的电阻臂是通过一对CMOS开关来接入电阻网络。假设正负基准端电压分别为VREFP=5V，VREFN=0V，当最高权重位接入5V基准，那么DB<13>为逻辑“0”，DB_N<13>为逻辑“1”，考虑到开关管的可靠性通断，设定逻辑“0”对应电压为0V，逻辑“1”对应电压为10V，因此MN1、MP1导通，MN2、MP2关断，那么接入5V基准后最高权重位开关的导通阻抗
Figure 726326DEST_PATH_IMAGE002
；当最高权重位接入0V基准，那么DB<13>为逻辑“1”，DB_N<13>为逻辑“0”，因此MN2导通，MP2、MN1、MP1关断，那么接入0V基准后,最高权重位开关的导通阻抗
Figure DEST_PATH_IMAGE003
，可以看出，Ron1≠Ron2，即权重位在切换“0”和“1”的过程中，其导通阻抗不同，因此这种互补开关的结构无法保证权重位在切换电压时导通阻抗相等。
图2为R-2R梯形网络中采用一组NMOS开关管来实现的方式，上面分析过，附图1所阐释的实现方式很难保证导通阻抗的一致性，那么开关的设计更多是倾向于采用一对NMOS开关管，分别控制正负端基准的通断，在开关管尺寸相同的情况下，通过开关电压电平转换电路来合理设定每个NMOS管的栅端电压，从而保证切换到不同基准电压时开关导通阻抗相等。假设正负基准端电压分别为VREFP=5V,VREFN=-5V，当最高权重位接5V基准时，MN2采用正电源VCC来导通栅压，采用0V来关断栅压，当导通正基准时，MN2的导通阻抗
Figure 506063DEST_PATH_IMAGE004
，当导通负基准时，考虑到导通阻抗的一致性，通过开关电平转换电路来产生Vc=5V的栅端控制电压，因此MN1的导通阻抗
Figure DEST_PATH_IMAGE005
，Ron1=Ron2，此时权重位在切换电压时导通阻抗相等。但此开关的实现方式受限于两个制约因素，一是切换点正负基准电压的变化，二是电源电压的变化，这两种条件变化都会导致开关阻抗不一致，或出现开关通断的可靠性问题。例如，当VREFN从-5V变到0V时，
Figure 494747DEST_PATH_IMAGE006
，此时Ron1≠Ron2，切换不同基准电压时开关导通阻抗不相等；而当VREFN从0V变到-5V时，如果MN2的栅端电压采用15V开启导通，0V开启关断，那么当最高权重位选通VREFN时，MN1导通，但MN2始终会向MN1的源端灌电流，导致MN2无法可靠性的关断，从而直接影响R-2R电阻网络的选通功能。再者例如，电源电压VCC由15V变化为12V，此时MN2的导通阻抗
Figure DEST_PATH_IMAGE007
，与之前推算的MN1的导通阻抗
Figure 777961DEST_PATH_IMAGE005
不同，Ron1≠Ron2，由此可以看出，在电源电压变化的情况下，切换不同基准电压时开关导通阻抗也不相等；
图3是现有技术的开关电压电平转换电路，输出DB<13:0>的反相器的两个电源端分别接0V和VCC，输出DB<13:0>的反相器的两个电源端分别接VSS和5V高电平。
本发明中的R-2R梯形网络采用一组P/N开关管的实现方式，参见图4。N型开关管MN0控制负基准VREFN的通断，P型开关管MP0控制正基准VREFP的通断；为了保证开关通断的可靠性，开关管的栅压首先要通过图5所示的开关电压电平转换电路来产生符合条件的控制电压，其中MP利用VREFP电压关断，利用VSS电压开启，MN利用VREFN电压关断，而控制MN0的开启电压是通过电压自适应电路产生。图5所示的电压自适应电路提供MN0的开启电压Vsw_adj，在电压自适应电路中，运算放大器的输入前端是两个电阻串网络，电阻串的头尾连在一起，且分别接VREFP和VREFN，其中左边的一条电阻支路串联有栅端接VSS的PMOS管MP、两个阻值均为r的电阻R1和R2、栅端接反馈电压Vsw_adj的NMOS管MN，另一条电阻支路串联有两个阻值均为r的电阻R3和R4，在运放环路稳定的情况下，根据运算放大器电路“虚短”“虚断”的工作特性，可以得到，VP=VN，由于VN=
Figure 600424DEST_PATH_IMAGE008
，因此VP也是电阻网络的中间点，这样VP点上下的等效阻抗一致，从而得到MP和MN的导通电阻相同，即
Figure DEST_PATH_IMAGE009
,这里需要强调的是，MP和MN与R-2R梯形网络中相应类型的权重开关在尺寸设计上要成比例，这样才可以保证反馈所产生的Vsw_adj就是权重开关中NMOS管的栅端导通电压。电压自适应电路规避了P、N两种类型开关管的工艺差异所造成的导通阻抗不一致问题，同时也灵活地产生了的适应于电源电压或基准电压变化条件下NMOS开关的栅端匹配电压。
参见图6，不同于图3所示的现有技术，本发明的开关电压电平转换电路具有正相信号输出支路和反相信号输出支路。所述正相信号输出支路中，反相器的电源高电平端接第一外部电压点VREFP，电源低电平端接地电平VSS；所述反相信号输出支路中，反相器的电源低电平端接第二外部电压点VREFN，电源高电平端接电压自适应电路的输出端。
综上所述，本发明中的开关电压自适应电路设计，有效解决了高精度DAC设计中R-2R网络开关导通阻抗的线性度问题。通过采用P、N两种互补开关管，更好地保证了不同基准电压条件下权重开关的可靠性通断，同时电压自适应电路所产生的反馈电压也灵活地规避了由于P、N管工艺参数、阈值电压不同所造成的导通阻抗不一致，本发明可以保证在电源电压和基准电压变化条件下R-2R梯形网络仍能进行高线性度的数据转换，可广泛应用在高压高精度的模数转换器中，为权重开关的设计提供有效方法。

Claims (2)

1.R-2R梯形电阻网络电路，包括R-2R电阻网络和开关电压电平转换电路，所述R-2R电阻网络的各条可控电阻臂均带有一个开关，其特征在于，
开关由一个PMOS开关管和一个NMOS开关管并联构成，
可控电阻臂中的两个MOS开关管漏极相接，NMOS开关管的源极接第一外部电压点，PMOS开关管的源极接第二外部电压点；
还包括一个电压自适应电路，所述电压自适应电路包括第一电阻支路、第二电阻支路和一个运放，第一PMOS管、第一电阻（R1）、第二电阻（R2）和第一NMOS管构成第一电阻支路；
第一PMOS管栅极接地电平（VSS），源极接第一外部电压点，漏极接第一电阻（R1）；
第一NMOS管源极接第二外部电压点，漏极接第二电阻（R2），第一电阻（R1）和第二电阻（R2）的连接点与运放的正性输入端连接；
串联于第一外部电压点和第二外部电压点之间的第三电阻R3和第四电阻（R4）构成第二电阻支路，第三电阻（R3）和第四电阻（R4）的连接点与运放的负性输入端连接；
运放的输出端作为电压自适应电路的输出端，与第一NMOS管的栅极连接。
2.如权利要求1所述的R-2R梯形电阻网络电路，其特征在于，所述开关电压电平转换电路具有正相信号输出支路和反相信号输出支路，
所述正相信号输出支路中，反相器的电源高电平端接第一外部电压点，电源低电平端接地电平（VSS）；
所述反相信号输出支路中，反相器的电源低电平端接第二外部电压点，电源高电平端接电压自适应电路的输出端。
CN202210982382.7A 2022-08-16 2022-08-16 R-2r梯形电阻网络电路 Pending CN115441876A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210982382.7A CN115441876A (zh) 2022-08-16 2022-08-16 R-2r梯形电阻网络电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210982382.7A CN115441876A (zh) 2022-08-16 2022-08-16 R-2r梯形电阻网络电路

Publications (1)

Publication Number Publication Date
CN115441876A true CN115441876A (zh) 2022-12-06

Family

ID=84243182

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210982382.7A Pending CN115441876A (zh) 2022-08-16 2022-08-16 R-2r梯形电阻网络电路

Country Status (1)

Country Link
CN (1) CN115441876A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116260423A (zh) * 2023-03-30 2023-06-13 江苏尚飞光电科技股份有限公司 一种阻抗匹配电路及数模转换器
CN117811584A (zh) * 2024-02-29 2024-04-02 成都电科星拓科技有限公司 数模转换器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116260423A (zh) * 2023-03-30 2023-06-13 江苏尚飞光电科技股份有限公司 一种阻抗匹配电路及数模转换器
CN117811584A (zh) * 2024-02-29 2024-04-02 成都电科星拓科技有限公司 数模转换器

Similar Documents

Publication Publication Date Title
CN115441876A (zh) R-2r梯形电阻网络电路
US6222473B1 (en) Method and apparatus for digital to analog converters with improved switched R-2R ladders
KR940010678B1 (ko) 입력회로
JP4960216B2 (ja) Ｄ／ａ変換回路
US7292172B2 (en) Current driven D/A converter and its bias circuit
JPWO2008084583A1 (ja) 電流スイッチ回路及びそれを用いたｄ／ａコンバータ、半導体集積回路及び通信機器
EP0231062A1 (en) Level conversion circuit
US7053661B1 (en) Impedance-matched output driver circuits having enhanced predriver control
WO1997043833A1 (en) Improved switch architecture for r/2r digital to analog converters
KR20210024863A (ko) 오프셋 교정을 제공하는 비교기 및 이를 포함하는 집적 회로
TW200935752A (en) Current steering DAC and voltage booster for current steering DAC
KR960010390B1 (ko) 스위칭 정전류원회로
US10340941B1 (en) Trim digital-to-analog converter (DAC) for an R2R ladder DAC
US6369734B2 (en) Method and apparatus for increasing linearity and reducing noise coupling in a digital to analog converter
US8912939B2 (en) String DAC leakage current cancellation
JPS62155623A (ja) デジタル−アナログ変換器
US7218169B2 (en) Reference compensation circuit
JP2005268895A (ja) スイッチ回路
US20090128120A1 (en) Reference voltage generation circuit, ad converter, da converter, and image processor
JP4537840B2 (ja) 電流源セルおよびそれを用いたｄ／ａコンバータ
CN116260423A (zh) 一种阻抗匹配电路及数模转换器
US7821305B1 (en) Dual voltage buffer with current reuse
US5136293A (en) Differential current source type d/a converter
JP2542457B2 (ja) Ｔｔｌ／ｃｍｏｓレベル変換器
KR101055788B1 (ko) 광대역의 공통모드 입력전압 범위를 가지는 차동 증폭회로 및 그 차동 증폭회로를 구비한 입력 버퍼

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination