KR0165273B1

KR0165273B1 - 정전압 발생회로

Info

Publication number: KR0165273B1
Application number: KR1019930014586A
Authority: KR
Inventors: 김용우
Original assignee: 김광호; 삼성전자주식회사
Priority date: 1993-07-29
Filing date: 1993-07-29
Publication date: 1999-03-20
Also published as: KR950004743A

Abstract

본 발명은 온도와 전원전압의 변동에 상관없이 일정한 전압을 공급하기 위한 정전압 발생회로에 관한 것으로, 양의 온도계수를 갖는 제1정전압을 발생하는 제1정전압발생수단, 양의 온도계수값과 동일한 값의 음의 온도계수를 갖는 제2정전압을 발생하는 제2정전압발생수단과, 제1정전압과 제2정전압을 합산하는 합산수단으로 구성된다.

Description

정전압 발생회로

제1도는 종래의 제너다이오드를 이용한 정전압 발생회로를 나타낸 회로도.

제2도는 종래의 밴드 갭을 이용한 정전압 발생회로를 나타낸 회로도.

제3도는 본 발명에 의한 정전압 발생회로를 나타낸 회로도.

제4a,4b도는 제3도에 있어서 각 부의 파형도.

제5도는 제3도에 있어서 V_BE멀티플라이어의 상세회로도.

* 도면의 주요부분에 대한 부호의 설명

10 : V_T발생기 20 : 승산기

30,50 : 합산기 40 : V_BE멀티플라이어

본 발명은 정전압 발생회로에 관한 것으로, 특히 온도와 전원전압의 변동에 상관없이 일정한 전압을 공급하기 위한 정전압 발생회로에 관한 것이다.

일반적으로 정전압 발생회로 또는 정전류 발생회로는 입력전압이나 부하전류, 온도 등의 변화에 대해 출력전압이나 출력전류를 일정하게 유지하는 회로도이다.

그러나, 지금까지 널리 사용되는 정전압발생회로에는 제너다이오드(Zener Diode)를 이용한 정전압 발생회로와 밴드갭(Band Gap)을 이용한 정전압 발생회로가 있다. 뒤에서 언급하겠지만 제너다이오드를 이용한 정전압 발생회로는 높은 전압이 필요하고 고주파에서 동작시 잡음이 발생하는 단점이 있고, 밴드갭을 이용한 정전압 발생회로는 1.25V의 정수배에 해당하는 전압만 발생시킬 수 있는 단점이 있다.

제1도와 제2도는 종래의 정전압 발생회로를 나타낸 것으로서, 제1도는 제너다이오드를 이용한 정전압 발생회로를 나타낸 회로도이다. 제1도에 있어서, 저항(R1)과 저항(R2) 사이의 접속점 사이에서 출력되는 전압(V_ref)은 다음 (1)식과 같이 나타낼 수 있다.

여기서 제너다이오드(D_Z)의 제너전압(V_Z)의 온도계수(TC:Temperature Coefficient)는 약 +3mV/℃이고, 트랜지스터(Q1)의 베이스-에미터간 전압(V_BE1)의 온도계수는 약 -2.5mV/℃이고, 다이오드(D1)의 온도계수는 약 -2.5mV/℃이므로, 다이오드(D1)의 음극단자에서의 온도계수는 약 +8mV/℃가 된다. 따라서 다이오드(D1)의 음극단자에서의 온도계수인 약 +8mV/℃가 다이오드(D2)의 온도계수인 약 -2.5mV/℃와 상쇠될 수 있도록 저항(R1)과 저항(R2)의 값을 결정한다.

이 제너다이오드(D_Z)를 이용한 정전압 발생회로는 원하는 전압을 얻을 수 있고 온도에 따른 전압의 변동이 작은 장점이 있는 반면, 높은 전원전압이 필요하고, 고주파수에서 동작시 잡음이 발생하는 문제점이 있었다.

제2도는 제1도의 문제점을 해결하기 위하여 밴드갭(Band Gap)을 이용한 종래의 정전압 발생회로를 나타낸 회로도이다.

제2도에 있어서, 우선

I₁× R3= I₂× R4 ……… (2)

I₁= I_Sexp(V_BEG/V_T) ……… (3)

I₂= I_Sexp(V_BEG/V_T) ……… (4)

으로 나타낼수 있다.

상기 (2)식과 (3)식으로부터

△V_BE= V_BE5- V_BE4=V_T1n(I₁/I₂) = V_T1n(R₄/ R₃)….. (5)

또한, 증폭기(AMP1)로부터 출력되는 전압(V_ref)은 다음 (6)식과 같이 나타낼 수 있다.

V_{ref =}V_BEG+(I₁× R₃)

= V_BEG+ (R4/ R5) ×V_T1n(R4/ R3)

= V_BEG+ kV_T………… (6)

여기서 k=(R4/ R5)1n(R4/ R3)이고, 트랜지스터(Q4,Q5)의 베이스-에미터간 전압(V_BE4, V_BE5)의 온도계수는 약 -2.5mV/℃이고, V_T의 온도계수는 +0.085mV/℃이다. 즉, k의 값을 조절하여 V_ref의 온도계수를 제로(0)로 만들 수 가 있다.

이 밴드갭을 이용한 정전압 발생회로를 응용하여 다음(7)식과 같은 출력전압( V_ref)을 갖는 회로를 구성할 수 있다.

V_{ref =}xV_BE+ k_XV_T………… (7)

여기서 k_x는 xk와 동일한 값이 되고, 따라서

V_{ref = x}(V_BE+ kV_T) ………… (8)

로 나타낼 수 있다. 즉, (V_BE+ kV_T)는 약 1.25V에 해당하므로

V_{ref =}1.25x ………… (9)

로 나타낼 수 있다.

그러므로 밴드갭을 이용한 정전압 발생회로는 온도보상능력은 우수하지만 최적의 온도보상 조건에서는 약 1.25의 정수배에 해당하는 전압밖에 만들수가 없기 때문에 사용자가 원하는 임의의 전압을 기대할 수 없는 문제점이 있었다.

따라서, 본 발명의 목적은 상술한 문제점을 해결하기 위하여 온도와 전원전압의 변동에 상관없이 사용자가 원하는 임의의 정전압을 공급하기 위한 정전압 발생회로를 제공하는데 있다.

상기 목적을 달성하기 위하여 본 발명에 의한 정전압 발생회로는 양의 온도계수를 갖는 제1정전압을 발생하기 위한 제1정전압발생수단, 상기 양의 온도계수값과 동일한 값의 음의 온도계수를 갖는 제2정전압을 발생시키기 위한 제2정전압발생수단, 상기 제1정전압발생수단에서 출력되는 제1정전압과 상기 제2정전압발생수단에서 출력되는 제2정전압을 합산하기 위한 합산수단을 포함함을 특징으로 한다.

이하 첨부된 도면을 참조하여 본 발명에 대하여 상세히 설명하기로 한다.

제3도는 본 발명에 의한 정전압 발생회로를 나타낸 회로도이다.

제3도는 도시된 회로도의 구성은, 크게 제1도에서 설명한 제너다이오드를 이용한 정전압 발생회로를 응용하여 양의 온도계수를 갖는 제1정전압을 발생시키기 위한 제1정전압발생수단(100)과, 음의 온도계수를 갖는 제2정전압을 발생시키기 위한 제2정전압발생수단(40)과, 제1정전압발생수단(100)의 출력신호와 제2정전압발생수단(40)의 출력 신호를 합산하기 위한 제2합산기(SUM2;50)로 이루어진다.

여기서 제1정전압발생수단(100)은 콜렉터단자에는 정전류원(I_s)이 접속되어 있고, 에미터단자는 접지에 접속되어 있고, 베이스단자는 콜렉터단자와 접속된 트랜지스터(Q6)와, V_T전압을 발생시키기 위한 V_T발생기(10)와, V_T발생기(10)의 출력신호인 V_Tk를 승산하기 위한 승산기(20)와, 일측입력단자에 인가되는 트랜지스터(Q6)의 베이스-에미터간 전압인 V_BE와, 다른 일측입력단자에 인가되는 승산기(20)의 출력신호인 kV_T를 합산하기 위한 제1합산기(SUM1:30)로 구성되고, 제2정전압발생수단(40)은 V_BE멀티플라이어(40)로 구성된다.

제4a,4b도는 제3도에 있어서 각 부의 파형도로서, 제4a도는 제1정전압발생수단(100)의 제1합산기(30)에서 출력되는 제1정전압의 온도계수를 나타낸 것이고, 제4b도는 V_BE멀티플라이어(40)에서 출력되는 제2정전압의 온도계수를 나타낸 것이다.

제5도는 제3도에 있어서 V_BE멀티플라이어(40)의 상세회로도이다.

제5도에 도시된 회로도의 구성은, 콜렉터단자와 베이스단자사이에는 저항(R6)이 접속되고, 에미터단자와 베이스단자 사이에는 저항(R7)이 접속된 트랜지스터(Q7)로 이루어진다.

그러면 본 발명의 동작을 제3도 내지 제5도를 참조하여 설명하기로 한다.

제1정전압발생수단(100)은 제2도에서 설명한 밴드갭을 이용한 정전압 발생회로를 응용하여 제4a도와 같은 형태의 양의 온도계수를 갖는 제1정전압을 발생시키기 위한 것으로, 제1합산기(30)에서 출력되는 제1정전압(V₁)은 다음(10)식과 같이 나타낼 수 있다.

V₁= x(V_BE+ kV_T) …… (10)

제2정전압발생수단(40) 즉, V_BE멀티플라이어(40)는 제4b도와 같은 음의 온도계수를 갖는 제2정전압(V₂)_BE멀티플라이어(40)에서 출력되는 제2정전압(V₂)을 발생시키기 위한 것으로, V_BE멀티플라이어(40)에서 출력되는 제2정전압(V₂)은 제5도를 참조하면 다음(11)식과 같이 나타낼 수 있다.

V₂=(1+R6/ R7)V_BE…… (11)

제2합산기(50)는 제1정전압발생수단(100)의 출력신호와 제2정전압발생수단(40)의 출력신호를 합산하기 위한 것으로, 제2합산기(50)의 출력신호(V_ref)는 다음 (12)식과 같이 나타낼 수 있다.

V_ref= x(V_BE+kV_T) +(1 +R6/R7)V_BE…… (12)

즉, 제1정전압발생수단(100)에서 출력되는 제1정전압(V₁)의 온도계수와 제2정전압발생수단(40)에서 출력되는 제2정전압(V₂)의 온도계수가 서로 상쇄되어 제2합산기(50)에서 출력되는 전압의 전체 온도계수가 제로(0)가 되고, (12)식에서 x의 값과, 저항(R6)과 저항(R7)의 저항비를 조정함으로써 임의의 정전압을 얻을 수 있다.

상술한 바와 같이 본 발명에 의한 정전압 발생회로에서는 온도와 전원전압의 변동에 상관없이 사용자가 원하는 임의의 정전압을 공급할 수 있는 이점이 있다.

Claims

베이스단과 컬렉터단이 정전류원에 접속되며, 에미터단은 접지되어 있는 트랜지스터(Q6), V_T전압을 발생하기 위한 V_T발생기(10), 상기 V_T발생기(10)에서 발생된 V_T전압에 소정값(K)을 승산하기 위한 승산기(20), 및 상기 트랜지스터의 베이스단과 에미터단 사이의 전압(V_BE)과 상기 승산기(20) 출력값을 합산하기 위한 제1합산부(30)를 구비하여 양의 온도 계수값을 갖는 제1정전압(V₁)을 발생하기 위한 제1정전압 발생부(100); V_BE멀티플라이어를 이용하여 상기 양의 온도 계수값과 절대값이 동일한 음의 온도 계수값을 갖는 제2정전압(V₂)을 발생하기 위한 제2정전압 발생부(40); 및 상기 제1정전압과 제2정전압을 합산하기 위한 제2합산부(50)를 포함함을 특징으로 하는 정전압 발생회로.