JP3369609B2 - ディジタル／アナログ変換器からの出力信号のオフセットを補正するための回路装置 - Google Patents
ディジタル／アナログ変換器からの出力信号のオフセットを補正するための回路装置Info
- Publication number
- JP3369609B2 JP3369609B2 JP29886792A JP29886792A JP3369609B2 JP 3369609 B2 JP3369609 B2 JP 3369609B2 JP 29886792 A JP29886792 A JP 29886792A JP 29886792 A JP29886792 A JP 29886792A JP 3369609 B2 JP3369609 B2 JP 3369609B2
- Authority
- JP
- Japan
- Prior art keywords
- digital
- pulse
- analog converter
- circuit device
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 claims description 17
- 239000003990 capacitor Substances 0.000 claims description 10
- 239000013641 positive control Substances 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 6
- 230000000630 rising effect Effects 0.000 description 4
- 238000012937 correction Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 101001028732 Chironex fleckeri Toxin CfTX-A Proteins 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 238000000411 transmission spectrum Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3036—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers
- H03G3/3042—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers in modulators, frequency-changers, transmitters or power amplifiers
- H03G3/3047—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers in modulators, frequency-changers, transmitters or power amplifiers for intermittent signals, e.g. burst signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0602—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
- H03M1/0604—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic at one point, i.e. by adjusting a single reference value, e.g. bias or gain error
- H03M1/0607—Offset or drift compensation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Transmitters (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、オフセット電圧の除去
方法に関し、詳しくは、ディジタルアナログ（Ｄ／Ａ）
変換器において、変換器のオフセット電圧の変動を引き
起こす温度に起因する出力電圧の変動を実質的に減少さ
せるための方法に関する。更に、この方法を具現化する
ための回路装置に関する。
方法に関し、詳しくは、ディジタルアナログ（Ｄ／Ａ）
変換器において、変換器のオフセット電圧の変動を引き
起こす温度に起因する出力電圧の変動を実質的に減少さ
せるための方法に関する。更に、この方法を具現化する
ための回路装置に関する。
【０００２】
【従来の技術】特にＣＭＯＳ技術使用のＤ／Ａ変換器に
おいては、温度差によって出力電圧が変動するという問
題がある。これらの変動は、基準電圧の変動によるもの
と変換器の具現化に使用する演算増幅器のオフセット電
圧のドリフトによるものとがある。基準電圧は、原則と
して変換器外部の回路を経由して供給することが可能で
ある。時分割多元接続（ＴＤＭＡ）方式によるディジタ
ル無線電話においては、発信はバースト形式で行われ、
引き続きパルスよりなる信号が送信される。伝送される
パルスの立ち上がりと減衰は、段階的に行われるより
は、伝送スペクトルが広範囲に及ばないよう制御するこ
とが望ましく、更に、立ち上がりと減衰に要する時間が
最短であることが望ましい。パルスの立ち上がりと減衰
の形状としては、コサイン２乗の波形が適している場合
が多い。伝送パルスの時間調節は、送信機の電力レベル
と切り離して考えるべきである。欧州特許出願番号ＥＰ
−Ａ−０，４３４，２９４およびこれに対応する米国出
願番号ＵＳ−Ａ−５，１０１，１７５（フィンランド特
許出願番号８９６２６６の「電圧制御電力増幅器および
それに使用する回路構成の出力制御法」についての優先
権を主張）において、２種の制御信号ＴＸＣおよびＴＸ
Ｐの使用に基づく送信機の出力制御方法が開示されてい
る。前記の方法に準拠するディジタル無線電話の送信機
のブロック図を、添付の図１に示す。回路内で、入力方
形波パルスＰｉｎは任意に増幅され、パルスの立ち上が
りと減衰についてはコサイン２乗タイプに変形され、縦
続接続の電力増幅器１における出力電力のパルスＰｏｕ
ｔとなる。前記出力電力は、方向性結合器２および電圧
センサー３を用いて測定され、それにより当該電力を示
す電圧Ｖ１が得られる。前記電圧は、たとえば演算増幅
器のような制御増幅器４に伝送され、そして、制御パル
スＴＸＣがＤ／Ａ変換器から前記制御増幅器４の第２の
入力に入力される。この制御ループには、抵抗器Ｒ１，
Ｒ２およびＲ３が含まれる。前記制御増幅器４の出力電
圧と方形波パルスＴＸＰとが、抵抗器Ｒ３の後段で加算
（Ｖ２）される。前記の加算されたパルスの高さは、電
力増幅器１が電力の生成を開始するしきい値電圧とほぼ
同じである。制御パルスＴＸＣの立ち上がり開始とほぼ
同時に方形波パルスの生成が開始する。次に抵抗器Ｒ４
を経由してコンデンサーＣ１が充電され、急速にしきい
値電圧レベルに接近し、電力増幅器１の制御ループは、
電力増幅器１の電力出力開始と同時に作動する。
おいては、温度差によって出力電圧が変動するという問
題がある。これらの変動は、基準電圧の変動によるもの
と変換器の具現化に使用する演算増幅器のオフセット電
圧のドリフトによるものとがある。基準電圧は、原則と
して変換器外部の回路を経由して供給することが可能で
ある。時分割多元接続（ＴＤＭＡ）方式によるディジタ
ル無線電話においては、発信はバースト形式で行われ、
引き続きパルスよりなる信号が送信される。伝送される
パルスの立ち上がりと減衰は、段階的に行われるより
は、伝送スペクトルが広範囲に及ばないよう制御するこ
とが望ましく、更に、立ち上がりと減衰に要する時間が
最短であることが望ましい。パルスの立ち上がりと減衰
の形状としては、コサイン２乗の波形が適している場合
が多い。伝送パルスの時間調節は、送信機の電力レベル
と切り離して考えるべきである。欧州特許出願番号ＥＰ
−Ａ−０，４３４，２９４およびこれに対応する米国出
願番号ＵＳ−Ａ−５，１０１，１７５（フィンランド特
許出願番号８９６２６６の「電圧制御電力増幅器および
それに使用する回路構成の出力制御法」についての優先
権を主張）において、２種の制御信号ＴＸＣおよびＴＸ
Ｐの使用に基づく送信機の出力制御方法が開示されてい
る。前記の方法に準拠するディジタル無線電話の送信機
のブロック図を、添付の図１に示す。回路内で、入力方
形波パルスＰｉｎは任意に増幅され、パルスの立ち上が
りと減衰についてはコサイン２乗タイプに変形され、縦
続接続の電力増幅器１における出力電力のパルスＰｏｕ
ｔとなる。前記出力電力は、方向性結合器２および電圧
センサー３を用いて測定され、それにより当該電力を示
す電圧Ｖ１が得られる。前記電圧は、たとえば演算増幅
器のような制御増幅器４に伝送され、そして、制御パル
スＴＸＣがＤ／Ａ変換器から前記制御増幅器４の第２の
入力に入力される。この制御ループには、抵抗器Ｒ１，
Ｒ２およびＲ３が含まれる。前記制御増幅器４の出力電
圧と方形波パルスＴＸＰとが、抵抗器Ｒ３の後段で加算
（Ｖ２）される。前記の加算されたパルスの高さは、電
力増幅器１が電力の生成を開始するしきい値電圧とほぼ
同じである。制御パルスＴＸＣの立ち上がり開始とほぼ
同時に方形波パルスの生成が開始する。次に抵抗器Ｒ４
を経由してコンデンサーＣ１が充電され、急速にしきい
値電圧レベルに接近し、電力増幅器１の制御ループは、
電力増幅器１の電力出力開始と同時に作動する。
【０００３】
【発明が解決しようとする課題】ＣＭＯＳ技術を使用す
るＤ／Ａ変換器においては、基準電圧は原則として変換
器の外部回路を経由して供給されるため、部品数も費用
も嵩む。また、オフセット電圧の変動という問題も発生
する。出力電力に影響を及ぼす実際の制御信号ＴＸＣを
通常の安価なＣＭＯＳ Ｄ／Ａ変換器において発生させ
る場合には、出力電力は温度変化とともに変動する。こ
れは上述のＤ／Ａ変換器の基準電圧およびオフセット電
圧の変動に起因する。従来の技術においては、この問題
を除去する手段はほとんど得られない。個々の無線電話
で別個に温度を補正することは可能であるが、そのため
には余分の作業が必要である。代替方法として高水準の
Ｄ／Ａ変換器を使用することはできるが、この場合も余
分の費用がかかる。従って、本発明の目的は、Ｄ／Ａ変
換器のオフセット電圧を除去する方法を提供することに
よって、前記の問題を解決することにある。
るＤ／Ａ変換器においては、基準電圧は原則として変換
器の外部回路を経由して供給されるため、部品数も費用
も嵩む。また、オフセット電圧の変動という問題も発生
する。出力電力に影響を及ぼす実際の制御信号ＴＸＣを
通常の安価なＣＭＯＳ Ｄ／Ａ変換器において発生させ
る場合には、出力電力は温度変化とともに変動する。こ
れは上述のＤ／Ａ変換器の基準電圧およびオフセット電
圧の変動に起因する。従来の技術においては、この問題
を除去する手段はほとんど得られない。個々の無線電話
で別個に温度を補正することは可能であるが、そのため
には余分の作業が必要である。代替方法として高水準の
Ｄ／Ａ変換器を使用することはできるが、この場合も余
分の費用がかかる。従って、本発明の目的は、Ｄ／Ａ変
換器のオフセット電圧を除去する方法を提供することに
よって、前記の問題を解決することにある。
【０００４】
【課題を解決するための手段】上述の目的を達成するた
めに、本発明は、シリアル・コンデンサーを付加するこ
とにより、ディジタル／アナログ変換器からの出力信号
（ＴＸＣ−ＤＡ）にパルスが存在しないときは常に、制
御可能なスイッチによって、前記コンデンサーのＴＸＣ
側電極を基準電圧（Ｖｒｅｆ）にすることによって、前
記出力信号（ＴＸＣ−Ｄ／Ａ）からオフセットを実質的
に除去することを特徴とする。
めに、本発明は、シリアル・コンデンサーを付加するこ
とにより、ディジタル／アナログ変換器からの出力信号
（ＴＸＣ−ＤＡ）にパルスが存在しないときは常に、制
御可能なスイッチによって、前記コンデンサーのＴＸＣ
側電極を基準電圧（Ｖｒｅｆ）にすることによって、前
記出力信号（ＴＸＣ−Ｄ／Ａ）からオフセットを実質的
に除去することを特徴とする。
【０００５】
【実施例】２種の制御信号ＴＸＣとＴＸＰの使用に基づ
く公知の電力制御方法の概略図を、添付の図１に示す。
本発明の推奨実施例については、添付の図２〜図４を参
照して下記に詳述する。
く公知の電力制御方法の概略図を、添付の図１に示す。
本発明の推奨実施例については、添付の図２〜図４を参
照して下記に詳述する。
【０００６】図面を参照すると、図２は本発明に基づく
Ｄ／Ａ変換器のオフセット電圧除去方式の動作原理を示
す。ＴＸＣ−Ｄ／Ａ信号は、Ｄ／Ａ変換器より発せられ
るパルス（バースト）状の出力信号であり、立ち上がり
と減衰についてはコサイン２乗の形状をなし、図１に示
す送信機の制御を目的とする。ＴＸＣ信号とは、ＴＸＣ
−Ｄ／Ａ信号から発せられて送信機の電力制御ループに
伝達されるパルスを意味し、その立ち上がりと減衰につ
いてはコサイン２乗の形状をなし、これによりオフセッ
ト電圧が除去される。ＴＸＰ信号とは、前述のＥＰ−Ａ
−０，４３４，２９４に記載の方法による電力制御回路
の動作を促進するために使用する方形波パルスである。
シリアル・コンデンサー５を付加することにより、ＴＸ
Ｃ−ＤＡ信号にパルスが存在しないときは常に、スイッ
チ６によって、コンデンサー５のＴＸＣ側電極を基準電
圧（Ｖｒｅｆ）にすることによって、ＴＸＣ−Ｄ／Ａ信
号から、オフセット電圧を除去することができる。ＴＸ
Ｃ−ＤＡ信号に存在するパルスが入力されると同時にス
イッチは開となり、Ｖｒｅｆはコンデンサー５のＴＸＣ
側電極から切り離される。そこでパルスは変化すること
なくコンデンサー５を通過する。パルスの終了後は、Ｔ
ＸＣ側電極の電圧は基準電圧レベルに復帰する。ＴＸＰ
パルスにより、スイッチ６はインバーター７を経由して
制御される。
Ｄ／Ａ変換器のオフセット電圧除去方式の動作原理を示
す。ＴＸＣ−Ｄ／Ａ信号は、Ｄ／Ａ変換器より発せられ
るパルス（バースト）状の出力信号であり、立ち上がり
と減衰についてはコサイン２乗の形状をなし、図１に示
す送信機の制御を目的とする。ＴＸＣ信号とは、ＴＸＣ
−Ｄ／Ａ信号から発せられて送信機の電力制御ループに
伝達されるパルスを意味し、その立ち上がりと減衰につ
いてはコサイン２乗の形状をなし、これによりオフセッ
ト電圧が除去される。ＴＸＰ信号とは、前述のＥＰ−Ａ
−０，４３４，２９４に記載の方法による電力制御回路
の動作を促進するために使用する方形波パルスである。
シリアル・コンデンサー５を付加することにより、ＴＸ
Ｃ−ＤＡ信号にパルスが存在しないときは常に、スイッ
チ６によって、コンデンサー５のＴＸＣ側電極を基準電
圧（Ｖｒｅｆ）にすることによって、ＴＸＣ−Ｄ／Ａ信
号から、オフセット電圧を除去することができる。ＴＸ
Ｃ−ＤＡ信号に存在するパルスが入力されると同時にス
イッチは開となり、Ｖｒｅｆはコンデンサー５のＴＸＣ
側電極から切り離される。そこでパルスは変化すること
なくコンデンサー５を通過する。パルスの終了後は、Ｔ
ＸＣ側電極の電圧は基準電圧レベルに復帰する。ＴＸＰ
パルスにより、スイッチ６はインバーター７を経由して
制御される。
【０００７】図２〜４は、無線電話の送信機の制御を目
的とした本発明の実施例を説明するものであるが、更に
本発明は、Ｄ／Ａ変換器の出力電圧の安定化という別の
用途に応用することも可能である。
的とした本発明の実施例を説明するものであるが、更に
本発明は、Ｄ／Ａ変換器の出力電圧の安定化という別の
用途に応用することも可能である。
【０００８】スイッチ６を使用しない場合は、コンデン
サー５の後段で電圧レベルも上下に変動する。立ち上が
りと減衰については、コサイン２乗の形状をなすパルス
のレベルに左右される。スイッチ６がゼロレベルの制御
電圧で作動する場合は、インバーター７は不要である。
電力制御ループ内で反転されたＴＸＰパルスを使用する
場合も、インバーター７は不要である。
サー５の後段で電圧レベルも上下に変動する。立ち上が
りと減衰については、コサイン２乗の形状をなすパルス
のレベルに左右される。スイッチ６がゼロレベルの制御
電圧で作動する場合は、インバーター７は不要である。
電力制御ループ内で反転されたＴＸＰパルスを使用する
場合も、インバーター７は不要である。
【０００９】前記オフセット電圧は、実際の動作サイク
ルに含まれることなしに除去可能である。従ってこのオ
フセット電圧除去原理は、時分割原理使用の場合にも応
用できる。
ルに含まれることなしに除去可能である。従ってこのオ
フセット電圧除去原理は、時分割原理使用の場合にも応
用できる。
【００１０】図３は、信号の曲線形状を示すものであ
る。破線は、オフセット電圧に起因した、Ｄ／Ａ変換器
のＴＸＣ−Ｄ／Ａ出力電圧８の変動を示す。ＴＸＰ電圧
は符号９によって示され、またＴＸＣ電圧は符号１０に
よって示される。
る。破線は、オフセット電圧に起因した、Ｄ／Ａ変換器
のＴＸＣ−Ｄ／Ａ出力電圧８の変動を示す。ＴＸＰ電圧
は符号９によって示され、またＴＸＣ電圧は符号１０に
よって示される。
【００１１】図４は、本発明に準拠した回路の具体的構
成を示す。インバーター７にはトランジスター１１が使
用され、スイッチ６に対してはトランジスター１２が使
用されている。ＴＸＰ方形波パルスは、抵抗器１３を経
由してトランジスター１１のベースに印加される。トラ
ンジスター１２のベースは抵抗器１４を経由して、正の
動作電圧に結合される。基準電圧は、分圧器の抵抗器１
５と１６を用いて、動作電圧から生成される。基準電圧
をゼロにすることも可能で、その場合は抵抗器１５と１
６は不要となり、トランジスター１２のエミッタは接地
されることとなる。
成を示す。インバーター７にはトランジスター１１が使
用され、スイッチ６に対してはトランジスター１２が使
用されている。ＴＸＰ方形波パルスは、抵抗器１３を経
由してトランジスター１１のベースに印加される。トラ
ンジスター１２のベースは抵抗器１４を経由して、正の
動作電圧に結合される。基準電圧は、分圧器の抵抗器１
５と１６を用いて、動作電圧から生成される。基準電圧
をゼロにすることも可能で、その場合は抵抗器１５と１
６は不要となり、トランジスター１２のエミッタは接地
されることとなる。
【００１２】本発明の助けを得て、従来技術によるＤ／
Ａ変換器も使用できる。設計には少数の部品を追加する
だけでよく、Ｄ／Ａ変換器による制御段の調整も不要で
ある。
Ａ変換器も使用できる。設計には少数の部品を追加する
だけでよく、Ｄ／Ａ変換器による制御段の調整も不要で
ある。
【００１３】無線電話の温度補正を個々に行う必要はな
く、収益の増大といった生産関連の利点も達成できる。
オフセット電圧除去の結合部分の大半は、Ｄ／Ａ変換器
の回路内部に組み込むことが可能である。
く、収益の増大といった生産関連の利点も達成できる。
オフセット電圧除去の結合部分の大半は、Ｄ／Ａ変換器
の回路内部に組み込むことが可能である。
【００１４】Ｄ／Ａ変換器のオフセット電圧の補正方法
は、ディジタル時分割原理によって実現された無線電話
送信機の制御パルスに関する実施例により上記された通
りである。本原理は、Ｄ／Ａ変換器の出力電圧から生じ
るオフセット電圧効果の除去に関するいかなる実施例に
おいても使用できるのは明白である。こうした応用例の
ための唯一の前提条件は、変換器からいつパルスが発生
しいつそれが終了するかを知ることであり、この情報に
基づいてスイッチを制御することである。この情報は、
なるべく、変換器からのパルス発生直前に発生し、変換
器からのパルス発生の終了と同時に終了する別のパルス
から得ることが望ましい。本発明は、時分割原理で作動
する無線電話で使用する場合に特に適している。
は、ディジタル時分割原理によって実現された無線電話
送信機の制御パルスに関する実施例により上記された通
りである。本原理は、Ｄ／Ａ変換器の出力電圧から生じ
るオフセット電圧効果の除去に関するいかなる実施例に
おいても使用できるのは明白である。こうした応用例の
ための唯一の前提条件は、変換器からいつパルスが発生
しいつそれが終了するかを知ることであり、この情報に
基づいてスイッチを制御することである。この情報は、
なるべく、変換器からのパルス発生直前に発生し、変換
器からのパルス発生の終了と同時に終了する別のパルス
から得ることが望ましい。本発明は、時分割原理で作動
する無線電話で使用する場合に特に適している。
【００１５】上記の記述により、本発明の範囲内で当業
者が多様な修正を施すことが可能なのは明白である。
者が多様な修正を施すことが可能なのは明白である。
【００１６】
【発明の効果】以上に述べたように、本発明によれば、
Ｄ／Ａ変換器の出力信号におけるオフセットの除去方法
が得られ、この方法による補正は、時分割原理を使用す
る無線電話送信機など、広範囲に亘る応用が可能であ
る。
Ｄ／Ａ変換器の出力信号におけるオフセットの除去方法
が得られ、この方法による補正は、時分割原理を使用す
る無線電話送信機など、広範囲に亘る応用が可能であ
る。
【図１】２種の制御信号ＴＸＣとＴＸＰの使用に基づく
公知の電力制御方法を示すための概略図である。
公知の電力制御方法を示すための概略図である。
【図２】本発明に準拠してオフセット電圧の補正方法の
動作原理を説明する回路図である。
動作原理を説明する回路図である。
【図３】本発明の方法で使用する信号の曲線形状を示す
波形図である。
波形図である。
【図４】本発明に準拠する回路図である。
１…電力増幅器
２…方向性結合器
３…電圧センサー
４…制御増幅器
５…コンデンサー
６…スイッチ
７…インバーター
８…ＴＸＣ−Ｄ／Ａ出力電圧
９…ＴＸＰ電圧
１０…ＴＸＣ電圧
１１…トランジスター
１２…トランジスター
１３…抵抗器
１４…抵抗器
１５…分圧器の抵抗器
１６…分圧器の抵抗器
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平１−188030（ＪＰ，Ａ)
欧州特許出願公開434294（ＥＰ，Ａ
１)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H03M 1/00 - 1/88
Claims (5)
- 【請求項１】 ディジタル／アナログ変換器からの出力
信号（ＴＸＣ−ＤＡ）のオフセットを補正するための、
前記出力信号（ＴＸＣ−ＤＡ）が時分割多元接続（ＴＤ
ＭＡ）方式における無線電話送信機を構成する電力増幅
器に対する制御信号として使用される、回路装置であっ
て、 前記ディジタル／アナログ変換器からの出力信号がコン
デンサー（５）の第１電極に印加され、該コンデンサー
（５）の第２電極が制御可能なスイッチ（６）に接続さ
れ、該制御可能なスイッチが閉じている間は前記第２電
極を基準電圧（Ｖｒｅｆ）にし、該制御可能なスイッチ
が開いている間は前記基準電圧が前記第２電極から切り
離されるようになっていて、前記制御可能なスイッチ
（６）は、前記ディジタル／アナログ変換器からの出力
信号にパルスが存在しないときは常に閉じており、それ
により、前記ディジタル／アナログ変換器からの出力信
号にパルスが存在しない各期間のほぼ全期間に亘って、
前記コンデンサ（５）の第２電極が基準電圧（Ｖｒｅ
ｆ）に維持されて、前記オフセットが除去されることを
特徴とする回路装置。 - 【請求項２】 請求項１に記載の回路装置であって、 前記制御可能なスイッチへの制御電圧がパルス状であ
り、また前記ディジタル／アナログ変換器からの前記パ
ルスとほぼ同時に開始しかつ終了することを特徴とする
回路装置。 - 【請求項３】 請求項２に記載の回路装置であって、 前記制御可能なスイッチが、正の制御電圧に応じて前記
コンデンサー（５）の第２電極を前記基準電圧（Ｖｒｅ
ｆ）にすることを特徴とする回路装置。 - 【請求項４】 請求項２に記載の回路装置であって、 前記パルス状の制御電圧が実質的にゼロレベルである
か、または前記ディジタル／アナログ変換器からの前記
パルスに対し逆極性であるときには、前記制御電圧が前
記制御可能なスイッチに印加されることを特徴とする回
路装置。 - 【請求項５】 請求項２に記載の回路装置であって、 前記パルス状の制御電圧が前記ディジタル／アナログ変
換器からの前記パルスと同極性であるときには、前記制
御電圧が反転されて前記制御可能なスイッチに印加され
ることを特徴とする回路装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FI915288A FI95853C (fi) | 1991-11-08 | 1991-11-08 | Menetelmä D/A-muuntimen offset-jännitteiden vaihteluiden vaikutuksen korjaamiseksi muuntimen lähtöjännitteestä |
| FI915288 | 1991-11-08 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05235760A JPH05235760A (ja) | 1993-09-10 |
| JP3369609B2 true JP3369609B2 (ja) | 2003-01-20 |
Family
ID=8533461
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29886792A Expired - Fee Related JP3369609B2 (ja) | 1991-11-08 | 1992-11-09 | ディジタル／アナログ変換器からの出力信号のオフセットを補正するための回路装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5311179A (ja) |
| EP (1) | EP0541351B1 (ja) |
| JP (1) | JP3369609B2 (ja) |
| DE (1) | DE69226752T2 (ja) |
| FI (1) | FI95853C (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2966226B2 (ja) * | 1993-02-17 | 1999-10-25 | 三菱電機株式会社 | 電力増幅器自動制御回路 |
| FI96811C (fi) * | 1993-11-30 | 1996-08-26 | Nokia Mobile Phones Ltd | Menetelmä ja piirijärjestely D/A-muuntimen DC-erojännitteen kompensoimiseksi |
| FI98020C (fi) * | 1995-06-06 | 1997-03-25 | Nokia Mobile Phones Ltd | Digitaalisen signaalin modulointimenetelmä ja modulaattori |
| FI101027B (fi) * | 1996-01-05 | 1998-03-31 | Nokia Mobile Phones Ltd | Multipleksoitu signaalimuunnos |
| GB2330707B (en) | 1997-10-23 | 2001-10-24 | Nokia Mobile Phones Ltd | Digital to analogue converter |
| FI105428B (fi) * | 1998-05-13 | 2000-08-15 | Nokia Mobile Phones Ltd | Menetelmä rinnakkais-A/D-muunnoksen virheen korjaamiseksi, korjain ja rinnakkais-A/D-muunnin |
| FI120124B (fi) | 1998-05-29 | 2009-06-30 | Nokia Corp | Menetelmä ja piiri signaalin näytteistämiseksi suurella näytteistystaajuudella |
| DE10137234A1 (de) * | 2001-07-30 | 2003-02-20 | Infineon Technologies Ag | Vorrichtung und Verfahren zur Offset-Kalibrierung des Leistungssteuersignals von Funkgeräten |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5027352A (en) * | 1989-01-05 | 1991-06-25 | Motorola, Inc. | Receiver frequency offset bias circuit for TDM radios |
| US4965669A (en) * | 1989-04-12 | 1990-10-23 | Rca Licensing Corporation | Apparatus for digitally controlling the D.C. value of a processed signal |
| FI87028C (fi) * | 1989-12-22 | 1992-11-10 | Nokia Mobile Phones Ltd | Metod foer att reglera effekt hos en spaenningsstyrd effektfoerstaerkare och koppling foer anvaendning i metoden |
-
1991
- 1991-11-08 FI FI915288A patent/FI95853C/fi not_active IP Right Cessation
-
1992
- 1992-10-30 US US07/970,281 patent/US5311179A/en not_active Expired - Lifetime
- 1992-11-04 DE DE69226752T patent/DE69226752T2/de not_active Expired - Lifetime
- 1992-11-04 EP EP92310102A patent/EP0541351B1/en not_active Expired - Lifetime
- 1992-11-09 JP JP29886792A patent/JP3369609B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5311179A (en) | 1994-05-10 |
| DE69226752D1 (de) | 1998-10-01 |
| FI95853C (fi) | 1996-03-25 |
| FI915288A0 (fi) | 1991-11-08 |
| DE69226752T2 (de) | 1999-02-11 |
| JPH05235760A (ja) | 1993-09-10 |
| FI915288A (fi) | 1993-05-09 |
| EP0541351A2 (en) | 1993-05-12 |
| EP0541351B1 (en) | 1998-08-26 |
| EP0541351A3 (ja) | 1995-07-12 |
| FI95853B (fi) | 1995-12-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2625347B2 (ja) | ディジタル受信器の自動オフセット制御回路 | |
| JP3045319B2 (ja) | 電圧制御電力増幅器用の電力制御方法およびこの方法に使用される回路 | |
| KR101118865B1 (ko) | Ｄ급 증폭기 | |
| US5659893A (en) | Transmission circuit with improved gain control loop | |
| JP3369609B2 (ja) | ディジタル／アナログ変換器からの出力信号のオフセットを補正するための回路装置 | |
| JPH0394522A (ja) | 出力波形制御回路 | |
| JP2937673B2 (ja) | 通信装置 | |
| US5507016A (en) | Power control circuit for a digital radio telephone | |
| JP2710503B2 (ja) | 出力電力制御回路 | |
| EP0396679B1 (en) | Programmable triangle wave generator | |
| JP2001320253A (ja) | 前置増幅回路 | |
| EP0921635A4 (en) | POWER AMPLIFIER | |
| JPS588794B2 (ja) | 垂直発振回路 | |
| KR0142208B1 (ko) | 신호의 레벨을 전자적으로 제어하기 위한 회로 장치 | |
| JP2973717B2 (ja) | 高周波送信装置の出力レベル制御回路 | |
| KR100222901B1 (ko) | 모니터의 음성신호 입력감도 자동 조절회로 | |
| JP2548157B2 (ja) | 利得制御回路 | |
| KR20020044191A (ko) | 클럭 동기화 장치의 듀티 보정 회로 | |
| JP3457787B2 (ja) | Ｔｄｍａ送信機の送信出力自動制御装置 | |
| KR0120534B1 (ko) | 펄스폭 신장회로 | |
| KR930007496Y1 (ko) | 음성 페이드 인/아웃트 회로 | |
| JP3617704B2 (ja) | 対数増幅器 | |
| KR950001174Y1 (ko) | 화상 신호 찌그러짐 보상회로 | |
| JPS5940711A (ja) | 演算増幅器用オフセツト電圧発生回路 | |
| JPH0638507Y2 (ja) | 受信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071115 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081115 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091115 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091115 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101115 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111115 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |