JPS5940711A - 演算増幅器用オフセツト電圧発生回路 - Google Patents
演算増幅器用オフセツト電圧発生回路Info
- Publication number
- JPS5940711A JPS5940711A JP57151062A JP15106282A JPS5940711A JP S5940711 A JPS5940711 A JP S5940711A JP 57151062 A JP57151062 A JP 57151062A JP 15106282 A JP15106282 A JP 15106282A JP S5940711 A JPS5940711 A JP S5940711A
- Authority
- JP
- Japan
- Prior art keywords
- operational amplifier
- offset voltage
- gain
- output
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は演算増幅器に対するオフセット電圧発生回路に
関し、特に直流電源のドリフトによる影響が少なくかつ
クリティカルな調整が容易に行なえるオフセット電圧発
生回路に関するものである。
関し、特に直流電源のドリフトによる影響が少なくかつ
クリティカルな調整が容易に行なえるオフセット電圧発
生回路に関するものである。
演算増幅器はその外付は素子の値によって利得調整が容
易に行々えるものであり、各種アナログ回路に多用され
ている。第１図は演算増幅器の利用側を示す回路図であ
って、特にディジタル・オーディオプレーヤーに用いら
れてデータ信号に同期したサンプリングパルスを発生す
るサンプリングパルス発生回路のループフィルタ部に適
用した例全示している。同図に於いて１は電圧制御発振
回路（以下ｖ００と称す）であって、その発振出力信号
は分周回路２に於いて２分周さｆすることにより入力信
号に対するサンプリングに遍したサンプリング旧゛号人
として出力される。また、この分周回路２から発生され
るサンプリングパルス人は、鋸波発生回路３に供給され
ることによ）サンプリングパルスＡの周期金有する鋸波
信号Ｂが発生される。そして、この鋸波信号Ｂはサンプ
ル・ホールド回路４に於いて、ディジタル・オーディオ
ディスクの再生信号に対する立ち上りおよび立ち下りに
同期した入力信号○によってサンプル・ホールドされる
ことにより、サンプリングパルス人と入力信号００位相
差に対応したレベルの出力信号りが発生される。この出
力信号りは、ループフィルタ５に於いて直流分のみが取
シ出され。
易に行々えるものであり、各種アナログ回路に多用され
ている。第１図は演算増幅器の利用側を示す回路図であ
って、特にディジタル・オーディオプレーヤーに用いら
れてデータ信号に同期したサンプリングパルスを発生す
るサンプリングパルス発生回路のループフィルタ部に適
用した例全示している。同図に於いて１は電圧制御発振
回路（以下ｖ００と称す）であって、その発振出力信号
は分周回路２に於いて２分周さｆすることにより入力信
号に対するサンプリングに遍したサンプリング旧゛号人
として出力される。また、この分周回路２から発生され
るサンプリングパルス人は、鋸波発生回路３に供給され
ることによ）サンプリングパルスＡの周期金有する鋸波
信号Ｂが発生される。そして、この鋸波信号Ｂはサンプ
ル・ホールド回路４に於いて、ディジタル・オーディオ
ディスクの再生信号に対する立ち上りおよび立ち下りに
同期した入力信号○によってサンプル・ホールドされる
ことにより、サンプリングパルス人と入力信号００位相
差に対応したレベルの出力信号りが発生される。この出
力信号りは、ループフィルタ５に於いて直流分のみが取
シ出され。
これが制御信号ＥとしてＶＯＯＩに加えられてフェーズ
ロックループを構成している。
ロックループを構成している。
この場会、ループフィルタ５はサンプルφホールド回路
４の出力信号Ｄ’に積分する抵抗６とコンデンサ７から
なる積分回路と、この積分出力全抵抗８を介して反転入
力とする演算増幅器９と、この演シ４．増幅器９の出力
信号全反転入力側に帰還するフィードドック抵抗１０と
、出力抵抗１１および演算項１１’ｔ４器９の非反転入
力側にオフセット電圧を供給する可変抵抗１２とによっ
て構成されている。
４の出力信号Ｄ’に積分する抵抗６とコンデンサ７から
なる積分回路と、この積分出力全抵抗８を介して反転入
力とする演算増幅器９と、この演シ４．増幅器９の出力
信号全反転入力側に帰還するフィードドック抵抗１０と
、出力抵抗１１および演算項１１’ｔ４器９の非反転入
力側にオフセット電圧を供給する可変抵抗１２とによっ
て構成されている。
そして、この様に構成された回路に於いては、可変抵抗
１２に一調整することにより、演算増幅器９に対するオ
フセット調整全行なっている。
１２に一調整することにより、演算増幅器９に対するオ
フセット調整全行なっている。
しかしながら、上記構成による演算増幅器のオフセット
電圧発生回路は、直流ぼ源＋ｖを可変抵抗１２によって
ただ年に調整して供給するものであるために、直流′亀
源十Ｖの変動による影響ケ強く受けてしまう。また、上
記構成に於いては、可変抵抗１２の出力がそのままオフ
セラ） ’ｉ４Ｆ圧として供給されるものであるためｅ
ｃ１クリティカルな調整となり、結果として高精度のサ
ンプリングパルスが得られない問題を有している。
電圧発生回路は、直流ぼ源＋ｖを可変抵抗１２によって
ただ年に調整して供給するものであるために、直流′亀
源十Ｖの変動による影響ケ強く受けてしまう。また、上
記構成に於いては、可変抵抗１２の出力がそのままオフ
セラ） ’ｉ４Ｆ圧として供給されるものであるためｅ
ｃ１クリティカルな調整となり、結果として高精度のサ
ンプリングパルスが得られない問題を有している。
従って、本発明による目的は、直流電源の変動による影
％が極めて少なく、かつクリティカルな調整金のがれる
演算増幅器用オフセット也圧発生回路全提供することで
ある。以下、図面を用いて本発明による演算増幅器用オ
フセット紙圧発生回路を詳細に説明する。
％が極めて少なく、かつクリティカルな調整金のがれる
演算増幅器用オフセット也圧発生回路全提供することで
ある。以下、図面を用いて本発明による演算増幅器用オ
フセット紙圧発生回路を詳細に説明する。
第２図は本発明による演算項幅器用オフセット電圧調壷
回路の一実施例を示す回路図であって、第１図の場仕と
同様にサンプリングパルス発生回路のループフィルタ部
分に設けられている演算増幅器に適用した場曾を示し、
第１図と同一部分（ｄ同記号金用いて示しである。同図
に於いて１３は演算増幅器９の出力信号を抵抗１４を介
して反転入力とする演算増幅器であって、その利得は演
算増幅器９の利得（例えば５０）に対して十分に小さく
（例えば１〜０．５）なるように抵抗１４と装置抵抗１
５の値が設定されている。１６．１７は演算増幅器１３
の出力端とアース間に直列接続された抵抗とコンデンサ
であって、抵抗１６の出力は演算増幅器１９０反転入力
端にオフセット電圧として供給される。
回路の一実施例を示す回路図であって、第１図の場仕と
同様にサンプリングパルス発生回路のループフィルタ部
分に設けられている演算増幅器に適用した場曾を示し、
第１図と同一部分（ｄ同記号金用いて示しである。同図
に於いて１３は演算増幅器９の出力信号を抵抗１４を介
して反転入力とする演算増幅器であって、その利得は演
算増幅器９の利得（例えば５０）に対して十分に小さく
（例えば１〜０．５）なるように抵抗１４と装置抵抗１
５の値が設定されている。１６．１７は演算増幅器１３
の出力端とアース間に直列接続された抵抗とコンデンサ
であって、抵抗１６の出力は演算増幅器１９０反転入力
端にオフセット電圧として供給される。
この様に構成された回路に於いて２点Ωで示す部分が演
ｎｊ１７１１に１器９に対するオフセット電圧発生回路
１８である。そして、この場曾に於ける演算増幅器９の
出力電圧ｋ Ｆ＊可変抵抗１２によって調整される演ｇ
増幅器１３の非反転入力電圧を１１．演算増幅器９０入
力電圧七Ｍとすると、出力゛紙圧Ｆは となる。ただし、Ｇｌ、Ｇ、は演算増幅器９，１３の利
得であって、上述した様にＧｌ＞＞（ｈとなっている。
ｎｊ１７１１に１器９に対するオフセット電圧発生回路
１８である。そして、この場曾に於ける演算増幅器９の
出力電圧ｋ Ｆ＊可変抵抗１２によって調整される演ｇ
増幅器１３の非反転入力電圧を１１．演算増幅器９０入
力電圧七Ｍとすると、出力゛紙圧Ｆは となる。ただし、Ｇｌ、Ｇ、は演算増幅器９，１３の利
得であって、上述した様にＧｌ＞＞（ｈとなっている。
従って、上記（１）式に於いて、利得Ｇｔ？（ｈに対し
て十分に大きな直となる様に設定することにより、演算
増幅器９の見かけ上の利ｔ１が低下する。そしてこの場
合には、演算増幅器１３の出力側とアース間には抵抗１
６とコンデンサ１７による直列回路が設けられているた
めに。
て十分に大きな直となる様に設定することにより、演算
増幅器９の見かけ上の利ｔ１が低下する。そしてこの場
合には、演算増幅器１３の出力側とアース間には抵抗１
６とコンデンサ１７による直列回路が設けられているた
めに。
短時間の変化分は吸収されてその影響が出なく、する。
従って、サンプリングパルスの発生時に於ける通常の動
作時に於いては、演算増幅器９が高利得となって全体と
しての位相制御動作の精度が高められ、また可変度抵抗
１２によるオフセット電圧の調整および同ル１外れ等の
様にある程度の長い時間を要する変化に対しては抵抗１
６とコンデンサ１７による直列回路の吸収が行なわなく
なり、これに伴なって演算増幅器９が利得の低いアンプ
として作用する。従って、オフセット電圧の変動による
影響が少なくなるとともに、オフセット電圧のクリティ
カルな調整をのがれることが出来る。
作時に於いては、演算増幅器９が高利得となって全体と
しての位相制御動作の精度が高められ、また可変度抵抗
１２によるオフセット電圧の調整および同ル１外れ等の
様にある程度の長い時間を要する変化に対しては抵抗１
６とコンデンサ１７による直列回路の吸収が行なわなく
なり、これに伴なって演算増幅器９が利得の低いアンプ
として作用する。従って、オフセット電圧の変動による
影響が少なくなるとともに、オフセット電圧のクリティ
カルな調整をのがれることが出来る。
なお、上記実施例に於いては、ディジタル・オーディオ
ディスクプレーヤーに用いられるサンプリングパルス発
生回路に適用した場合について説明したが、本発明はこ
れに限定されるものではなく、演算増幅器を使用するす
べての回路に対して適用することが出来るものである。
ディスクプレーヤーに用いられるサンプリングパルス発
生回路に適用した場合について説明したが、本発明はこ
れに限定されるものではなく、演算増幅器を使用するす
べての回路に対して適用することが出来るものである。
以上説明した様に１本発明による演算増幅器用オフセッ
ト電圧発生回路によれば、直流電源の変動による影響を
極めて少なくすることが出来るとともに、オフセット電
圧のクリティカルな副穀がのがれる等の独々優れた効果
を有する。
ト電圧発生回路によれば、直流電源の変動による影響を
極めて少なくすることが出来るとともに、オフセット電
圧のクリティカルな副穀がのがれる等の独々優れた効果
を有する。
第１図は従来のオフセット電圧発生回路の一例を示す回
路図、第２図は本発明による演算増幅器用オフセット電
圧発生回路をサンプリングパルス発生回路に適用した場
合の一実施例を示す回路図である。 ｈ、８．ｔｏ、１１，１４，１５．１６・・・抵抗、７
．１７・・・コンデンサ、９．１３・・・演算増幅器、
１２・・・可変抵抗、１８・・・オフセット電圧発生回
路。 出 願 人 新日本電気株式会社 第１図 −り′／プリンク°八へルス 第２図 °リンフ°りンク゛ｒＸ′少ス
路図、第２図は本発明による演算増幅器用オフセット電
圧発生回路をサンプリングパルス発生回路に適用した場
合の一実施例を示す回路図である。 ｈ、８．ｔｏ、１１，１４，１５．１６・・・抵抗、７
．１７・・・コンデンサ、９．１３・・・演算増幅器、
１２・・・可変抵抗、１８・・・オフセット電圧発生回
路。 出 願 人 新日本電気株式会社 第１図 −り′／プリンク°八へルス 第２図 °リンフ°りンク゛ｒＸ′少ス
Claims (1)
- （１） 信号系に介在された第１演算増幅器にオフセ
ット電圧を供給するオフセット電圧発生回−路であって
、利得が前記第１演算増幅器よシも十分に小さく設定さ
れ、前記第１演算増幅器の出力電圧と予め定めた直流電
圧との差を検出して出力する第２演算増幅器と、この第
２演算増幅器の出力を前記第１演算増幅器に対してオフ
セット電圧として供給する抵抗と、前記第１演算増幅器
のオフセット電圧入力端子とアース間に接続されたコン
デンサとを有する演算増幅器用オフセット電圧発生回路
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57151062A JPS5940711A (ja) | 1982-08-31 | 1982-08-31 | 演算増幅器用オフセツト電圧発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57151062A JPS5940711A (ja) | 1982-08-31 | 1982-08-31 | 演算増幅器用オフセツト電圧発生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5940711A true JPS5940711A (ja) | 1984-03-06 |
Family
ID=15510463
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57151062A Pending JPS5940711A (ja) | 1982-08-31 | 1982-08-31 | 演算増幅器用オフセツト電圧発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5940711A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH026275U (ja) * | 1988-06-27 | 1990-01-16 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5029612A (ja) * | 1973-07-17 | 1975-03-25 |
-
1982
- 1982-08-31 JP JP57151062A patent/JPS5940711A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5029612A (ja) * | 1973-07-17 | 1975-03-25 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH026275U (ja) * | 1988-06-27 | 1990-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4974637B2 (ja) | 精密三角波形生成器 | |
| US6636122B2 (en) | Analog frequency locked loop with digital oversampling feedback control and filter | |
| US5297179A (en) | Doubling circuit | |
| US4395703A (en) | Precision digital random data generator | |
| US4005476A (en) | Circuit for compensating time errors in a television signal, particularly from a recording instrument | |
| JPS5940711A (ja) | 演算増幅器用オフセツト電圧発生回路 | |
| JP3369609B2 (ja) | ディジタル／アナログ変換器からの出力信号のオフセットを補正するための回路装置 | |
| US4389621A (en) | Phase locked loop stabilized against temperature and voltage variations | |
| JPH04170219A (ja) | デューティ補正回路 | |
| CN106992771A (zh) | 输出恒定占空比信号的电路及时钟信号生成装置 | |
| EP0377978B1 (en) | A PLL control apparatus | |
| US4937538A (en) | Circuit arrangement for synchronizing an oscillator | |
| GB2207309A (en) | Power-saving frequency synthesiser | |
| JP3326521B2 (ja) | 静電容量式検出装置 | |
| KR100338643B1 (ko) | 위상동기루프에서 위상잡음을 감소시키기 위한 장치 | |
| EP0308540B1 (en) | Oscillator circuit | |
| JPS62139408A (ja) | クロツク発生回路 | |
| KR100247588B1 (ko) | 시정수조절회로 | |
| KR940017228A (ko) | 주파수 제어회로 | |
| JP2711343B2 (ja) | パイロット信号除去回路 | |
| JP2003110422A (ja) | スキュー調整回路、信号発生器及びスキュー調整方法 | |
| JPS63219221A (ja) | クロツク周波数逓倍回路 | |
| KR940011649B1 (ko) | 클럭 복원 회로 | |
| JP2792054B2 (ja) | クロック抽出回路 | |
| JP3089807B2 (ja) | 温度特性補正回路 |