JPH026275U - - Google Patents
Info
- Publication number
- JPH026275U JPH026275U JP8561888U JP8561888U JPH026275U JP H026275 U JPH026275 U JP H026275U JP 8561888 U JP8561888 U JP 8561888U JP 8561888 U JP8561888 U JP 8561888U JP H026275 U JPH026275 U JP H026275U
- Authority
- JP
- Japan
- Prior art keywords
- operational amplifier
- input terminal
- voltage
- resistor
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 4
Landscapes
- Control Of Voltage And Current In General (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Description
第１図はこの考案の一実施例を説明するための
接続図、第２図はこの考案の変形実施例を示す接
続図、第３図及び第４図は従来の技術を説明する
ための接続図である。 １１：主増幅器、５１Ａ，５１Ｂ：第１演算増
幅器、５６Ａ，５６Ｂ：第２演算増幅器、５７Ａ
，５７Ｂ：帰還抵抗器。
接続図、第２図はこの考案の変形実施例を示す接
続図、第３図及び第４図は従来の技術を説明する
ための接続図である。 １１：主増幅器、５１Ａ，５１Ｂ：第１演算増
幅器、５６Ａ，５６Ｂ：第２演算増幅器、５７Ａ
，５７Ｂ：帰還抵抗器。
Claims (1)
- 【実用新案登録請求の範囲】 Ａ 負荷に対して規定した電圧または規定した電
流を印加する主増幅器と、 Ｂ この主増幅器から負荷に与えられる電流の測
定値または電圧の測定値に対応した電圧信号が一
方の入力端子に与えられ、他方の入力端子には入
力抵抗器を通じて電流制限値または電圧制限値に
対応する電圧信号が比較電圧源から与えられ、入
力抵抗器との抵抗比によつて利得が規定される帰
還抵抗器を具備した第１演算増幅器と、 Ｃ この演算増幅器の出力と上記主増幅器の入力
端子との間に挿入されたダイオードスイツチと、 Ｄ 上記演算増幅器と上記比較電圧源との間に接
続した第２演算増幅器と、 Ｅ この第２演算増幅器の反転入力端子と上記第
１演算増幅器の出力端子との間に接続した抵抗器
と、 によつて構成した電流・電圧制限回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8561888U JPH026275U (ja) | 1988-06-27 | 1988-06-27 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8561888U JPH026275U (ja) | 1988-06-27 | 1988-06-27 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH026275U true JPH026275U (ja) | 1990-01-16 |
Family
ID=31310271
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8561888U Pending JPH026275U (ja) | 1988-06-27 | 1988-06-27 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH026275U (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002182755A (ja) * | 2000-12-08 | 2002-06-26 | Advantest Corp | 電圧印加装置及び電流印加装置 |
| JP2006329887A (ja) * | 2005-05-27 | 2006-12-07 | Advantest Corp | 電圧印加試験装置及び半導体試験装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS551745A (en) * | 1978-06-20 | 1980-01-08 | Fujitsu Ltd | Offset compensation circuit |
| JPS5940711A (ja) * | 1982-08-31 | 1984-03-06 | Nec Home Electronics Ltd | 演算増幅器用オフセツト電圧発生回路 |
| JPS5952461B2 (ja) * | 1979-02-26 | 1984-12-19 | 株式会社日立製作所 | 表示制御装置 |
-
1988
- 1988-06-27 JP JP8561888U patent/JPH026275U/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS551745A (en) * | 1978-06-20 | 1980-01-08 | Fujitsu Ltd | Offset compensation circuit |
| JPS5952461B2 (ja) * | 1979-02-26 | 1984-12-19 | 株式会社日立製作所 | 表示制御装置 |
| JPS5940711A (ja) * | 1982-08-31 | 1984-03-06 | Nec Home Electronics Ltd | 演算増幅器用オフセツト電圧発生回路 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002182755A (ja) * | 2000-12-08 | 2002-06-26 | Advantest Corp | 電圧印加装置及び電流印加装置 |
| JP2006329887A (ja) * | 2005-05-27 | 2006-12-07 | Advantest Corp | 電圧印加試験装置及び半導体試験装置 |