JP3807863B2 - Ａ／ｄ変換装置 - Google Patents
Ａ／ｄ変換装置 Download PDFInfo
- Publication number
- JP3807863B2 JP3807863B2 JP06186199A JP6186199A JP3807863B2 JP 3807863 B2 JP3807863 B2 JP 3807863B2 JP 06186199 A JP06186199 A JP 06186199A JP 6186199 A JP6186199 A JP 6186199A JP 3807863 B2 JP3807863 B2 JP 3807863B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- input
- converter
- terminal
- analog signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
- H03M1/129—Means for adapting the input signal to the range the converter can handle, e.g. limiting, pre-scaling ; Out-of-range indication
- H03M1/1295—Clamping, i.e. adjusting the DC level of the input signal to a predetermined value
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、入力されるアナログ信号をデジタル信号に変換して出力するとともに、デジタル信号への変換対象であるアナログ信号のＤＣレベルを調整することができる入力レベル調整機能付きＡ／Ｄ変換装置に関するものである。
【０００２】
【従来の技術】
アナログ信号からデジタル信号への変換であるＡ／Ｄ変換を行う場合、アナログ信号のＤＣレベルにばらつきがあると、Ａ／Ｄ変換可能な電圧幅が決まっているので、変換して得られたデジタル信号にひずみが生じてしまう。
【０００３】
そこで、入力されたアナログ信号をデジタル信号に変換して出力するＡ／Ｄ変換装置では、Ａ／Ｄ変換対象であるアナログ信号のＤＣレベルを調整する機能を備えた入力レベル調整機能付きのものが提供されている。従来の入力レベル調整機能付きＡ／Ｄ変換装置は図３に示すような構成となっていた。同図において、１は演算増幅器、２及び３は抵抗、４は入力された信号をＡ／Ｄ変換して出力するＡ／Ｄ変換器、５０は発生する定電圧が可変である可変定電圧源である。
【０００４】
演算増幅器１の非反転入力端子（＋）には信号入力端子ＴIから入力されたアナログ信号が入力されており、一方、反転入力端子（−）は、抵抗２を演算増幅器１の出力側、抵抗３を可変定電圧源５０側にして、演算増幅器１の出力側と可変定電圧源５０の高電位側との間に直列接続されている２つの抵抗２及び３同士の接続点に接続されている。そして、演算増幅器１から出力される信号がＡ／Ｄ変換器４によりＡ／Ｄ変換され、端子ＴO1、ＴO2、…、ＴOnから出力される。
【０００５】
以上の構成により、演算増幅器１には負帰還がかかっているため、Ａ／Ｄ変換器４に入力されるアナログ信号の電圧ＶAは、端子ＴIに入力される信号の電圧をＶI、抵抗２、３の抵抗値をそれぞれＲf、Ｒ、可変定電圧源５０の定電圧をＶBとすると、
ＶA＝｛（Ｒf＋Ｒ）／Ｒ｝ＶI−（Ｒf／Ｒ）ＶB
となる。
【０００６】
したがって、可変定電圧源５０の定電圧ＶBを調整することによって、Ａ／Ｄ変換器４に入力されるアナログ信号のＤＣレベルを調整することができるので、端子ＴIに入力される変換対象であるアナログ信号のＤＣレベルがばらついたり、あるいは、演算増幅器１の出力にオフセットが生じたとしても、出力されるデジタル信号にひずみが生じないようにすることができる。
【０００７】
【発明が解決しようとする課題】
しかしながら、上記従来のＡ／Ｄ変換装置では、Ａ／Ｄ変換器４に入力されるアナログ信号の電圧ＶAのＤＣレベルをΔＶAだけ変化させたいときに必要となる、可変定電圧源５０の定電圧ＶBの変化量ΔＶBは、
ΔＶB＝−（Ｒ／Ｒf）×ΔＶA
となるので、ＲfとＲの設定値によっては（具体的には、ＲfがＲより大きくなればなるほど）可変定電圧源５０の電圧ＶBの調整量が非常に小さくなり、可変定電圧源５０の定電圧ＶBの調整が非常に難しくなる。
【０００８】
そこで、本発明は、出力されるデジタル信号にひずみを生じさせないようにするための調整をより容易にした入力レベル調整機能付きＡ／Ｄ変換装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記の目的を達成するため、本発明では、入力されるアナログ信号をデジタル信号に変換して出力するとともに、デジタル信号への変換対象であるアナログ信号のＤＣレベルを調整することができる入力レベル調整機能付きＡ／Ｄ変換装置を、外部から電圧を入力するための端子と、該端子に入力される電圧と内部の定電圧との差分を分圧する分圧回路と、該分圧回路で分圧されて得られた電圧を入力する緩衝増幅器と、変換対象であるアナログ信号を入力するとともに、前記緩衝増幅器の出力電圧を基準電圧とした負帰還回路を有する増幅器と、該増幅器から出力される信号をデジタル信号に変換するＡ／Ｄ変換器とで構成している。
【００１０】
以上の構成により、外部から入力される電圧を調整することによって、Ａ／Ｄ変換器に入力されるアナログ信号のＤＣレベルを変化させることができ、また、ＤＣレベルを同じ量だけ変化させるに際して必要となる電圧の調整量が従来よりも大きくなる。
【００１１】
【発明の実施の形態】
以下に、本発明の実施形態を図面を参照しながら説明する。本発明の一実施形態であるレベル調整機能付きＡ／Ｄ変換装置のブロック図を図１に示す。同図において、５は定電圧源、６及び７は抵抗、８は演算増幅器である。尚、従来技術として示したＡ／Ｄ変換装置のブロック図である図３と同一部分には同一符号を付して説明を省略する。
【００１２】
端子ＴADJと定電圧源５の高電位側との間には、抵抗６を端子ＴADJ側、抵抗７を定電圧源５側として、抵抗６と抵抗７とが直列に接続されている。尚、端子ＴADJを開放するような使い方をしない場合には、端子ＴADJと抵抗６との間には緩衝増幅器を挿入するようにしておいても良い。演算増幅器８の非反転入力端子（＋）は抵抗６及び７同士の接続点に接続されており、一方、反転入力端子（−）には演算増幅器８の出力側が接続されている。
【００１３】
演算増幅器１の出力側と演算増幅器８の出力側との間には、抵抗２を演算増幅器１の出力側、抵抗３を演算増幅器８の出力側にして、抵抗２と抵抗３とが直列に接続されており、抵抗２及び３同士の接続点に演算増幅器１の反転入力端子（−）が接続されている。
【００１４】
以上の構成により、Ａ／Ｄ変換器４に入力されるアナログ信号の電圧ＶAは、端子ＴIに入力される信号の電圧をＶI、抵抗２、３の抵抗値をそれぞれＲf、Ｒ、演算増幅器８の出力電圧をＶBUFとすると、
ＶA＝｛（Ｒf＋Ｒ）／Ｒ｝ＶI−（Ｒf／Ｒ）ＶBUF
となる。
【００１５】
また、演算増幅器８は緩衝増幅器として機能するので、その出力電圧ＶBUFは、端子ＴADJに入力される電圧をＶADJ、定電圧源８の定電圧をＶREF、抵抗６、７の抵抗値をそれぞれＲ1、Ｒ2とすると、
ＶBUF＝｛Ｒ1／（Ｒ1＋Ｒ2）｝ＶREF＋｛Ｒ2／（Ｒ1＋Ｒ2）｝ＶADJ
となる。
【００１６】
したがって、端子ＴADJに入力する電圧ＶADJを調整することによって、従来技術として示したＡ／Ｄ変換装置と同様に、出力されるデジタル信号にひずみが生じないようにすることができ、そして、Ａ／Ｄ変換器４に入力されるアナログ信号の電圧ＶAのＤＣレベルをΔＶAだけ変化させたいときに必要となる、端子ＴADJに入力する電圧ＶADJの変化量ΔＶADJは、
ΔＶADJ＝−（Ｒ／Ｒf）×｛（Ｒ1＋Ｒ2）／Ｒ2｝×ΔＶA
となるので、Ａ／Ｄ変換器４に入力されるアナログ信号の電圧ＶAのＤＣレベルを同じ量だけ変化させるに際して、必要となる電圧の変化量は従来よりも大きくなり、出力されるデジタル信号にひずみを生じさせないようにするための調整が容易になる。
【００１７】
また、本実施形態のＡ／Ｄ変換装置では、たとえ端子ＴADJが開放状態になったとしても、定電圧源５の定電圧ＶREFが効いてくるので、演算増幅器１の反転入力端子（−）の電圧が不定になって回路として成り立たなくなるという問題は発生しない。
【００１８】
尚、定電圧源５の定電圧ＶREFとしては、例えば、端子ＴIに入力されるアナログ信号のＤＣレベルが理想的なものであるときに、端子ＴADJが開放状態でＡ／Ｄ変換器４に入力されるアナログ信号がＡ／Ｄ変換器４のレンジ（Ａ／Ｄ変換可能な電圧幅）に理想的な状態で収まるような値に設定しておけば良い。
【００１９】
また、本実施形態のＡ／Ｄ変換装置では、外部入力される電圧により調整を行うため、回路素子の特性の合わせ込みに要求される厳格さが緩和され、製造時の負担が軽減される。
【００２０】
その他には、図２に示すように、Ａ／Ｄ変換器４から出力されるデジタル信号をインターフェース回路９を介して入力し、入力した信号に基づいて電圧を発生するレベル調整用電圧発生回路１０を設け、このレベル調整用電圧発生回路１０の出力電圧を端子ＴADJに入力することによって、Ａ／Ｄ変換器４に入力されるアナログ信号がＡ／Ｄ変換器４のレンジに理想的な状態で収まるように端子ＴADJに入力される電圧をフィードバック制御するようにしても良い。このようにしておけば、常にひずみのないデジタル信号を得ることができる。
【００２１】
尚、Ａ／Ｄ変換器４で行われるＡ／Ｄ変換の種類は特に限定されるものではなく、逐次比較形、追従比較形、継続比較形、並列比較形など、どのような方式であっても構わない。
【００２２】
【発明の効果】
以上説明したように、本発明のＡ／Ｄ変換装置によれば、Ａ／Ｄ変換器に入力されるアナログ信号のＤＣレベルを同じ量だけ変化させるに際して必要となる電圧の調整量が従来よりも大きくなるので、出力されるデジタル信号にひずみを生じさせないようにするための調整をより容易なものとすることができる。
【図面の簡単な説明】
【図１】 本発明の一実施形態である入力レベル調整機能付きＡ／Ｄ変換装置のブロック図である。
【図２】 図１に示すＡ／Ｄ変換装置の一使用形態を示す図である。
【図３】 従来例である入力レベル調整機能付きＡ／Ｄ変換装置のブロック図である。
【符号の説明】
１ 演算増幅器
２、３ 抵抗
４ Ａ／Ｄ変換器
５ 定電圧源
６、７ 抵抗
８ 演算増幅器
９ インターフェース回路
１０ レベル調整用電圧発生回路
５０ 可変定電圧源
【発明の属する技術分野】
本発明は、入力されるアナログ信号をデジタル信号に変換して出力するとともに、デジタル信号への変換対象であるアナログ信号のＤＣレベルを調整することができる入力レベル調整機能付きＡ／Ｄ変換装置に関するものである。
【０００２】
【従来の技術】
アナログ信号からデジタル信号への変換であるＡ／Ｄ変換を行う場合、アナログ信号のＤＣレベルにばらつきがあると、Ａ／Ｄ変換可能な電圧幅が決まっているので、変換して得られたデジタル信号にひずみが生じてしまう。
【０００３】
そこで、入力されたアナログ信号をデジタル信号に変換して出力するＡ／Ｄ変換装置では、Ａ／Ｄ変換対象であるアナログ信号のＤＣレベルを調整する機能を備えた入力レベル調整機能付きのものが提供されている。従来の入力レベル調整機能付きＡ／Ｄ変換装置は図３に示すような構成となっていた。同図において、１は演算増幅器、２及び３は抵抗、４は入力された信号をＡ／Ｄ変換して出力するＡ／Ｄ変換器、５０は発生する定電圧が可変である可変定電圧源である。
【０００４】
演算増幅器１の非反転入力端子（＋）には信号入力端子ＴIから入力されたアナログ信号が入力されており、一方、反転入力端子（−）は、抵抗２を演算増幅器１の出力側、抵抗３を可変定電圧源５０側にして、演算増幅器１の出力側と可変定電圧源５０の高電位側との間に直列接続されている２つの抵抗２及び３同士の接続点に接続されている。そして、演算増幅器１から出力される信号がＡ／Ｄ変換器４によりＡ／Ｄ変換され、端子ＴO1、ＴO2、…、ＴOnから出力される。
【０００５】
以上の構成により、演算増幅器１には負帰還がかかっているため、Ａ／Ｄ変換器４に入力されるアナログ信号の電圧ＶAは、端子ＴIに入力される信号の電圧をＶI、抵抗２、３の抵抗値をそれぞれＲf、Ｒ、可変定電圧源５０の定電圧をＶBとすると、
ＶA＝｛（Ｒf＋Ｒ）／Ｒ｝ＶI−（Ｒf／Ｒ）ＶB
となる。
【０００６】
したがって、可変定電圧源５０の定電圧ＶBを調整することによって、Ａ／Ｄ変換器４に入力されるアナログ信号のＤＣレベルを調整することができるので、端子ＴIに入力される変換対象であるアナログ信号のＤＣレベルがばらついたり、あるいは、演算増幅器１の出力にオフセットが生じたとしても、出力されるデジタル信号にひずみが生じないようにすることができる。
【０００７】
【発明が解決しようとする課題】
しかしながら、上記従来のＡ／Ｄ変換装置では、Ａ／Ｄ変換器４に入力されるアナログ信号の電圧ＶAのＤＣレベルをΔＶAだけ変化させたいときに必要となる、可変定電圧源５０の定電圧ＶBの変化量ΔＶBは、
ΔＶB＝−（Ｒ／Ｒf）×ΔＶA
となるので、ＲfとＲの設定値によっては（具体的には、ＲfがＲより大きくなればなるほど）可変定電圧源５０の電圧ＶBの調整量が非常に小さくなり、可変定電圧源５０の定電圧ＶBの調整が非常に難しくなる。
【０００８】
そこで、本発明は、出力されるデジタル信号にひずみを生じさせないようにするための調整をより容易にした入力レベル調整機能付きＡ／Ｄ変換装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記の目的を達成するため、本発明では、入力されるアナログ信号をデジタル信号に変換して出力するとともに、デジタル信号への変換対象であるアナログ信号のＤＣレベルを調整することができる入力レベル調整機能付きＡ／Ｄ変換装置を、外部から電圧を入力するための端子と、該端子に入力される電圧と内部の定電圧との差分を分圧する分圧回路と、該分圧回路で分圧されて得られた電圧を入力する緩衝増幅器と、変換対象であるアナログ信号を入力するとともに、前記緩衝増幅器の出力電圧を基準電圧とした負帰還回路を有する増幅器と、該増幅器から出力される信号をデジタル信号に変換するＡ／Ｄ変換器とで構成している。
【００１０】
以上の構成により、外部から入力される電圧を調整することによって、Ａ／Ｄ変換器に入力されるアナログ信号のＤＣレベルを変化させることができ、また、ＤＣレベルを同じ量だけ変化させるに際して必要となる電圧の調整量が従来よりも大きくなる。
【００１１】
【発明の実施の形態】
以下に、本発明の実施形態を図面を参照しながら説明する。本発明の一実施形態であるレベル調整機能付きＡ／Ｄ変換装置のブロック図を図１に示す。同図において、５は定電圧源、６及び７は抵抗、８は演算増幅器である。尚、従来技術として示したＡ／Ｄ変換装置のブロック図である図３と同一部分には同一符号を付して説明を省略する。
【００１２】
端子ＴADJと定電圧源５の高電位側との間には、抵抗６を端子ＴADJ側、抵抗７を定電圧源５側として、抵抗６と抵抗７とが直列に接続されている。尚、端子ＴADJを開放するような使い方をしない場合には、端子ＴADJと抵抗６との間には緩衝増幅器を挿入するようにしておいても良い。演算増幅器８の非反転入力端子（＋）は抵抗６及び７同士の接続点に接続されており、一方、反転入力端子（−）には演算増幅器８の出力側が接続されている。
【００１３】
演算増幅器１の出力側と演算増幅器８の出力側との間には、抵抗２を演算増幅器１の出力側、抵抗３を演算増幅器８の出力側にして、抵抗２と抵抗３とが直列に接続されており、抵抗２及び３同士の接続点に演算増幅器１の反転入力端子（−）が接続されている。
【００１４】
以上の構成により、Ａ／Ｄ変換器４に入力されるアナログ信号の電圧ＶAは、端子ＴIに入力される信号の電圧をＶI、抵抗２、３の抵抗値をそれぞれＲf、Ｒ、演算増幅器８の出力電圧をＶBUFとすると、
ＶA＝｛（Ｒf＋Ｒ）／Ｒ｝ＶI−（Ｒf／Ｒ）ＶBUF
となる。
【００１５】
また、演算増幅器８は緩衝増幅器として機能するので、その出力電圧ＶBUFは、端子ＴADJに入力される電圧をＶADJ、定電圧源８の定電圧をＶREF、抵抗６、７の抵抗値をそれぞれＲ1、Ｒ2とすると、
ＶBUF＝｛Ｒ1／（Ｒ1＋Ｒ2）｝ＶREF＋｛Ｒ2／（Ｒ1＋Ｒ2）｝ＶADJ
となる。
【００１６】
したがって、端子ＴADJに入力する電圧ＶADJを調整することによって、従来技術として示したＡ／Ｄ変換装置と同様に、出力されるデジタル信号にひずみが生じないようにすることができ、そして、Ａ／Ｄ変換器４に入力されるアナログ信号の電圧ＶAのＤＣレベルをΔＶAだけ変化させたいときに必要となる、端子ＴADJに入力する電圧ＶADJの変化量ΔＶADJは、
ΔＶADJ＝−（Ｒ／Ｒf）×｛（Ｒ1＋Ｒ2）／Ｒ2｝×ΔＶA
となるので、Ａ／Ｄ変換器４に入力されるアナログ信号の電圧ＶAのＤＣレベルを同じ量だけ変化させるに際して、必要となる電圧の変化量は従来よりも大きくなり、出力されるデジタル信号にひずみを生じさせないようにするための調整が容易になる。
【００１７】
また、本実施形態のＡ／Ｄ変換装置では、たとえ端子ＴADJが開放状態になったとしても、定電圧源５の定電圧ＶREFが効いてくるので、演算増幅器１の反転入力端子（−）の電圧が不定になって回路として成り立たなくなるという問題は発生しない。
【００１８】
尚、定電圧源５の定電圧ＶREFとしては、例えば、端子ＴIに入力されるアナログ信号のＤＣレベルが理想的なものであるときに、端子ＴADJが開放状態でＡ／Ｄ変換器４に入力されるアナログ信号がＡ／Ｄ変換器４のレンジ（Ａ／Ｄ変換可能な電圧幅）に理想的な状態で収まるような値に設定しておけば良い。
【００１９】
また、本実施形態のＡ／Ｄ変換装置では、外部入力される電圧により調整を行うため、回路素子の特性の合わせ込みに要求される厳格さが緩和され、製造時の負担が軽減される。
【００２０】
その他には、図２に示すように、Ａ／Ｄ変換器４から出力されるデジタル信号をインターフェース回路９を介して入力し、入力した信号に基づいて電圧を発生するレベル調整用電圧発生回路１０を設け、このレベル調整用電圧発生回路１０の出力電圧を端子ＴADJに入力することによって、Ａ／Ｄ変換器４に入力されるアナログ信号がＡ／Ｄ変換器４のレンジに理想的な状態で収まるように端子ＴADJに入力される電圧をフィードバック制御するようにしても良い。このようにしておけば、常にひずみのないデジタル信号を得ることができる。
【００２１】
尚、Ａ／Ｄ変換器４で行われるＡ／Ｄ変換の種類は特に限定されるものではなく、逐次比較形、追従比較形、継続比較形、並列比較形など、どのような方式であっても構わない。
【００２２】
【発明の効果】
以上説明したように、本発明のＡ／Ｄ変換装置によれば、Ａ／Ｄ変換器に入力されるアナログ信号のＤＣレベルを同じ量だけ変化させるに際して必要となる電圧の調整量が従来よりも大きくなるので、出力されるデジタル信号にひずみを生じさせないようにするための調整をより容易なものとすることができる。
【図面の簡単な説明】
【図１】 本発明の一実施形態である入力レベル調整機能付きＡ／Ｄ変換装置のブロック図である。
【図２】 図１に示すＡ／Ｄ変換装置の一使用形態を示す図である。
【図３】 従来例である入力レベル調整機能付きＡ／Ｄ変換装置のブロック図である。
【符号の説明】
１ 演算増幅器
２、３ 抵抗
４ Ａ／Ｄ変換器
５ 定電圧源
６、７ 抵抗
８ 演算増幅器
９ インターフェース回路
１０ レベル調整用電圧発生回路
５０ 可変定電圧源
Claims (1)
- 入力されるアナログ信号をデジタル信号に変換して出力するとともに、デジタル信号への変換対象であるアナログ信号のＤＣレベルを調整することができる入力レベル調整機能付きＡ／Ｄ変換装置において、
外部から電圧を入力するための端子と、該端子に入力される電圧と内部の定電圧との差分を分圧する分圧回路と、該分圧回路で分圧されて得られた電圧を入力する緩衝増幅器と、変換対象であるアナログ信号を入力するとともに、前記緩衝増幅器の出力電圧を基準電圧とした負帰還回路を有する増幅器と、該増幅器から出力される信号をデジタル信号に変換するＡ／Ｄ変換器とを有することを特徴とするＡ／Ｄ変換装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06186199A JP3807863B2 (ja) | 1999-03-09 | 1999-03-09 | Ａ／ｄ変換装置 |
| US09/522,405 US6297756B1 (en) | 1999-03-09 | 2000-03-09 | Analog-to-digital conversion device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06186199A JP3807863B2 (ja) | 1999-03-09 | 1999-03-09 | Ａ／ｄ変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000261320A JP2000261320A (ja) | 2000-09-22 |
| JP3807863B2 true JP3807863B2 (ja) | 2006-08-09 |
Family
ID=13183329
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06186199A Expired - Fee Related JP3807863B2 (ja) | 1999-03-09 | 1999-03-09 | Ａ／ｄ変換装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6297756B1 (ja) |
| JP (1) | JP3807863B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20110028712A (ko) * | 2009-09-14 | 2011-03-22 | 삼성전자주식회사 | 전압 범위 판단 회로 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2524748A1 (fr) * | 1982-04-02 | 1983-10-07 | Thomson Csf | Circuit numerique d'alignement de niveau d'un signal analogique |
| US4590458A (en) * | 1985-03-04 | 1986-05-20 | Exxon Production Research Co. | Offset removal in an analog to digital conversion system |
| US4972189A (en) * | 1989-10-23 | 1990-11-20 | Grumman Aerospace Corporation | Correction for DC offset in A/D converters |
| US5053770A (en) * | 1990-05-18 | 1991-10-01 | Analogic Corporation | Digital autozero circuit operable in a plurality of modes with separate storage for offset corrections for each mode |
| US5105276A (en) * | 1990-11-15 | 1992-04-14 | Eastman Kodak Company | DC restoration of sampled imagery signals |
| US5084700A (en) * | 1991-02-04 | 1992-01-28 | Thomson Consumer Electronics, Inc. | Signal clamp circuitry for analog-to-digital converters |
| FR2769772B1 (fr) * | 1997-10-09 | 1999-12-03 | Thomson Multimedia Sa | Dispositif de conversion analogique-numerique avec echantillonneur-bloqueur |
| FR2769773B1 (fr) * | 1997-10-14 | 1999-11-12 | Thomson Multimedia Sa | Dispositif de conversion analogique-numerique |
-
1999
- 1999-03-09 JP JP06186199A patent/JP3807863B2/ja not_active Expired - Fee Related
-
2000
- 2000-03-09 US US09/522,405 patent/US6297756B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000261320A (ja) | 2000-09-22 |
| US6297756B1 (en) | 2001-10-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6924700B2 (en) | Class D amplifier | |
| US7183818B2 (en) | Triangular wave generating circuit adapted to class-D amplifier | |
| TW405299B (en) | A cmos soft clipper | |
| JPH11330966A (ja) | ディジタル―アナログ電流変換器を含む回路配置 | |
| JP3807863B2 (ja) | Ａ／ｄ変換装置 | |
| JPH02250564A (ja) | クランプ装置と自動利得制御装置 | |
| JP3858209B2 (ja) | 電圧−電流変換回路 | |
| JPH0534855B2 (ja) | ||
| JP3078858B2 (ja) | Ｖｃａ回路 | |
| JP2722351B2 (ja) | 撮像信号処理装置 | |
| JP2004128958A (ja) | Ｄ級増幅器 | |
| CN112671233B (zh) | 一种补偿电路以及开关电源 | |
| JPH0575468A (ja) | Σδ変調器 | |
| JP2000155139A (ja) | 電流検出装置 | |
| JP4056659B2 (ja) | 直流クランプ回路 | |
| RU2028630C1 (ru) | Преобразователь изменения сопротивления в напряжение | |
| CN116208126A (zh) | 调节电路、斜坡信号产生电路及其控制方法 | |
| KR100339411B1 (ko) | 오프셋 보정회로 | |
| JPH04815A (ja) | 並列型ａ／ｄ変換器 | |
| JPS63266928A (ja) | デイジタル・アナログ変換器 | |
| JPH0792204A (ja) | コンパレータ回路 | |
| JPH04111606A (ja) | ドリフト補償回路 | |
| JP2008042812A (ja) | 電流加算型ｄ／ａ変換器 | |
| JP2003273675A (ja) | 自動利得制御回路 | |
| JPH07106965A (ja) | デジタル波形発生器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040614 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060501 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060516 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060516 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |