KR100339411B1 - 오프셋 보정회로 - Google Patents

Abstract

본 발명은 디지털/아날로그 변환기(DAC)의 출력단에 저항과 Gm 셀(Transconductance Cell)을 사용하여 온도에 무관한 전류 성분으로 오프셋을 보정하도록 한 오프셋 보정회로에 관한 것으로서, 회로의 바이어스 전압을 발생하는 BGR 블록과, 상기 BGR 블록에서 발생된 BGR 전압의 온도를 보상하는 제 1 저항과, 상기 BGR 블록의 BGR 전압을 사용하여 디지털/아날로그 변환에 사용될 바이어스 전압을 발생하는 바이어스 전압 발생부와, 상기 바이어스 전압 발생부에서 발생된 바이어스 전압을 받아 오프셋 보정회로 사용되는 전압으로 전환하는 디지털/아날로그 변환기와, 상기 디지털/아날로그 변환기의 출력단에 연결되어 온도 변화분을 제거하는 제 2 저항과 Gm-셀을 포함하여 구성됨을 특징으로 한다.

Description

오프셋 보정회로{Offset Correction Circuit}

본 발명은 오프셋(Offset) 보정회로에 관한 것으로, 특히 온도에 무관한 전류 성분으로 오프셋을 보정하는데 적당한 오프셋 보정회로에 관한 것이다.

이하, 첨부된 도면을 참고하여 종래의 오프셋 보정회로를 설명하면 다음과 같다.

도 1은 종래의 오프셋 보정회로를 나타낸 회로도이다.

도 1에 도시한 바와 같이, 회로의 바이어스(Bias) 전압을 발생하는 BGR(Band Gap Reference) 블록(11)과, 상기 BGR 블록(11)에서 발생된 BGR 전압의 온도를 보상하는 저항(R)(12)과, 상기 BGR 블록(11)의 BGR 전압을 사용하여 디지털/아날로그 변환에 사용될 바이어스 전압을 발생하는 바이어스 전압 발생부(13)와, 상기 바이어스 전압 발생부(13)에서 발생된 바이어스 전압을 받아 오프셋 보정회로 사용되는 전압으로 전환하는 디지털/아날로그 변화기(DAC)(14)를 포함하여 구성된다.

여기서 상기 바이어스 전압 발생부(13)는 상기 BGR 블록(11)의 BGR 전압을 받아 증폭하는 증폭기(13a)와, 상기 증폭기(13a)의 출력단과 디지털/아날로그 변환기(14)의 입력단 사이에 연결되는 PMOS 트랜지스터(13b)로 구성된다.

그리고 상기 저항(12)은 상기 증폭기(13a)의 출력단과 접지단 사이에 구성된다.

상기와 같이 구성된 종래의 오프셋 보정회로에 많이 사용되는 디지털/아날로그 변환기(14)의 전류 성분은 회로의 바이어스(Bias) 전압을 발생하는 BGR(Band Gap Reference) 전압과 저항(12)으로 발생되는 바이어스 전압에 영향을 받는데 저항(12)의 값이 온도에 따라 변한다.

한편, 종래에는 BGR 전압이 일정하게 유지되기 위하여 온도계수가 다른 두 종류의 저항을 사용하여 온도 보상을 한다.

상기 BGR 블록(11)을 구성하는 R1, R2, R4는 저온 계수(low temperature coefficient) 성분의 저항이고, R3은 고온 계수 성분의 저항이다.

여기서 R3와 R4의 저항비를 적절히 조정하면 온도 변화분에 대하여 캔서링(canceling)되므로 일정한 BGR 전압을 발생한다.

이 BGR 전압을 사용하여 오프셋 보정회로인 디지털/아날로그 변환기(14)의바이어스 전압을 생성하고 디지털/아날로그 변환기(14)의 출력 전류는 오프셋 보정이 필요한 회로에 입력된다.

그러나 상기와 같은 종래의 오프셋 보정회로는 다음과 같은 문제점이 있었다.

즉, BGR 전압이 온도에 일정하도록 저항 값을 조정하여 발생시키지만 디지털/아날로그 변환기의 바이어스 전압을 발생하는데 사용하는 저항에 대하여 온도 보상이 되지 않아 온도에 대하여 일정한 바이어스 전압을 생성시키지 못하기 때문에 디지털/아날로그 변환기의 출력 전류의 변화를 가져와서 실온에서 보정한 오프셋 값이 온도에 따라 흔들리게 된다.

본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출한 것으로 디지털/아날로그 변환기의 출력단에 저항과 Gm 셀(Transconductance Cell)을 사용하여 온도에 무관한 전류 성분으로 오프셋을 보정하도록 한 오프셋 보정회로를 제공하는데 그 목적이 있다.

도 1은 종래의 오프셋 보정회로를 나타낸 회로도

도 2는 본 발명에 의한 오프셋 보정회로를 나타낸 회로도

도면의 주요 부분에 대한 부호의 설명

21 : BGR 블록 22 : 제 1 저항

23 : 바이어스 전압 발생부 24 : 디지털/아날로그 변환기

25 : 제 2 저항 26 : Gm 셀

상기와 같은 목적을 달성하기 위한 본 발명에 의한 오프셋 보정회로는 회로의 바이어스 전압을 발생하는 BGR 블록과, 상기 BGR 블록에서 발생된 BGR 전압의 온도를 보상하는 제 1 저항과, 상기 BGR 블록의 BGR 전압을 사용하여 디지털/아날로그 변환에 사용될 바이어스 전압을 발생하는 바이어스 전압 발생부와, 상기 바이어스 전압 발생부에서 발생된 바이어스 전압을 받아 오프셋 보정회로 사용되는 전압으로 전환하는 디지털/아날로그 변환기와, 상기 디지털/아날로그 변환기의 출력단에 연결되어 온도 변화분을 제거하는 제 2 저항과 Gm-셀을 포함하여 구성됨을 특징으로 한다.

이하, 첨부된 도면을 참고하여 본 발명에 의한 오프셋 보정회로를 상세히 설명하면 다음과 같다.

도 2는 본 발명에 의한 오프셋 보정회로를 나타낸 회로도이다.

도 2에 도시한 바와 같이, 회로의 바이어스(Bias) 전압을 발생하는 BGR(Band Gap Reference) 블록(21)과, 상기 BGR 블록(21)에서 발생된 BGR 전압의 온도를 보상하는 제 1 저항(R1)(22)과, 상기 BGR 블록(21)의 BGR 전압을 사용하여 디지털/아날로그 변환에 사용될 바이어스 전압을 발생하는 바이어스 전압 발생부(23)와, 상기 바이어스 전압 발생부(23)에서 발생된 바이어스 전압을 받아 오프셋 보정회로 사용되는 전압으로 전환하는 디지털/아날로그 변환기(24)와, 상기 디지털/아날로그 변환기(24)의 출력단에 연결되어 온도 변화분을 제거하는 제 2 저항(25)과 Gm-셀(26)을 포함하여 구성된다.

여기서 상기 제 2 저항(25)은 상기 디지털/아날로그 변환기(24)의 출력단 사이에 두 개의 저항(R2,R3)이 직렬로 연결되고, 상기 직렬로 연결된 두 개의 저항(R2,R3) 사이에 공통 전압(Common Voltage)이 인가된다.

한편, 상기 제 1 저항(22)과 제 2 저항(25)은 동일한 온도계수를 갖는 저항이다.

상기와 같이 구성된 본 발명에 의한 오프셋 보상회로는 회로의 바이어스를발생하는 BGR 블록(21)과 이 BGR 전압을 사용하여 디지털/아날로그 변환기(24)에 사용될 바이어스 전압을 발생한다.

이 전압은 온도에 따라 값이 변하는 저항으로 발생된다. 이 저항으로 인하여 실온에서 보정해 놓은 오프셋 값들이 온도가 변하면 변하게 되어 오프셋 값들이 흔들리게 된다.

결국 저항의 온도 계수에 대한 변화분을 제거하기 위해 디지털/아날로그 변환기(24)의 출력단에 같은 온도계수를 가지는 두 개의 저항(R2,R3)이 직렬로 연결된 제 2 저항(25)을 사용하고 발생되는 전압을 Gm-셀(26)을 사용하여 다시 전류 성분으로 바꾸어줌으로써 디지털/아날로그 변환기(24)의 오프셋 보정 전류는 온도에 무관한 값을 가지게 된다.

이상에서 설명한 바와 같이 본 발명에 의한 오프셋 보정회로에 있어서 디지털/아날로그 변환기의 전류만 사용하여 오프셋을 보정하려고 하면 온도 변화시 전류까지 변하게 되어 오프셋 보정한 값까지 틀려지지만 간단히 저항과 Gm-셀의 구성만으로 온도에 무관한 전류를 공급하여 오프셋 보정한 값을 유지할 수 있는 효과가 있다.

Claims (3)

1. 회로의 바이어스 전압을 발생하는 BGR 블록과,

   상기 BGR 블록에서 발생된 BGR 전압의 온도를 보상하는 제 1 저항과,

   상기 BGR 블록의 BGR 전압을 사용하여 디지털/아날로그 변환에 사용될 바이어스 전압을 발생하는 바이어스 전압 발생부와,

   상기 바이어스 전압 발생부에서 발생된 바이어스 전압을 받아 오프셋 보정회로 사용되는 전압으로 전환하는 디지털/아날로그 변환기와,

   상기 디지털/아날로그 변환기의 출력단에 연결되어 온도 변화분을 제거하는 제 2 저항과 Gm-셀을 포함하여 구성됨을 특징으로 하는 오프셋 보정회로.
2. 제 1 항에 있어서, 상기 제 2 저항은 상기 디지털/아날로그 변환기의 출력단 사이에 두 개의 저항이 직렬로 연결되고, 상기 직렬로 연결된 두 개의 저항 사이에 공통 전압이 인가되는 것을 특징으로 하는 오프셋 보정회로.
3. 제 1 항에 있어서, 상기 제 1 저항과 제 2 저항은 동일한 온도계수를 갖는 저항인 것을 특징으로 하는 오프셋 보정회로.