KR0134485B1 - 액정 디스플레이 장치의 감마 보정 회로 - Google Patents
액정 디스플레이 장치의 감마 보정 회로Info
- Publication number
- KR0134485B1 KR0134485B1 KR1019940009472A KR19940009472A KR0134485B1 KR 0134485 B1 KR0134485 B1 KR 0134485B1 KR 1019940009472 A KR1019940009472 A KR 1019940009472A KR 19940009472 A KR19940009472 A KR 19940009472A KR 0134485 B1 KR0134485 B1 KR 0134485B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- output signal
- liquid crystal
- generating means
- output
- Prior art date
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 16
- 238000002834 transmittance Methods 0.000 claims abstract description 10
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
- G09G2320/0276—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping for the purpose of adaptation to the characteristics of a display device, i.e. gamma correction
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal Display Device Control (AREA)
- Picture Signal Circuits (AREA)
Abstract
본 발명은 액정 디스플레이 장치에서의 인가 전압과 액정 투과율 사이의 비선형성을 개선한 감마 보정 회로에 관한 것으로, 입력 신호를 입력받아 특성이 상기 입력 신호에 대한 액정 투과율과 비슷한 신호를 발생시키는 제1신호 발생 수단과, 상기 제1신호 발생 수단의 출력 신호를 입력받아 기준 신호를 발생시키는 제2신호 발생 수단과, 상기 제1신호 발생 수단의 출력 신호와 상기 제2신호 발생 수단의 출력 신호간의 차를 구하는 감산부와, 상기 제2신호 발생 수단의 출력 신호와 상기 감산부의 출력 신호를 더하는 가산부로 구성된 감마 보정 회로에 있어서 : 상기 제2신호 발생 수단을, 직렬로 접속된 두 개의 연산 증폭기와; 상기 연산 증폭기에 출력 신호를 피드백하고, 상기 기준 신호를 변화시키기 위한 가변 저항으로 구성함을 특징으로 한다.
Description
본 발명은 감바 보정 회로(gamma correction circuit)에 관한 것으로, 특히 액정 디스플레이 장치에서의 인가 전압과 액정 투과율(liquid crystal transmittance) 사이의 비선형성을 개선한 감마 보정 회로에 관한 것이다.
액정 디스플레이 장치에 있어서, 인가 전압과 액정 투과율 사이의 관계는 제5a도에 도시된 바와 같이 비선형성이다. 따라서, 비디오 신호와 액정 투과율 사이의 선형 관계를 얻기 위해서는 제5b도에 도시된 바와 같은 특성을 갖는 회로를 사용하여 보정할 필요가 있다.
따라서 본 발명의 목적은 비선형 특성을 나타내는 인가 전압과 액정 투과량 사이의 관계를 선형으로 보정할 수 있는 감마 보정 회로를 제공하는데 있다.
본 발명은 상기 목적을 달성하기 위하여, 입력 신호를 입력받아 특성이 상기 입력 신호에 대한 액정 투과율과 비슷한 신호를 발생시키는 제1신호 발생 수단과, 상기 제1신호 발생 수단의 출력 신호를 입력받아 기준 신호를 발생시키는 제2신호 발생 수단과, 상기 제1신호 발생 수단의 출력 신호와 상기 제2신호 발생 수단의 출력 신호간의 차를 구하는 감산부와, 상기 제2신호 발생 수단의 출력 신호와 상기 감산부의 출력 신호를 더하는 가산부로 구성된 감마 보정 회로에 있어서 : 상기 제2신호 발생 수단을, 직렬로 접속된 두개의 연산 증폭기와; 상기 연산 증폭기에 출력 신호를 피드백하고, 상기 기준 신호를 변화시키기 위한 가변저항으로 구성함을 특징으로 한다.
제1도는 본 발명에 따른 감마 보정 회로의 전체 블럭도.
제2도는 제1도의 제1신호 발생 장치를 상세히 도시한 도면.
제3도는 제1도의 제2신호 발생 장치를 상세히 도시한 도면.
제4도는 제1도의 감산부를 상세히 도시한 도면.
제5a도는 액정 디스플레이 장치에서의 인가 전압과 액정 투과율 사이의 관계를 나타낸 그래프.
제5b도는 인가 전압과 액정 투과율 사이의 관계를 보정하는 감마 보정 회로의 감마 보정 특성을 나타낸 그래프.
제6a도는 제1 및 제2신호 발생 장치의 출력 신호를 함께 나타낸 그래프.
제6b도는 감산부의 출력 신호를 나타낸 그래프.
제6c도는 제1도 감마 보정 회로의 입/출력 특성을 나타낸 그래프.
* 도면의 주요부분에 대한 부호의 설명
100 : 제1신호 발생 장치 200 : 제2신호 발생 장치
300 : 감산부 400 : 가산부
이하에서, 도면을 참조하여 본 발명을 상세히 설명한다.
제1도를 참조하면, 본 발명에 따른 감마 보정 회로가 도시되어 있다. 이 감마 보정 회로는 입력 신호(V1)를 입력받아 특성이 입력 신호(V1)에 대한 액정 투과율과 비슷한 신호를 발생시키는 제1신호 발생 장치(100), 제1신호 발생 장치(100)의 출력 신호(VIN)를 입력받아 기준 신호(VREF)를 발생시키는 제2신호 발생 장치, 제2신호 발생 장치(200)의 출력 신호(VREF)에서 제1신호 발생 장치(100)의 출력 신호(VIN)를 빼는 감산부(300), 및 감산부(300)의 출력 신호(∇V)와 제2신호 발생 장치(200)의 출력 신호(VREF)를 더하는 가산부(400)를 구비한다.
여기에서, 제2신호 발생 장치(200)의 출력 신호(VREF)는 제6a도에 도시한 바와 같은 선형 특성을 갖는다. 또한 감산부(300)의 출력 신호(∇V)는 제6b도에 도시한 바와 같은 특성을 가지며, 가산부(400)에서 기준 신호(VREF)와 합쳐져서 제6c도에 도시한 바와 같은 특성을 갖는 신호가 출력된다.
제2도에 제1도의 제1신호 발생 장치(100)가 상세히 도시된다. 제1신호 발생 장치(100)는 트랜지스터와 부하 저항(RE)으로 구성된 에미터 플로워이다. 입력 전압(V1)이 에미터 단자 전압(VBE)보다 작으며 영이고, 입력 전압이 에미터 단자 전압보다 크면 직류 바이어스 전압(VCC)에 이를 때까지 입력 전압(V1)을 따라간다. 입력 전압(V1)에 대한 제1신호 발생 장치(100)의 출력(VIN)은 제6도에 도시된다.
제3도에는 제1도의 제2신호 발생 장치(200)가 상세히 도시된다. 제2신호 발생 장치(200)는 두 개의 연산 증폭기(OP1 및 OP2)와 저항(R1,R2,R3 및 R4)으로 구성되는데, 제1연산 증폭기(OP1)의 비반전 단자는 접지에 접속되고, 반전 단자는 저항(R1)의 일단에 접속된다. 저항(R1)의 타단은 제1신호 발생 장치(100)에 접속된다. 제1연산 증폭기(OP1)의 출력은 저항(R3)을 통해 제2연산 증폭기(OP2)의 비반전 단자에 접속되며, 또한 가변 저항(R2)을 통해 제1연산 증폭기(OP1)의 반전 단자로 피드백(feedback)된다.
도면에서 예시적으로 저항(R2)만 가변 저항으로 표시하였는데, 저항(R4) 또는 저항(R2 및 R4)을 가변시켜 기준 신호 레벨을 조절할 수도 있으며, 제2연산 증폭기(OP2)의 비반전 단자는 접지에 접속되고, 출력 신호(VREF)는 저항(R4)을 통해 제2연산 증폭기(OP2)의 반전 단자로 피드백된다. 한편, 제2신호 발생 장치(200)의 출력, VREF=VIN*(R2*R4)/(R1*R3)에 의해 결정되므로, 저항(R2)을 가변시킴으로서, 제2신호 발생 장치(200)의 기준 신호 레벨을 변경시킬 수 있다.
제4도에는 제1도의 감산부(300)가 상세히 도시되어 있다. 이 감산부(300)는 연산 증폭기(OP4)와 동일한 저항값을 갖는 4개의 저항(R5,R6,R7 및 R8)으로 구성된다. 제1신호 발생 장치(100)의 출력 신호(VIN)는 저항(R5)을 통해 연산 증폭기(OP4)의 반전 단자에 접속되고, VREF신호는 저항(R6)을 통해 연산 증폭기(OP4)의 비반전 단자에 접속되며, 연산 증폭기(OP4)의 비반전 단자는 저항(R8)을 통해 접지에 접속된다. 감산부(300)의 출력은, ∇V=VREF-VIN으로 나타나며, 저항(R7)을 통해 연산 증폭기(OP4)의 반전 단자로 피드백된다.
제6a도는 제1신호 발생 장치(100)의 출력 신호(VIN) 및 제2신호 발생 장치(200)의 출력 신호(VREF)를 함께 도시한 도면이고, 제2b도는 신호(VIN)에서 신호(VREF)를 뺀 신호, 즉 감산부(300)의 출력 신호(∇V)를 도시한 것이며, 제6c도는 신호(VREF)와 신호(∇V)를 가산한 본 발명의 감마 보정 회로의 출력 신호를 나타낸 것이다. 제3도에 도시한 가변 저항(R2)을 조절하면, 기준 전압 신호(VREF)를 변경할 수 있으므로, ∇V를 조절할 수 있고, 원하는 출력 특성을 얻을 수 있다.
상술한 바와 같이 본 발명의 감마 보정 회로는 액정 디스플레이 장치의 인가 전압과 투과율 사이의 비선형성 관계를 보정할 수 있고, 가변 저항값을 변화시킴으로써, 감마 보정량을 가변시킬 수 있는 장점이 있다.
Claims (1)
- 입력 신호를 입력받아 특성이 상기 입력 신호에 대한 액정 투과율과 비슷한 신호를 발생시키는 제1신호 발생 수단과, 상기 제1신호 발생 수단의 출력 신호를 입력받아 기준 신호를 발생시키는 제2신호 발생 수단과, 상기 제1신호 발생 수단의 출력 신호와 상기 제2신호 발생 수단의 출력 신호간의 차를 구하는 감산부와, 상기 제2신호 발생 수단의 출력 신호와 상기 감산부의 출력 신호를 더하는 가산부로 구성된 감마 보정 회로에 있어서 : 상기 제2신호 발생 수단을, 직렬로 접속된 두 개의 연산 증폭기와; 상기 연산 증폭기에 출력 신호를 피드백하고, 상기 기준 신호를 변화시키기 위한 가변 저항으로 구성함을 특징으로 하는 감마 보정 회로.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940009472A KR0134485B1 (ko) | 1994-04-30 | 1994-04-30 | 액정 디스플레이 장치의 감마 보정 회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940009472A KR0134485B1 (ko) | 1994-04-30 | 1994-04-30 | 액정 디스플레이 장치의 감마 보정 회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950029801A KR950029801A (ko) | 1995-11-24 |
| KR0134485B1 true KR0134485B1 (ko) | 1998-04-23 |
Family
ID=19382226
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940009472A KR0134485B1 (ko) | 1994-04-30 | 1994-04-30 | 액정 디스플레이 장치의 감마 보정 회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0134485B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100495792B1 (ko) * | 1997-07-08 | 2005-09-30 | 삼성전자주식회사 | 감마 기준전압 보정을 통한 플리커 보상 기능을 갖는 액정표시 장치 |
-
1994
- 1994-04-30 KR KR1019940009472A patent/KR0134485B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR950029801A (ko) | 1995-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4560920A (en) | Voltage to current converting circuit | |
| KR950003476B1 (ko) | 광수신회로 | |
| US4004253A (en) | Variable equalizer | |
| JPH08116214A (ja) | 関数発生装置及び温度補償付き発振回路 | |
| KR910017778A (ko) | 온도 변화에 의존하는 출력 변화를 보상하는 회로를 갖는 d/a 변환기 | |
| US6028482A (en) | Wide dynamic range transimpedance amplifier circuit | |
| KR0134485B1 (ko) | 액정 디스플레이 장치의 감마 보정 회로 | |
| GB2219879A (en) | Logarithmic amplifier | |
| KR920008785B1 (ko) | 직류신호 변환용 회로 | |
| US4634986A (en) | Log amplifier with pole-zero compensation | |
| GB2029666A (en) | Gamma correction in a television signal | |
| KR0155616B1 (ko) | 영상 신호 클램프 회로 | |
| KR100518475B1 (ko) | 차동증폭기단을포함하는회로장치 | |
| GB2080066A (en) | Variable-gain amplifier arrangement with improved linearity | |
| KR840008106A (ko) | 편향 전류 발생회로 | |
| KR930001399A (ko) | 가변 지연 장치 | |
| KR0165273B1 (ko) | 정전압 발생회로 | |
| JPS58103207A (ja) | 増幅器の電源供給回路 | |
| KR100339411B1 (ko) | 오프셋 보정회로 | |
| KR930006239Y1 (ko) | 모니터의 배럴 현상 제거 회로 | |
| WO1995006999B1 (en) | Dynamic gamma correction circuit for use in image projectors | |
| KR100344635B1 (ko) | 3차원 함수 전압 발생기 회로 | |
| JPS5883445A (ja) | 歪補償回路 | |
| KR970068140A (ko) | 출력 특성이 조정된 전자 볼륨 회로 | |
| JPH0564036A (ja) | ガンマオフセツト調整回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 19940430 |
|
| PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 19940430 Comment text: Request for Examination of Application |
|
| PG1501 | Laying open of application | ||
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 19970626 Patent event code: PE09021S01D |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 19971028 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 19971231 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 19971231 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| PR1001 | Payment of annual fee |
Payment date: 20001128 Start annual number: 4 End annual number: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20011128 Start annual number: 5 End annual number: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20021203 Year of fee payment: 6 |
|
| PR1001 | Payment of annual fee |
Payment date: 20021203 Start annual number: 6 End annual number: 6 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |
Termination category: Default of registration fee Termination date: 20040910 |