KR0155616B1 - 영상 신호 클램프 회로 - Google Patents

영상 신호 클램프 회로

Info

Publication number
KR0155616B1
KR0155616B1 KR1019950018720A KR19950018720A KR0155616B1 KR 0155616 B1 KR0155616 B1 KR 0155616B1 KR 1019950018720 A KR1019950018720 A KR 1019950018720A KR 19950018720 A KR19950018720 A KR 19950018720A KR 0155616 B1 KR0155616 B1 KR 0155616B1
Authority
KR
South Korea
Prior art keywords
transistor
clamp circuit
base
level
clamp
Prior art date
Application number
KR1019950018720A
Other languages
English (en)
Other versions
KR970004652A (ko
Inventor
손기성
Original Assignee
문정환
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체주식회사 filed Critical 문정환
Priority to KR1019950018720A priority Critical patent/KR0155616B1/ko
Priority to DE19546571A priority patent/DE19546571C2/de
Priority to JP08056287A priority patent/JP3131378B2/ja
Priority to US08/671,302 priority patent/US5892555A/en
Publication of KR970004652A publication Critical patent/KR970004652A/ko
Application granted granted Critical
Publication of KR0155616B1 publication Critical patent/KR0155616B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H04N5/16—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level
    • H04N5/18—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level by means of "clamp" circuit operated by switching circuit
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H04N5/16—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Picture Signal Circuits (AREA)

Abstract

본 발명은 일정한 클램프 출력레벨을 유지하는 영상신호 클램프 회로로서 외부콘덴서와 트랜지스터를 이용하여 클램프 레벨을 출력하는 클램프 회로부와 클램프회로부의 클램프 출력 레벨의 변화를 감지하는 레벨변화 검출부와 레벨변화 검출부에 연결되어 레벨변화 검출부의 제어로 입출력 레벨의 변화에 따라 클램프 레벨의 기준전위를 보상하는 기준전압 보상부를 구비하여 이루어 진다.
이 영상신호 클램프 회로는 클램프 회로부, 레벨변화 검출부, 기준전압 보상부를 기본 구성으로 하며, 특히 TV, VCR등 영상신호 처리회로에서 영상신호 첨두레벨이 변화된 신호가 입력되더라도 항상 일정한 첨두레벨을 유지하여 안정된 화면을 구현한다.

Description

[발명의 명칭]
영상 신호 클램프 회로
[발명의 상세한 설명]
제1도는 종래의 영상 신호 클램프 회로의 블록도.
제2도는 종래의 영상 신호 클램프 회로의 회로도.
제3도는 종래의 영상 신호 클램프 회로를 이용한 장치의 파형도.
제4도는 본 발명에 따른 영상 신호 클램프 회로의 블록도.
제5도는 본 발명에 따른 영상 신호 클램프 회로의 회로도.
제6도는 본 발명에 따른 영상 신호 클램프 회로를 이용한 장치의 파형도.
* 도면의 주요부분에 대한 부호의 설명
Vcc : 전원 Vss : 접지
VOUT : 출력신호 N1, N2, N3, N4 : 노드
QA, QB, QC, QD, Q1, Q2, Q3, Q4, Q5, Q6 : 트랜지스터
CA, CB, C1, C2 : 콘덴서
RA, RB, RC, RD, R1, R2, R3, R41, R42, R5, R6 : 저항
IS : 전류원
IA, IB, IC, I1, I2, I3, : 전류
[발명의 상세한 설명]
본 발명은 일정한 클램프 레벨을 유지하는 영상 신호 클램프 회로에 관한 것이다. 특히 영상 신호 첨두레벨이 변화된 신호가 입력되더라도 항상 일정한 첨두레벨을 유지하여 주는 클램프 회로에 관한 것이다.
최근에는 영상신호를 입출력함에 있어서 기술의 발달과 영상매체의 다양화에 의하여 더욱 양질의 영상 화면을 요구하게 되었다. 클램프 회로는 입력의 최소치나 최대치 등 피크(Peak)값을 일정한 전원레벨에 고정시키는 회로로서, 주로 텔레비젼등의 영상신호나 입력된 신호가 왜곡이 생겨서 그것의 기준 DC 레벨을 잃을 경우에 주로 사용된다. 종래의 영상신호 클램프 회로는 출력 단자의 클램프 레벨이 입력 영상 신호의 첨두 레벨에 따라 변하여, 일정한 첨두 레벨을 갖을 수 없으므로 영상 신호를 재생함에 있어서 불안정한 요소가 되어왔다.
제1도는 종래의 영상신호 클램프 회로의 블록도를 나타낸 것으로 영상신호가 인가되면 외부 콘덴서(11)와 클램프 회로(10)에 의해서 첨두 레벨이 일정한 출력신호를 형성하도록 구성된 것이다.
제2도는 종래의 영상신호 클램프 회로도이다. 제1 및 제2도를 참조하여 종래의 기술을 설명하면 다음과 같다.
제2도의 영상신호 클램프 회로에서 트랜지스터 QB와 QC는 특헝이 동일한 트랜지스터이며, 저항 RD와 RE도 같은 값으로 하여 같은 VBE의 값에서 동작하므로 각각의 베이스 단자와 콜렉터 단자헤 흐르는 베이스 전류 및 콜렉터 전류는 같게되는 전류 미러를 형성한다.
저항 RB는 QB의 베이스와 콜렉터에 일단이 연결되고 그 타단은 저항 RA및 트랜지스터 QA의 베이스에 연결된다. 영상신호의 입력은 외부 콘덴터 CB(11)를 통하여 노드 N1에 연결되고, 트랜지스터 QD의 에미터는 출력노드 N2에서 정전류원 IS에 연결되고, N2에 출력단자 VOUT가 연결된다.
이렇게 구성된 종래의 회로는 다음과 같이 동작한다.
트랜지스터 QB와 QC는 전류미러로 구성되어 있어서, 저항 RD와 RE의 값이 같을 경우 QB및 QC의 베이스 및 콜렉터로 흐르는 전류는 동일하다.
QC와 QB의 콜렉터 단자에 흐르는 전류를 IB라 하면 IB는 다음과 같은 식(1)로 표현된다.
위의 식(1)에서 VBE(QB)는 트랜지스터 QB의 베이스, 에미터 사이에 걸리는 전압을 뜻하며 위의 식의 요소(Element)인 Vcc, VBE(QB), RA, RB, RD는 모두 정해진 일정한 값이므로 위의 식에서 구해진 IB는 일정한 값을 가지므로 상수와 같이 취급할 수 있다.
위의 식(1)에서 트랜지스터 QA의 베이스 노드(node)에 걸리는 전위 V1은 위의 식(1)에서 구한 IB를 이용하여 옴의 법칙 V=IR 에 IB를 대입하여 다음과 같이 구한다.
입력단자에 직접 연결되는 노드인 N1에 있어서의 전위는 트랜지스터 QA의 베이스 노드에 걸리는 전위V1에서 트랜지스터 QA의 베이스, 에미터 사이에 걸리는 전압인 VBE(QA)을 뺀 값이므로 다음과 같은 식으로 나타난다.
여기서 입력단에 신호가 들어오지 않은 경우에 있어서 출력단자의 전압은 위의 식(3)에서 구한 노드 N1에 있어서의 전위가 트랜지스터 QD의 베이스 단자에 걸리는 전위이므로 트랜지스터 QD의에미터 단자에 연결된 출력노드 N2 의 전위는 V1- VBE(QA)에 VBE(QD)를 더한 값과 같으므로 다음의 식으로 표현된다.
제3도는 종래의 영상신호 클램프 회로의 동작을 보인 신호 파형도로서, 변화되는 첨두레벨을 갖는 입력 영상신호에 대해서 출력단자의 클램프 전압이 변화분만큼 변화되는 것을 보여주고 있다.
입력단에 들어오는 입력신호 레벨이 식(3)으로 나타나는 입력단자 N1의 전위보다 낮은 경우에 있어서,
즉, 식(5)와 같이 표현되는 경우에 있어서는 입력단자 N1이 에미터 단자에 연결된 트랜지스터 QA의 전류가 증가되어 VBE(QA)가 증가되며, 식(3)에 나타난 V1- VBE(QA)의 전압레벨이 처음보다 낮아져서 출력신호의 첨두레벨은 다음 식에 의하여 결정되는 전위로 클램프된다. 즉 V1-VBE(QA)가 작으므로 클램프 레벨이 처음보다 낮아진다.
따라서 입력영상 신호의 첨두 레벨이 변화할 경우에 종래의 영상신호 클램프 회로에서는 VOUT에 변화가 생긴다.
위의 식(7)에서와 같이 입력단자에 연결되는 노드인 N1에 의해서 전류는 IA는 IB와 IC로 나뉘어진다. 여기서 입력단의 영상신호의 첨두레벨이 변화할 때 IC의 전류값도 이에 따라 변화한다. 위의 식(1)에서 구해진 IS는 상수로 취급할 수 있으므로 IA는 IC가 변화하는 양에 비례하여 변화하게 된다.
트랜지스터 QA의 베이스, 에미터 간의 전압 VBE(QA)은 QA의 에미터 전류 IA의 값에 의하여 결정되므로 IA의 값이 변화하면 VBE(QA)도 변화한다. 따라서 위의 식(6)과 같이 표현되는 출력단자의 클램프 레벨은 V1- VBE(QA)+VBE(QD)의 항 중에서 V1과 VBE(QD)는 항상 변화하지 않는 일정한 값이므로 출력단자의 클램프 레벨 VOUT은 VBE(QA)에 의해서 변화한다.
VOUT은 VBE(QA)에 의해서 변화하며, VBE(QA)는 IA의 값에 따라 변화하고, IA의 값은 IC의 값에 따라 변화하며, IC의 값은 입력단의 영상신호의 첨두레벨의 변화에 비례하여 변화하므로 결국 클램프 레벨 VOU은 입력영상신호의 첨두레벨의 변화에 따라 변하는 문제점이 발생되므로 영상신호를 재생함에 있어서 원하는 만큼의 효과를 기대할 수 없다.
본 발명은 이러한 문제점을 해결하기 위한 것으로서, 종래의 클램프 회로와는 달리 입력영상신호의 첨두레벨이 변화되면 클램프 회로의 출력레벨이 변하는 것을 보완하고자 클램프 회로의 출력레벨의 변화를 감지하여 클램프 출력의 기준신호를 보상함으로서 일정한 클램프 레벨을 유지하는 영상신호 클램프 회로이다.
본 발명에 따른 영상신호 클램프 회로는 외부 콘덴서와 트랜지스터를 이용하여 기준전위에 대응하는 클램프 레벨을 출력하는 클램프 회로부와, 클램프 회로부의 출력레벨의 변화를 감지하여 그 레벨변화에 대응하는 레벨변화신호를 발생하는 레벨변화 검출부와, 레벨변화 검출부에 연결되어 레벨변화 신호를 받아서 클램프회로부의 기준전위를 보상하는 기준전압 보상부를 포함하여 이루어진다.
영상신호 클램프 회로는 클램프 회로부에서 출력하는 클램프 레벨을 레벨변화검출부에서 클램프회로부의 출력레벨의 변화를 감지하여 그 레벨변화에 대응하는 레벨변화신호를 발생하면 기준전압보상부에서 레벨변화검출부에 연결되어 레벨변화신호를 받아서 클램프회로부의 기준전위를 보상하여 출력레벨을 항상 일정하게 유지하도록 동작한다.
제4도는 본 발명의 영상신호 클램프 회로의 블록도이고, 제5도는 그 회로도이다.
영상신호 클램프 회로는 클램프 회로부(14)와, 레벨변화 검출부(42)와, 기준전압 보상부(43)를 포함하여 이루어진다.
클램프 회로부(41)는 영상신호를 일단에 받는 외부 콘덴서 C2와, 외부 콘덴서의 타단에 그 베이스가 연결되고 에미터가 정전류원에 연결되어서 클램프 전위를 만드는 트랜지스터 Q4와, 동일한 특성을 가진 두 개의 트랜지스터 Q3, Q5가 베이스와 에미터 전위가 같아지도록 서로 Q5의 콜렉터와 Q3 및 Q5의 베이스가 공통으로 연결되고 같은 저항값을 가진 R41와 R42를 통하여 Vss에 연결되며 Q5의 콜렉터는 저항 R5를 통하여 Vcc에 연결된 전류미러와, 에미터가 Q3의 콜렉터와 Q4의 베이스에 연결되고, 베이스는 기준전위발생노드 N4에 연결된 트랜지스터 Q1를 포함하여 구성된다.
그래서 클램프회로부는 기준전위 발생노드 N4에서의 기준전위 V1가 일정하면 종래의 클램프 회로와 같이 출력레벨 VOUT를 일정하게 만드는 역할을 한다.
레벨변화 검출부(42)는 클램프 회로부(41)의 트랜지스터 Q1의 콜렉터 단자에 트랜지스터 Q6의 코렉터와 베이스 단자가 연결되고, Q6의 에미터 단자는 저항 R3을 통하여 Vcc에 연결된다.
그래서, 클램프 회로부의 출력레벨의 변화량을 감지하여 기준전압 보상부(43)에 레벨변화신호를 보낸다.
기준전압보상부(43)는 트랜지스저 Q2, Q7과 저항 R2, R6를 구성요소로 하며, Q7의 베이스 단자는 레벨변화 검출부의 트랜지스터 Q6의 베이스 및 콜렉터 단자에 연결하고, Q7의 콜렉터 단자는 트랜지스터 Q2의 베이스 및 콜렉터 단자에 연결된다. 그래서 레벨변화 검출부의 레벨변화신호를 받아서 클램프 회로부의 기준전위 V1을 보상하는 기능을 수행한다.
이렇게 구성된 본 발명의 영상신호 클램프 회로의 동작은 다음과 같이 된다.
입력신호가 없을때나 영상신호의 첨두레벨이 일정할 때의 출력레벨 VOUT은 위의 식(4)에서 구한 것을 이용하면 다음과 같이 표현된다.
여기서 V1은 Q2의 전류가 일정하면, V1=R2×[Vcc=VBE(Q2)] / (R1+R2)+VBE(Q2)으로 표현되어서, V1은 일정하게 되고, 입력신호가 없으면 직류전압만 가하여지므로 I1, I2, I3이 일정하여서 VBE(Q1), VBE(Q4)도 일정하다. 그래서 VOUT가 일정하여진다.
이러한 상태에서 입력되는 영상신호의 첨두레벨의 전위가 낮아지는 경우에 회로의 동작을 살펴보면, 입력단자 노드인 N3에 걸리는 DC레벨이 작아진다. 이로 인하여 트랜지스터 Q4의 베이스 단자에 입력되는 전류인 I3이 ΔI만큼 증가하여 I3+ΔI만큼 흐르게 된다.
입력노드 N3에서 전류의 흐름을 살펴보면 다음과 같은 수식으로 표현할 수 있다.
위의 식에서 I2는 고정되어 있는 전류의 값이고, I3의 전류가 ΔI만큼 증가하여 I3+ΔI로 되면 이에따라 I1의 값도 증가하여 I1+ΔI로 된다. 이것을 수식으로 정리하면 다음과 같다.
I1+ΔI의 전류는 트랜지스터 Q1의 에미터 단자에 흐르는 전류로 전류의 증분 ΔI는 트랜지스터 Q1의 콜렉터 단자에도 반영이 되므로 Q1의 콜렉터 전류는 ΔI에 비례하여 증가한다. Q1의 콜렉터 전류는 Q6의 콜렉터 및 베이스에 흐르는 전류와 동일하므로 Q6의 콜렉터 전류와 베이스 전류 역시 ΔI만큼 증가한 전류가 흐르게 된다.
여기서 트랜지스터 Q6와 Q7을 살펴보면, 트랜지스터 Q3와 Q5와 마찬가지로 전류미러를 형성하고 있다. R3와 R6의 저항값이 동일하다면 Q7의 베이스 및 콜렉터 전류는 Q6의 베이스 및 콜렉터 전류와 동일하므로 Q6의 콜렉터 전류의 증분 ΔI는 Q7의 콜렉터 전류에도 똑같이 반영되어 ΔI만큼 증가한다.
트랜지스터 Q7의 콜렉터 단자는 트랜지스터 Q2의 베이스 빛 콜렉터 단자와 연결되어 있으므로 Q7의 콜렉터 전류는 Q2의 베이스 전류 및 콜렉터 전류를 증가시킨다. 이로 인하여 전류의 증분 ΔI는 Q2에 흐르는 전류에도 ΔI만큼 증가된 전류가 흐르도록 영향을 준다.
결국, 입력단자 N3에 입력되는 영상신호의 레벨변화는 Q1에 ΔI만큼의 전류변화로 반영되고, 이것은 트랜지스터 Q6, Q7, Q2에 차례로 영향을 줌으로서 결과적으로, Q1의 전류가 ΔI만큼 증가하면 트랜지스터 Q2의 전류도 ΔI만큼 증가한다.
위의 식(11)에서 우변의 VBE를 좌변으로 이항하여 다시 정리하면 지수함수와 로그함수는 역함수 관계에 있으므로 다음과 같다.
위의 식(12)에서 우변의 KT/Q 항은 상수이며 로그함수의 IS항도 역시 상수이므로 위의 식(12)에서 VB의 값에 영향을 미치는 변수로는 IC항만이 존재하게 된다. 이를 재정리하면 다음과 같다.
여기서 K1, K2는 일정한 값을 갖는 상수이며 위의 식은 다음과 같이 요약할 수 있다.
위의 식(14)를 다시 말하면 VBE의 변화량은 전류 IC의 변화량에 비례하여 증가함으로 알수 있으므로 다음의 식(15) 는 위의 식(14)의 다른 표현이다.
위의 식(15)와 같이 트랜지스터 Q1에 있어서 베이스, 에미터간에 걸리는 전압 VBE(Q1)은 I1의 전류가 ΔI만큼 증가하면 이에 비례하여 증가한다.
전체적인 회로의 동작을 보면, 입력단자 N3에 입력되는 영상신호의 레벨변화는 Q1에 ΔI만큼의 전류변화로 반영되고, 이것은 트랜지스터 Q6,Q7, Q2에 차례로 영향을 준다. 결과적으로 Q1의 전류가 ΔI만큼 증가하면, 트랜지스터 Q2의 베이스, 에미터간에 걸리는 전압 VBE(Q2)도 마찬가지로 ΔI에 비례하여 ΔVBE만큼 증가하며 그 변화량은 식(12) 와 같음을 알 수 있다.
그래서 입력신호에 의하여 VBE(Q1)이 증가하여 위의 식(8)에서 구한 출력 클램프 레벨 VOUT=V1-VBE(Q1)+VBE(Q4)의 값이 감소하려고 하면 VBE(Q2)가 같이 증가하여 기준전위 발생노드 N4에서의 기준전위V1을 같은 크기로 증가시키므로 노드 N3의 전위는 다음의 식(16)과 같다.
위의 식에서 나타난 것과같이 VBE(Q1)의 전위가 ΔVBE만큼 증가하면 기준전위 발생노드 N4에서의 기준전위 V1도 ΔVBE만큼 증가하여 V1+ΔVBE가 되므로 노드 N3의 전위 VOU은 V1-VBE(Q1)+VBE(Q4)로 항상 일정하게 유지될 수 있는 것이다.
제6도는 본 발명에 따른 영상신호 클램프 회로를 이용한 장치의 파형도로서 변화되는 첨두레벨을 갖는 입력영상신호에 대해서 입력단자 파형과 출력단자 파형의 클램프 레벨이 변화하지 안혹 일정한 레벨을 유지하는 것을 보여준다.
위와같은 동작을 얻기 위해서는 트랜지스터 Q1과 Q2를 전기적 특성이 똑같도록 매칭시키는 점이 중요하므로 집적 회로 구현시 Q1과 Q2의 특성을 쉽게 매칭시킬 수 있다.
본 발명에 따른 일정한 클램프 레벨을 유지하는 영상신호 클램프 회로는 클램프 회로부와 레벨변화 검출부, 기준전압 보상부를 갖고 있어서 입력단자 및 출력단자의 클램프 레벨을 레벨변화 검출부에서 클램프 레벨의 변화량을 감지하여 이것을 기준전압 보상부로 연결시킴으로서 영상신호 입력의 첨두레벨이 변화하면 기준전압 보상부에서 이를 보상하여 클램프 출력레벨이 항상 일정해지도록 동작한다.
본 발명의 효과로는 일반적인 클램프 회로에 추가적으로 영상신호 입력의 첨두 레벨의 변화를 감지하는 레벨변화 검출부와 이 변화량을 보상하는 기준전압 보상부를 갖고 있어서 TV, VCR 등 영상신호 처리회로에서 입력영상신호의 첨두레벨을 항상 일정하게 클램프해 줄 수 있으므로 신호레벨이 DC상에 흔들지지 않아서 안정된 화면을 구현하는 효과를 얻게되었으며, 또 집적회로로 간단히 구현하여 특성을 쉽게 매칭시킬 수 있다.

Claims (6)

  1. 일정한 클램프 출력레벨을 유지하는 영상신호 클램프 회로로서, 영상신호가 인가되는 외부 콘덴서와 다수의 트랜지스터로 구성되어 기준전위에 대응하는 클램프 레벨을 출력하는 클램프 회로부(41)와; 클램프 회로부의 출력레벨의 변화를 감지하여 그 레벨변화에 대응하는 레벨변화 신호를 발생하는 레벨변화 검출부(42)와; 레벨변화 검출부에 연결되어 레벨변화 신호를 받아서 클램프 회로부의 기준전위를 보상하는 기준전압 보상부(43)를 포함하여 이루어지는 영상신호 클램프 회로.
  2. 제 1 항에 있어서, 상기 클램프 회로부(41)는 영상신호를 일단에서 받는 외부 콘덴서의 타단에 그 베이스가 연결되고 에미터가 정전류원에 연결되어서 클램프 전위를 만드는 제1트랜지스터 Q4와; 동일한 특성을 가진 두 개의 제2 및 제 3트랜지스터 Q3, Q5가 베이스와 에미터 전위가 같아지도록 제 3 트랜지스터 Q5의 콜렉터와 제 2 트랜지스터 Q3및 제3 트랜지스터 Q5의 베이스가 공통으로 연결되고, 같은 저항값을 가진 제 1 저항 및 제 2 저항 R41과 R42를 통하여 Vss에 연결되며, 제 3 트랜지스터 Q5의 콜렉터는 제 3 저항 R5를 통하여 Vcc에 연결된 전류미러와; 에미터가 제 2 트랜지스터 Q3의 콜렉터와 제 1 트랜지스터 Q4의 베이스에 연결되고, 베이스는 기준전위발생노드 N4에 연결된 제 4 트랜지스터 Q1을 포함하여 구성되는 것이 특징인 영상신호 클램프 회로.
  3. 제 1 항에 있어서, 상기 레벨변화 검출부(43)는 상기 클램프 회로부(41)의 제 4 트랜지스터 Q1의 콜렉터 단자에 제 5 트랜지스터 Q6의 콜렉터와 베이스 단자가 연결되고, 제 5 트랜지스터 Q6의 에미터 단자는 제 4 저항 R3을 통하여 Vcc에 연결되는 것이 특징인 영상신호 클램프 회로.
  4. 제 1 항에 있어서, 상기 기준전압 보상부(43)는 제 6 트랜지스터 Q7의 베이스 단자는 레벨변화 검출부의 제 5 트랜지스터 Q6의 베이스 및 콜렉터 단자에 연결하고, 제 6 트랜지스터 Q7의 에미터 단자는 제 5 저항 R6을 통하여 Vcc에 연결시키고, 제 6 트랜지스터Q7의 콜렉터 단자는 제 7 트랜지스터 Q2의 베이스 및 콜렉터 단자에 연결되어서, 레벨변화 검출부의 레벨변화신호를 받아서 클램프 회로부의 기준전위 V1을 보상하는 것이 특징인 영상신호 클램프 회로.
  5. 제 1 항에 있어서, 상기 클램프 회로부의 제 4 트랜지스터와 상기 기준전압 보상부의 제 7 트랜지스터의 전기적 특성을 동일하게 매칭시킴으로서 전압의 변화분을 정확하게 전달하도록 구성된 것이 특징인 영상신호 클램프 회로.
  6. 일정한 클램프 출력레벨을 유지하는 영상신호 클램프 회로가 클램프 회로부(41)와 레벨변화 검출부(42)와 기준전압 보상부(43)를 포함하고, 상기 클램프 회로부(41)는; 영상신호를 일단에서 받는 외부 콘덴서의 타단에 그 베이스가 연결되고 에미터가 정전류원에 연결되어서 클램프 전위를 만드는 제 1 트랜지스터 Q4와, 동일한 특성을 가진 두 개의 제 2 및 제 3 트랜지스터 Q3, Q4가 베이스와 에미터 전위가 같아지도록 제 3 트랜지스터 Q5의 콜렉터와 제 2 트랜지스터 Q3 및 제 3 트랜지스터 Q5의 베이스가 공통으로 연결되고, 같은 저항값을 가진 제 1 저항 및 제 2 저항 R41과 R42를 통하여 Vss에 연결되며, 제 3 트랜지스터 Q5의 콜렉터는 제 3 저항 R5를 통하여 Vcc에 연결된 전류미러와, 에미터가 제 2 트랜지스터 Q3의 콜렉터와 제 1 트랜지스터 Q4의 베이스에 연결되고, 베이스는 기준전위발생노드 N4 에 연결된 제 4 트랜지스터 Q1을 포함하여 구성되고, 상기 레벨변화 검출부(42)는; 상기 클램프 회로부(41)의 제 4 트랜지스터 Q1의 콜렉터 단자에 제 5 트랜지스터 Q6의 콜렉터와 베이스 단자가 연결되고, 제 5 트랜지스터 Q6의 에미터 단자는 제 4 저항 R3을 통하여 Vcc에 연결되어 구성되고, 상기 기준전압 보상부(43)는; 제 6 트랜지스터 Q7의 베이스 단자는 레벨변화 검출부의 제 5 트랜지스터 Q6의 베이스 및 콜렉터 단자에 연결하고, 제 6 트랜지스터 Q7의 에미터 단자는 제 5 저항 R6을 통하여 Vcc에 연결시키고, 제 6 트랜지스터 Q7의 콜렉터 단자는 제 7 트랜지스터 Q2의 베이스 및 콜렉터 단자에 연결되어 구성되는 것이 특징인 영상신호 클램프 회로.
KR1019950018720A 1995-06-30 1995-06-30 영상 신호 클램프 회로 KR0155616B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019950018720A KR0155616B1 (ko) 1995-06-30 1995-06-30 영상 신호 클램프 회로
DE19546571A DE19546571C2 (de) 1995-06-30 1995-12-13 Videosignal-Klemmschaltung
JP08056287A JP3131378B2 (ja) 1995-06-30 1996-03-13 映像信号クランプ回路
US08/671,302 US5892555A (en) 1995-06-30 1996-07-01 Video signal clamping circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950018720A KR0155616B1 (ko) 1995-06-30 1995-06-30 영상 신호 클램프 회로

Publications (2)

Publication Number Publication Date
KR970004652A KR970004652A (ko) 1997-01-29
KR0155616B1 true KR0155616B1 (ko) 1998-11-16

Family

ID=19419152

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950018720A KR0155616B1 (ko) 1995-06-30 1995-06-30 영상 신호 클램프 회로

Country Status (4)

Country Link
US (1) US5892555A (ko)
JP (1) JP3131378B2 (ko)
KR (1) KR0155616B1 (ko)
DE (1) DE19546571C2 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2363926A (en) * 2000-06-23 2002-01-09 Sony Uk Ltd Colour component signal interface circuit
JP4351857B2 (ja) * 2003-04-07 2009-10-28 新日本無線株式会社 外部出力映像信号処理装置
US7176985B2 (en) * 2003-06-09 2007-02-13 Texas Instruments Incorporated Clamping circuit for video signals
JP2005086784A (ja) * 2003-09-11 2005-03-31 Sanyo Electric Co Ltd デジタルクランプ回路
US7652723B1 (en) 2004-04-19 2010-01-26 Video Accessory Corporation Composite video signal correction unit for video imaging and video recording systems
US7375572B2 (en) 2005-07-05 2008-05-20 Mediatek Inc. Clamping circuit

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58178670A (ja) * 1982-04-12 1983-10-19 Alps Electric Co Ltd ビデオ・クランプ回路
US4742392A (en) * 1983-08-04 1988-05-03 Canon Kabushiki Kaisha Clamp circuit with feed back
US4821087A (en) * 1986-04-23 1989-04-11 Matsushita Electric Industrial Co., Ltd. Encoder circuit eliminating carrier leak
DE3618939A1 (de) * 1986-06-05 1987-12-10 Philips Patentverwaltung Schaltungsanordnung zum einstellen eines referenzpegels in einem periodischen signal
DE3625702A1 (de) * 1986-07-30 1988-02-11 Siemens Ag Schaltungsanordnung zum klemmen von videosignalen
JPH074002B2 (ja) * 1986-08-20 1995-01-18 松下電器産業株式会社 テレビジヨン信号クランプ装置
DD261035A1 (de) * 1987-06-25 1988-10-12 Post Rundfunk U Fernsehtechnis Spitzenhaltungsschaltung
WO1990006035A1 (en) * 1988-11-17 1990-05-31 Matsushita Electric Industrial Co., Ltd. Picture receiver controller
JPH02152366A (ja) * 1988-12-02 1990-06-12 Fujitsu Ltd クランプ補正回路
JPH0322763A (ja) * 1989-06-20 1991-01-31 Mitsubishi Electric Corp クランプ回路
JP2785339B2 (ja) * 1989-06-20 1998-08-13 松下電器産業株式会社 クランプ回路
JPH03237880A (ja) * 1990-02-14 1991-10-23 Mitsubishi Electric Corp 同期分離回路
JPH04162876A (ja) * 1990-10-26 1992-06-08 Nec Corp 同期処理回路
US5296929A (en) * 1990-10-31 1994-03-22 Matsushita Electric Industrial Co., Ltd. Automatic correction apparatus for video signal of digital VTR
US5148055A (en) * 1990-11-19 1992-09-15 Sanyo Electric Co., Ltd. Holding circuit for providing a large time constant by using a base current to charge the capacitor
US5379075A (en) * 1992-02-04 1995-01-03 Sony Corporation Video signal AGC circuit for adjusting the sync level of a video signal
JP3387165B2 (ja) * 1993-09-03 2003-03-17 松下電器産業株式会社 クランプ電位補正回路

Also Published As

Publication number Publication date
DE19546571C2 (de) 1998-05-14
JP3131378B2 (ja) 2001-01-31
US5892555A (en) 1999-04-06
DE19546571A1 (de) 1997-01-09
KR970004652A (ko) 1997-01-29
JPH0918745A (ja) 1997-01-17

Similar Documents

Publication Publication Date Title
KR950003476B1 (ko) 광수신회로
US4052679A (en) Phase shifting circuit
EP0196906A2 (en) Automatic gain control detection circuit
US4445054A (en) Full-wave rectifying circuit
KR0155616B1 (ko) 영상 신호 클램프 회로
US4956615A (en) Input circuit for high-frequency amplifiers
JP3135283B2 (ja) 絶対値検出用信号処理回路装置
US4607174A (en) Voltage detection circuit using threshold as reference voltage for detecting input voltage
US5216238A (en) Infrared ray receiving circuit
US5155429A (en) Threshold voltage generating circuit
US6313884B1 (en) Gamma correction
EP0903847B1 (en) Amplifier circuit
US5534813A (en) Anti-logarithmic converter with temperature compensation
US6424210B1 (en) Isolator circuit
US5148055A (en) Holding circuit for providing a large time constant by using a base current to charge the capacitor
JPH06326527A (ja) 増幅回路
JP3107590B2 (ja) 電流極性変換回路
US5014019A (en) Amplifier circuit operable at low power source voltage
JP2902277B2 (ja) エミッタホロワ出力電流制限回路
JP2900688B2 (ja) リミッタ回路
KR910007623Y1 (ko) 스테레오 오디오 신호의 레벨차를 감소하기 위한 회로
JPS5928285B2 (ja) 位相反転回路
KR930008663Y1 (ko) 재생시 테이프에 삽입된 문자 색상 조절회로
JP3016152B2 (ja) クリップ回路
JP3275323B2 (ja) 電子スイッチ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130620

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20140618

Year of fee payment: 17