JP2005086784A - デジタルクランプ回路 - Google Patents

デジタルクランプ回路 Download PDF

Info

Publication number
JP2005086784A
JP2005086784A JP2003320166A JP2003320166A JP2005086784A JP 2005086784 A JP2005086784 A JP 2005086784A JP 2003320166 A JP2003320166 A JP 2003320166A JP 2003320166 A JP2003320166 A JP 2003320166A JP 2005086784 A JP2005086784 A JP 2005086784A
Authority
JP
Japan
Prior art keywords
clamp
circuit
clamp level
level
register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003320166A
Other languages
English (en)
Inventor
Toshiaki Nakakuki
俊朗 中莖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2003320166A priority Critical patent/JP2005086784A/ja
Priority to CNB2004100577104A priority patent/CN100346634C/zh
Priority to US10/916,859 priority patent/US20050057693A1/en
Priority to KR1020040068390A priority patent/KR100589572B1/ko
Priority to TW093127120A priority patent/TWI251437B/zh
Publication of JP2005086784A publication Critical patent/JP2005086784A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/14Picture signal circuitry for video frequency region
    • H04N5/16Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level
    • H04N5/18Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level by means of "clamp" circuit operated by switching circuit
    • H04N5/185Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level by means of "clamp" circuit operated by switching circuit for the black level
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/70Circuitry for compensating brightness variation in the scene

Abstract

【課題】 各フレーム毎のデジタルクランプ回路におけるクランプレベルの変動によるハンチング症状を防止し、固体撮像素子からの出力信号の表示を安定化させる。
【解決手段】 デジタルクランプ回路30は、クランプ回路20及びクランプレベル生成回路10からなる。クランプレベル生成回路10は、比較回路11、更新回路12、クランプレベルメモリ13、フレームカウンタ14とからなる。比較器11は、信号Y0の各フレームの平均基準黒レベルBLとクランプレベルCLとを比較する。更新回路は、比較結果を保持すると共に、所定の複数フレーム毎に比較結果に応じてクランプレベルメモリ13に記憶されたクランプレベルCLを更新する。
【選択図】 図1

Description

本発明は、デジタル信号をクランプするデジタルクランプ回路に関する。
CCD固体撮像素子からの出力信号は、相関二重サンプリング(CDS)により断続的な出力信号を連続信号とし、自動利得制御(AGC)により自動的に利得制御された信号となる。さらに、後述のA/D変換回路の動作点に収まるように基準黒信号を直流電位にアナログクランプした後、A/D変換回路によりデジタル映像信号に変換される。このデジタル映像信号は、デジタルクランプ回路により黒レベルの補正(デジタルクランプ)がされた後、デジタルゲインやγ補正等の所定のデジタル信号処理がなされる。
図4は、CCD固体撮像素子の画素配列の模式図である。図4のように、CCD固体撮像素子100には有効画素領域110の周囲にオプティカルブラック(OPB)領域120が設けられ、OPB領域120のうち撮像部の左部(すなわち、CCD固体撮像素子100からの出力信号の1水平期間の先頭に読み出される部分)に基準黒領域121が設けられている。基準黒領域121は遮光されているので基準黒信号がCCD固体撮像素子100から出力され、有効画素領域からは受光画素に蓄積された情報電荷に応じた被写体信号がCCD固体撮像素子100から出力される。
図5は、CCD固体撮像素子100からの出力信号に対して施される各信号処理部における波形図であり、横軸は時間を表し、縦軸は輝度を表す。CCD固体撮像素子100からの出力信号がアナログクランプされると、図5(a)のように各期間で略同一レベルの基準黒信号とそれに続く被写体信号とで1水平期間1Hを成し、更にそれらが周期的に連続して1フレーム、すなわち1画面である1垂直期間1Vを成す。そして、1垂直期間1Vの信号が周期的に連続することで、画面の連続したアナログ映像信号を成す。
アナログ映像信号は、A/D変換回路でデジタル信号に変換され、図5(b)のようなデジタル映像信号Y0となる。図5(b)は8ビット(デジタルコード値「0」〜「255」)にデジタルコード化した例を示している。このとき、基準黒信号のレベルは温度変化等の影響で変動するため、基準黒信号が確実にデジタルコード化されるようにA/D変換回路の動作範囲が設定される。すなわち、基準黒信号のデジタルコード値は必ずデジタルコード値「0」よりも大きくなるように余裕を持って設定される。
そして、基準黒信号のデジタルコード値の各フレーム毎の平均である平均基準黒レベルBLを算出し、これをクランプレベルCLとする。この平均基準黒レベルBLは、基準黒領域の出力信号をフレーム毎に平均し、被写体信号と同じ精度を持つ8ビットのデジタルコード値とされる。
デジタルクランプ回路では、デジタル映像信号Y0がクランプレベルCL分だけ減算されることでクランプされ、図5(c)のようなデジタル映像信号Y1となる。このようにして、各フレーム毎に算出された平均基準黒レベルBLが、そのフレームでのクランプレベルCLとなる。例えば、フレームT1での平均基準黒レベルBL(1)が、フレームT1でのクランプレベルCLとなり、そして、フレームT2での平均基準黒レベルBL(2)が、フレームT2でのクランプレベルCLとなる。なお、映像信号の高速処理が要求されるときには、各フレーム毎に算出された平均基準黒レベルBLを、その次のフレームでのクランプレベルCLとすることもできる。例えば、フレームT1での平均基準黒レベルBL(1)を、フレームT2でのクランプレベルCLとし、そして、フレームT2での平均基準黒レベルBL(2)を、フレームT3でのクランプレベルCLとする。
図6は図5(b)のうち、デジタルコード化された基準黒信号部分のみを模式的に表示したものである。平均基準黒レベルBLは、1フレーム毎に基準黒信号を平均化するので基準黒信号自身よりは変動が抑制されたものとなる。しかし、もともと基準黒信号にはノイズ成分が含まれているため、平均基準黒レベルBLであってもその変動を完全には抑制できない。特に、基準黒信号がA/D変換の際のデジタルコードの境界近くのアナログ値である場合には、デジタルコード化された基準黒信号が変動しやすく、その結果各フレーム毎の平均基準黒レベルBLが変動することとなる。例えば、基準黒信号のアナログ値がデジタルコード値「11」と「12」に変換する境界近くにある場合には、基準黒信号のデジタルコード値が「11」になったり、「12」になったりするため、平均基準黒レベルBLも「11」になったり、「12」になったりする。
平均基準黒レベルBLが変動すると、デジタルクランプ後の被写体信号のデジタルコード値が変動することとなり、フレーム毎に輝度が変動するという、いわゆるハンチング症状を呈するという問題がある。また、このようにしてデジタルクランプされたデジタル映像信号Y1を基にして、デジタルゲインやγ補正等のデジタル信号処理がなされると、デジタルコードの「1」コードのずれが何倍にも強調されることとなり、ハンチング症状が強調される結果ともなる。
特開平6−86095
各フレーム毎のデジタルクランプ回路におけるクランプレベルの変動によるハンチング症状を防止し、固体撮像素子からの出力信号の表示を安定化させる。
上記課題を解決するため本願発明は、フレーム単位で被写体映像を表し、各フレーム毎に基準黒信号と被写体信号とが周期的に現れるデジタル映像信号に対して基準黒レベルをクランプするデジタルクランプ回路において、前記デジタル映像信号の前記基準黒信号を所定のレベルにクランプするクランプ回路と、前記クランプ回路でクランプするクランプレベルを生成するクランプレベル生成回路と、を具備し、 前記クランプレベル生成回路は、複数フレームの基準黒信号と既成のクランプレベルとを比較し、その比較結果に基づいて、前記クランプレベルを更新することを特徴とするデジタルクランプ回路である。
本発明においては、複数フレーム期間の間の基準黒信号からデジタルクランプのクランプレベルを算出するため、ノイズの影響によるクランプレベルの変動が抑制され、ハンチング症状が改善される。このとき、複数フレーム単位でしかクランプレベルが更新されないようにすることで、フレーム単位での頻繁なクランプレベルの変動が無くなり、これによりハンチング症状がさらに改善される。逆に、過去の複数フレーム期間の間の平均基準黒信号から各フレーム毎にクランプレベルを更新することで、ハンチング症状を改善すると共に、温度変化等で基準黒信号のレベルが変化した場合にもクランプレベルを素早く変化に追従させることができる。
図1は、本発明の第1の実施形態にかかるデジタルクランプ回路30の構成を示すブロック図である。デジタルクランプ回路30は、クランプ回路20及びクランプレベル生成回路10からなる。クランプレベル生成回路10は、比較回路11、更新回路12、クランプレベルメモリ13、フレームカウンタ14とからなる。さらに、更新回路12は、アップレジスタ、ホールドレジスタ、ダウンレジスタ、差分レジスタからなる比較結果レジスタ12a及び判定回路12bとからなる。
フレームカウンタ14は、フレーム毎に生成される垂直ドライバ信号VDが入力され、所定のフレーム数毎に更新回路12に対して更新クロック信号RCを出力し、これにより比較結果レジスタ12aのレジスタ値を「0」にリセットする。
クランプレベルメモリ13には、整数部8ビット、小数部2ビットの計10ビットのクランプレベルCLが予め記憶されており、これがクランプレベルCLとしてクランプ回路20に入力され、デジタル映像信号Y0がクランプレベルCL分だけデジタルクランプされる。また、クランプレベルCLは比較回路11にも入力される。比較回路11には、整数部8ビットのデジタル映像信号Y0も入力され、デジタル映像信号Y0から基準黒領域の出力信号を平均し、整数部8ビット、小数部2ビットの計10ビットの平均基準黒レベルBLが、被写体信号よりも精度の高い「0.25」の精度を持つデジタルコード値で表される。そして、比較器11は、平均基準黒レベルBLとクランプレベルCLとを比較する。
各フレーム毎に平均基準黒レベルBLとクランプレベルCLとを比較回路11で比較した結果、平均基準黒レベルBLの方がクランプレベルCLより所定の設定値以上大きい場合には、アップレジスタのレジスタ値を「+1」加算し、平均基準黒レベルBLの方がクランプレベルCLより所定の設定値以上小さい場合には、ダウンレジスタのレジスタ値を「+1」加算し、平均基準黒レベルBLとクランプレベルCLとの差が所定の設定値以下の場合にはホールドレジスタのレジスタ値を「+1」加算する。また、平均基準黒レベルBLとクランプレベルCLとの差分を差分レジスタに既に保持されているレジスタ値に加算し、差分レジスタのレジスタ値を更新する。これにより、差分レジスタには、過去の差分の累積値が保持される。
そして、フレームカウンタ14により、次の更新クロック信号RCが更新回路12に入力されると、これにより判定回路12bが判定動作を行うと共に、判定動作後に比較結果レジスタ12aのレジスタ値を再度リセットする。このとき、判定回路12bは、更新クロック信号RCが入力されると、比較結果レジスタ12aの内容に基づいてクランプレベルメモリ13に記憶されたクランプレベルCLをアップ、ホールド、ダウンのいずれかを行う判定動作を行い、判定動作の結果である新たなクランプレベルCLをクランプレベルメモリ13に上書きして記憶する。こうしてクランプレベルメモリ13に上書きして記憶されたクランプレベルCLにより、それ以後のデジタル映像信号Y0がデジタルクランプされる。
以後、同様にしてフレームカウンタ14による更新クロック信号RC毎に、判定回路12bは比較結果レジスタ12aの内容に基づいてクランプレベルメモリ13に記憶されたクランプレベルCLを更新する。
図2は、判定回路12bの判定動作のフローチャートの一例である。フレームカウンタ14のカウント値が所定のフレーム数になる度に、更新回路12に更新クロック信号RCが入力され判定回路12bは判定動作を繰り返す。本実施例では、所定のフレーム数を20としている。
本実施例の判定動作においては、安定状態と過渡状態とで判定動作の方法を変えるようにしている。すなわち、過渡状態では比較的簡単にクランプレベルCLを増減させることとしているが、一旦安定状態と判定されるとできるだけクランプレベルCLを変化させないこととしている。判定回路12bには、安定状態であるか過渡状態であるかを示すフラグがあり、撮影開始直後の初期設定は過渡状態としている。
まず、ステップS0で、判定回路12bのフラグにより過渡状態であるか安定状態であるかを判定し、過渡状態のときはステップS1に移り、安定状態のときはステップS5に移る。
判定回路12bのフラグが過渡状態に設定されている場合には、ステップS1でアップレジスタのレジスタ値が所定のフレーム数の50%超、すなわち「11」以上である場合にはステップS2に移り、そうでない場合にはステップS3に移る。ステップS2で、差分レジスタのレジスタ値が「80」以上である場合にはクランプレベルを「1」だけアップさせ、そうでない場合にはクランプレベルを「0.25」だけアップさせ、いずれもフラグは過渡状態の設定を維持する。差分レジスタのレジスタ値が「80」以上であるということは、フレーム平均で平均基準黒レベルBLがクランプレベルCLよりも「4」以上大きいので、クランプレベルCLを「1」だけアップさせてクランプレベルCLをすみやかに平均基準黒レベルBLに近づけることとしている。また、差分レジスタのレジスタ値が「80」未満であるということは、フレーム平均で平均基準黒レベルBLがクランプレベルCLから「4」以上離れてはいないので、クランプレベルCLを「0.25」だけアップさせてクランプレベルCLをゆっくりと平均基準黒レベルBLに近づけることとしている。
次に、ステップS3で、ダウンレジスタのレジスタ値が所定のフレーム数の50%超、すなわち「11」以上である場合にはステップS4に移り、そうでない場合にはクランプレベルを更新せず、過渡状態から安定状態にフラグの設定を変更する。ステップS4で差分レジスタのレジスタ値が、「−80」以下である場合にはクランプレベルを「1」だけダウンさせ、そうでない場合にはクランプレベルを「0.25」だけダウンさせ、いずれもフラグは過渡状態の設定を維持する。差分レジスタのレジスタ値が「−80」以下であるということは、フレーム平均で平均基準黒レベルBLがクランプレベルCLよりも「4」以上小さいので、クランプレベルCLを「1」だけダウンさせてクランプレベルCLをすみやかに平均基準黒レベルBLに近づけることとしている。また、差分レジスタのレジスタ値が「−80」未満であるということは、フレーム平均で平均基準黒レベルBLがクランプレベルCLから「4」以上離れてはいないので、クランプレベルCLを「0.25」だけダウンさせてクランプレベルCLをゆっくりと平均基準黒レベルBLに近づけることとしている。
一方、判定回路12bのフラグが過渡状態ではなく安定状態に設定されている場合には、ステップS5でアップレジスタのレジスタ値が所定のフレーム数の50%超、すなわち「11」以上であり、かつ、ダウンレジスタのレジスタ値が「0」である場合にはステップS6に移り、そうでない場合にはステップS7に移る。ステップS6で差分レジスタのレジスタ値が「80」以上である場合にはクランプレベルを「1」だけアップさせ、そうでない場合にはクランプレベルを「0.25」だけアップさせ、いずれもフラグの設定を安定状態から過渡状態に変更する。
次に、ステップS7でダウンレジスタのレジスタ値が所定のフレーム数の50%超、すなわち「11」以上であり、かつ、アップレジスタのレジスタ値が「0」である場合にはステップS8に移り、そうでない場合にはクランプレベルを更新せず安定状態のフラグの設定を維持する。ステップS8で差分レジスタのレジスタ値が「−80」以下である場合にはクランプレベルを「1」だけダウンさせ、そうでない場合にはクランプレベルを「0.25」だけダウンさせ、いずれも安定状態から過渡状態にフラグの設定を変更する。
このように、差分レジスタのレジスタ値のみで判定を行わず、アップレジスタ及びダウンレジスタのレジスタ値をも判定動作の対象としたのは、基準黒信号の一部に大きなノイズが乗り、差分レジスタのレジスタ値がたとえ大きく変動しても、アップレジスタ及びダウンレジスタのレジスタ値には大きな影響を与えないため、ノイズによるクランプレベルの変動を抑制できるためである。また、過渡状態と安定状態との2状態に場合分けを行い、安定状態の方が過渡状態よりもクランプレベルを増減させないようにし、いったん安定状態になった場合には、クランプレベルの変動を抑制するようにしている。
判定動作のフローチャートを示す図2は単なる例示であり、ハンチング症状が改善されるように適宜設定すればよい。例えば、過渡状態と安定状態に場合分けせずにステップS1〜S4又はステップS5〜S8だけの判定フローとしても良い。図2の判定動作では、アップレジスタ、ダウンレジスタ、差分レジスタを利用し、ホールドレジスタを利用していないが、もちろん利用することも可能であり、また、差分レジスタのみで判定動作を行うことも可能である。
また、ステップS1、S3における判定値であるアップレジスタのレジスタ値が所定のフレーム数の50%超またはダウンレジスタのレジスタ値が所定のフレーム数の50%超、あるいは、ステップS5、S7における判定値であるアップレジスタのレジスタ値が所定のフレーム数の50%超かつダウンレジスタのレジスタ値が「0」またはダウンレジスタのレジスタ値が所定のフレーム数の50%超かつアップレジスタのレジスタ値が「0」についても、適宜設定することが可能である。
さらに、差分レジスタのレジスタ値が「80」以上または「−80」以下の場合、クランプレベルを「1」だけ増減させているが、差分レジスタのレジスタ値を所定フレーム数で除算した分だけ増減させても良い。
図3は、本発明の第2の実施形態にかかるデジタルクランプ回路60の構成を示すブロック図である。デジタルクランプ回路60は、クランプ回路50及びクランプレベル生成回路40からなる。クランプレベル生成回路40は、比較回路41、更新回路42、クランプレベルメモリ43とからなる。さらに、更新回路42は、比較結果メモリ42a、判定回路42bからなる。クランプ回路50、比較回路41、クランプレベルメモリ43については、図1のクランプ回路20、比較回路11、クランプレベルメモリ13と同様の構成である。
比較結果メモリ42aは、所定のフレーム数分の平均基準黒レベルBLとクランプレベルCLとの差分を順次差分データとして記憶する。比較結果メモリ42aとしては、例えばフリップフロップからなるシフトレジスタやリングバッファメモリ等がある。そして、判定回路42bは、フレーム毎に比較結果メモリ42aに記憶されているそのフレーム以前の所定のフレーム数分の差分データに基づいてクランプレベルメモリ43に記憶されたクランプレベルCLを更新する。この場合の判定回路42bの判定動作は、図2に示したフローチャートに準じたものであっても良いし、差分データの最大値と最小値を除いたものについての平均でクランプレベルの更新を判断するものであっても良い。要するにノイズの影響による基準黒信号の変動を抑制できるように複数フレームにおける平均基準黒信号BLとクランプレベルCLとの比較からクランプレベルを更新する判定方法でありさえすればよい。
このように、フレームが変わる毎に過去の所定のフレーム数分の比較結果から判定を行うので、ノイズの影響によるクランプレベルCLの変動が抑制されてハンチング症状が改善されると共に、温度変化等で基準黒信号のレベルが変化した場合にもクランプレベルを素早く変化に追従させることができる。
なお、本発明の第1の実施形態及び第2の実施形態では、比較回路11又は比較回路41は平均基準黒レベルBLとクランプレベルCLとを比較しているが、これに限らず、基準黒信号とクランプレベルを逐次比較してから平均し、その結果をフレーム単位で更新回路12又は更新回路42に転送しても良い。
また、本発明ではクランプレベルCLを複数フレームの比較結果からできるだけ平均基準黒レベルBLと等しくするようにしているが、必ずしも等しくする必要はない。つまり、本発明ではデジタルクランプ後の基準黒信号のデジタル値を「0」にするようにしているが、「0」以外の値にするようにしてもよい。
本発明の第1の実施形態のデジタルクランプ回路の構成を示すブロック図。 本発明の第1の実施形態における判定回路のフローチャート。 本発明の第2の実施形態のデジタルクランプ回路の構成を示すブロック図。 CCD固体撮像素子の画素配列の模式図。 CCD固体撮像素子からの出力信号に対して施される各信号処理部における波形図。 基準黒信号及び平均基準黒レベルの説明図。
符号の説明
30、60 デジタルクランプ回路
20、50 クランプ回路
10、40 クランプレベル生成回路
11、41 比較回路
12、42 更新回路
12a 比較結果レジスタ
12b 判定回路
42a 比較結果メモリ
42b 判定回路
13、43 クランプレベルメモリ
14 フレームカウンタ
100 CCD固体撮像素子
110 有効画素領域
120 OPB領域
121 基準黒領域

Claims (4)

  1. フレーム単位で被写体映像を表し、各フレーム毎に基準黒信号と被写体信号とが周期的に現れるデジタル映像信号に対して基準黒レベルをクランプするデジタルクランプ回路において、
    前記デジタル映像信号の前記基準黒信号を所定のレベルにクランプするクランプ回路と、
    前記クランプ回路でクランプするクランプレベルを生成するクランプレベル生成回路と、
    を具備し、
    前記クランプレベル生成回路は、複数フレームの基準黒信号と既成のクランプレベルとを比較し、その比較結果に基づいて、前記クランプレベルを更新することを特徴とするデジタルクランプ回路。
  2. 前記クランプレベル生成回路は、
    前記クランプレベルを記憶するクランプレベルメモリと、
    前記基準黒信号と前記クランプレベルメモリに記憶された前記クランプレベルとを比較する比較回路と、
    前記比較回路の比較結果に基づいて前記クランプレベルメモリに記憶されたクランプレベルを更新する更新回路と、
    を備えることを特徴とする請求項1記載のデジタルクランプ回路。
  3. 前記更新回路は、
    前記比較回路の比較結果をレジスタ値として蓄積する比較結果レジスタと、
    前記比較結果レジスタのレジスタ値に基づいて前記クランプレベルメモリに記憶されたクランプレベルを更新する判定回路と、
    前記複数フレーム毎に前記判定回路を動作させると共に、前記比較結果レジスタをリセットする更新クロック信号を出力するフレームカウンタと、
    を備えることを特徴とする請求項2記載のデジタルクランプ回路。
  4. 前記更新回路は、
    前記比較回路の比較結果を複数フレーム分記憶する比較結果メモリと、
    前記比較結果メモリの内容に基づいて前記クランプレベルメモリに記憶されたクランプレベルを更新する判定回路と、
    を備えることを特徴とする請求項2記載のデジタルクランプ回路。
JP2003320166A 2003-09-11 2003-09-11 デジタルクランプ回路 Pending JP2005086784A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2003320166A JP2005086784A (ja) 2003-09-11 2003-09-11 デジタルクランプ回路
CNB2004100577104A CN100346634C (zh) 2003-09-11 2004-08-11 数字钳位电路
US10/916,859 US20050057693A1 (en) 2003-09-11 2004-08-12 Digital clamp circuit
KR1020040068390A KR100589572B1 (ko) 2003-09-11 2004-08-30 디지털 클램프 회로
TW093127120A TWI251437B (en) 2003-09-11 2004-09-08 Digital clamping circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003320166A JP2005086784A (ja) 2003-09-11 2003-09-11 デジタルクランプ回路

Publications (1)

Publication Number Publication Date
JP2005086784A true JP2005086784A (ja) 2005-03-31

Family

ID=34269910

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003320166A Pending JP2005086784A (ja) 2003-09-11 2003-09-11 デジタルクランプ回路

Country Status (5)

Country Link
US (1) US20050057693A1 (ja)
JP (1) JP2005086784A (ja)
KR (1) KR100589572B1 (ja)
CN (1) CN100346634C (ja)
TW (1) TWI251437B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007150828A (ja) * 2005-11-29 2007-06-14 Pentax Corp 固定パターンノイズ除去装置
JP2016163207A (ja) * 2015-03-03 2016-09-05 株式会社Jvcケンウッド 画像処理装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4554504B2 (ja) * 2005-12-16 2010-09-29 富士通セミコンダクター株式会社 画像データ処理回路および画像データ処理方法
US8462269B2 (en) * 2007-11-16 2013-06-11 Mediatek Inc. Devices and methods for extracting a synchronization signal from a video signal

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59100671A (ja) * 1982-11-30 1984-06-09 Canon Inc 撮像装置
US5003564A (en) * 1989-04-04 1991-03-26 Rca Licensing Corporation Digital signal clamp circuitry
US5260794A (en) * 1989-10-18 1993-11-09 Sony Corporation Video signal processing apparatus for use with a video camera
KR950003030B1 (ko) * 1990-12-20 1995-03-29 삼성전자 주식회사 클램핑회로
JP3047927B2 (ja) * 1991-04-09 2000-06-05 三菱電機株式会社 映像信号クランプ回路
JP3100762B2 (ja) * 1992-06-11 2000-10-23 株式会社東芝 デジタルカメラ用クランプ回路
JP3088591B2 (ja) * 1993-06-17 2000-09-18 松下電器産業株式会社 固体撮像装置および駆動方法
JP3384045B2 (ja) * 1993-07-27 2003-03-10 ソニー株式会社 シンクチップクランプ/同期分離回路
JP3019188B2 (ja) * 1994-09-30 2000-03-13 日本電気株式会社 撮像装置
US5659355A (en) * 1994-10-31 1997-08-19 Eastman Kodak Company CCD dark mean level correction circuit employing digital processing and analog subtraction requiring no advance knowledge of dark mean level
JP3363648B2 (ja) * 1995-03-27 2003-01-08 キヤノン株式会社 撮像装置
US6008864A (en) * 1995-06-21 1999-12-28 Sony Corporation Composite video signal backporch soft-clamp system using servo loop
KR0155616B1 (ko) * 1995-06-30 1998-11-16 문정환 영상 신호 클램프 회로
US5798802A (en) * 1996-01-31 1998-08-25 Deutsche Itt Industries Gmbh Video signal clamping circuit
KR100284284B1 (ko) * 1998-11-05 2001-03-02 김영환 디지털 카메라의 아날로그 신호 처리 장치
JP2000156822A (ja) * 1998-11-19 2000-06-06 Sony Corp クランプ回路
KR100360415B1 (ko) * 2001-02-28 2002-11-13 삼성전자 주식회사 입력 영상 신호의 동적 범위를 넓히고 라인 노이즈를최소화할 수 있는 클램프 회로 및 방법
KR20020072052A (ko) * 2001-03-08 2002-09-14 엘지전자주식회사 클램프 레벨 자동 보정 방법
US7023497B2 (en) * 2002-07-31 2006-04-04 Texas Instruments Incorporated Clamping circuit with wide input dynamic range for video or other AC coupled signals
US7417675B2 (en) * 2003-05-12 2008-08-26 Altasens, Inc. On-chip black clamp system and method
US7375572B2 (en) * 2005-07-05 2008-05-20 Mediatek Inc. Clamping circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007150828A (ja) * 2005-11-29 2007-06-14 Pentax Corp 固定パターンノイズ除去装置
JP2016163207A (ja) * 2015-03-03 2016-09-05 株式会社Jvcケンウッド 画像処理装置

Also Published As

Publication number Publication date
CN1595956A (zh) 2005-03-16
TW200511840A (en) 2005-03-16
KR100589572B1 (ko) 2006-06-14
KR20050027007A (ko) 2005-03-17
CN100346634C (zh) 2007-10-31
TWI251437B (en) 2006-03-11
US20050057693A1 (en) 2005-03-17

Similar Documents

Publication Publication Date Title
US7454131B2 (en) Image sensing apparatus with camera shake correction function
JP3532781B2 (ja) 画像入力装置の画像処理回路
US7509039B2 (en) Image sensing apparatus with camera shake correction function
JP4554504B2 (ja) 画像データ処理回路および画像データ処理方法
US9137452B2 (en) Image sensor and method of generating binning image using the same
US9094586B2 (en) Flash band correction apparatus, flash band correction method, and image pickup apparatus
JP5350466B2 (ja) カラム固定パターンノイズ補正方法
JP2007104107A (ja) 半導体集積装置及びイメージセンサの黒レベル補正方法
KR20080101803A (ko) 고체 촬상 장치 및 전자 정보 기기
CN107154803B (zh) 信号处理设备、信号处理方法和摄像设备
JP2019530322A (ja) イメージセンサのピクセルアレイの明度補正
JP4260696B2 (ja) 固体撮像装置、イメージセンサ、画像処理装置、及び撮像方法
CN107205123B (zh) 闪光带判断装置及其控制方法、存储介质和摄像设备
JP2005086784A (ja) デジタルクランプ回路
JP2016134909A (ja) 撮像装置及びその制御方法
JPWO2012147337A1 (ja) フリッカ検出装置、フリッカ検出方法およびフリッカ検出プログラム
US10735661B2 (en) Image pickup apparatus that compensates for flash band, control method therefor, storage medium, and video processing apparatus
KR20150026756A (ko) 고체 촬상 장치 및 정보 처리 회로
JP2006222907A (ja) 撮像装置、クランプ制御方法、及びプログラム
JP2008079099A (ja) 固体撮像装置、撮像装置、プログラム
JP2010056817A (ja) 撮像装置
JP2008060779A (ja) 映像信号処理装置及び映像信号処理方法
JP2009206569A (ja) 撮像装置及びそのフリッカ補正方法
JP2005328476A (ja) 撮像装置、および固体撮像素子の駆動制御方法
JP2016134900A (ja) 撮像装置

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20051227

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060713

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090210

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090707