KR100589572B1 - 디지털 클램프 회로 - Google Patents

디지털 클램프 회로 Download PDF

Info

Publication number
KR100589572B1
KR100589572B1 KR1020040068390A KR20040068390A KR100589572B1 KR 100589572 B1 KR100589572 B1 KR 100589572B1 KR 1020040068390 A KR1020040068390 A KR 1020040068390A KR 20040068390 A KR20040068390 A KR 20040068390A KR 100589572 B1 KR100589572 B1 KR 100589572B1
Authority
KR
South Korea
Prior art keywords
circuit
clamp
level
clamp level
register
Prior art date
Application number
KR1020040068390A
Other languages
English (en)
Other versions
KR20050027007A (ko
Inventor
나까꾸끼도시오
Original Assignee
산요덴키가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 산요덴키가부시키가이샤 filed Critical 산요덴키가부시키가이샤
Publication of KR20050027007A publication Critical patent/KR20050027007A/ko
Application granted granted Critical
Publication of KR100589572B1 publication Critical patent/KR100589572B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/14Picture signal circuitry for video frequency region
    • H04N5/16Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level
    • H04N5/18Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level by means of "clamp" circuit operated by switching circuit
    • H04N5/185Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level by means of "clamp" circuit operated by switching circuit for the black level
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/70Circuitry for compensating brightness variation in the scene

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Picture Signal Circuits (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Tone Control, Compression And Expansion, Limiting Amplitude (AREA)

Abstract

각 프레임마다의 디지털 클램프 회로에서의 클램프 레벨의 변동에 의한 헌팅 증상을 방지하여, 고체 촬상 소자로부터의 출력 신호의 표시를 안정화시킨다. 디지털 클램프 회로(30)는, 클램프 회로(20) 및 클램프 레벨 생성 회로(10)로 이루어진다. 클램프 레벨 생성 회로(10)는, 비교 회로(11), 갱신 회로(12), 클램프 레벨 메모리(13), 프레임 카운터(14)로 이루어진다. 비교기(11)는, 신호 Y0의 각 프레임의 평균 기준 흑레벨 BL과 클램프 레벨 CL을 비교한다. 갱신 회로는, 비교 결과를 유지함과 함께, 소정의 복수 프레임마다 비교 결과에 따라 클램프 레벨 메모리(13)에 기억된 클램프 레벨 CL을 갱신한다.
디지털 클램프 회로, 클램프 레벨, 고체 촬상 소자, 표시 안정화

Description

디지털 클램프 회로{DIGITAL CLAMP CIRCUIT}
도 1은 본 발명의 제1 실시예의 디지털 클램프 회로의 구성을 도시하는 블록도.
도 2는 본 발명의 제1 실시예에 있어서의 판정 회로의 흐름도.
도 3은 본 발명의 제2 실시예의 디지털 클램프 회로의 구성을 도시하는 블록도.
도 4는 CCD 고체 촬상 소자의 화소 배열의 모식도.
도 5는 CCD 고체 촬상 소자로부터의 출력 신호에 대하여 실시되는 각 신호 처리부에서의 파형도.
도 6은 기준 흑신호 및 평균 기준 흑레벨의 설명도.
<도면의 주요 부분에 대한 부호의 설명>
30, 60 : 디지털 클램프 회로
20, 50 : 클램프 회로
10, 40 : 클램프 레벨 생성 회로
11, 41 : 비교 회로
12, 42 : 갱신 회로
12a : 비교 결과 레지스터
12b : 판정 회로
42a : 비교 결과 메모리
42b : 판정 회로
13, 43 : 클램프 레벨 메모리
14 : 프레임 카운터
100 : CCD 고체 촬상 소자
110 : 유효 화소 영역
120 : OPB 영역
121 : 기준 흑영역
본 발명은, 디지털 신호를 클램프하는 디지털 클램프 회로에 관한 것이다.
CCD 고체 촬상 소자로부터의 출력 신호는, 상관 이중 샘플링(CDS)에 의해 단속적인 출력 신호를 연속 신호로 하고, 자동 이득 제어(AGC)에 의해 자동적으로 이득 제어된 신호로 된다. 또한, 후술하는 A/D 변환 회로의 동작점에 들어가도록 기준 흑신호를 직류 전위로 아날로그 클램프한 후, A/D 변환 회로에 의해 디지털 영상 신호로 변환된다. 이 디지털 영상 신호는, 디지털 클램프 회로에 의해 흑 레벨의 보정(디지털 클램프)이 이루어진 후, 디지털 게인이나 Y 보정 등의 소정의 디지털 신호 처리가 이루어진다.
도 4는, CCD 고체 촬상 소자의 화소 배열의 모식도이다. 도 4와 같이, CCD 고체 촬상 소자(100)에는 유효 화소 영역(110)의 주위에 옵티컬블랙(OPB) 영역(120)이 형성되고, OPB 영역(120)의 촬상부의 좌측부(즉, CCD 고체 촬상 소자(100)로부터의 출력 신호의 1수평 기간의 선두에 판독되는 부분)에 기준 흑영역(121)이 형성되어 있다. 기준 흑영역(121)은 차광되어 있기 때문에 기준 흑신호가 CCD 고체 촬상 소자(100)로부터 출력되고, 유효 화소 영역으로부터는 수광 화소에 축적된 정보 전하에 따른 피사체 신호가 CCD 고체 촬상 소자(100)로부터 출력된다.
도 5는, CCD 고체 촬상 소자(100)로부터의 출력 신호에 대하여 실시되는 각 신호 처리부에서의 파형도로서, 횡축은 시간을 나타내고, 종축은 휘도를 나타낸다. CCD 고체 촬상 소자(100)로부터의 출력 신호가 아날로그 클램프되면, 도 5의 (a)와 같이 각 기간에 대략 동일 레벨의 기준 흑신호와 그것에 계속되는 피사체 신호로 1수평 기간 1H를 구성하고, 또한 이들이 주기적으로 연속하여 1프레임, 즉 1화면인 1수직 기간 1V를 이룬다. 그리고, 1수직 기간 1V의 신호가 주기적으로 연속함으로써, 화면의 연속한 아날로그 영상 신호를 이룬다.
아날로그 영상 신호는, A/D 변환 회로에 의해 디지털 신호로 변환되어, 도 5의 (b)와 같은 디지털 영상 신호 Y0으로 된다. 도 5의 (b)는 8 비트(디지털 코드값 「0」∼「255」)로 디지털 코드화한 예를 도시하고 있다. 이 때, 기준 흑신호의 레벨은 온도 변화 등의 영향으로 변동하기 때문에, 기준 흑신호가 확실하게 디지털 코드화되도록 A/D 변환 회로의 동작 범위가 설정된다. 즉, 기준 흑신호의 디지털 코드값은 반드시 디지털 코드값 「0」보다도 커지도록 여유를 갖고 설정된다.
그리고, 기준 흑신호의 디지털 코드값의 각 프레임마다의 평균인 평균 기준 흑레벨 BL을 산출하여, 이것을 클램프 레벨 CL로 한다. 이 평균 기준 흑레벨 BL은, 기준 흑영역의 출력 신호를 프레임마다 평균하여, 피사체 신호와 동일한 정밀도를 갖는 8 비트의 디지털 코드값으로 된다.
디지털 클램프 회로에서는, 디지털 영상 신호 Y0이 클램프 레벨 CL분만큼 감산됨으로써 클램프되어, 도 5의 (c)와 같은 디지털 영상 신호 Y1로 된다. 이와 같이 하여, 각 프레임마다 산출된 평균 기준 흑레벨 BL이, 그 프레임에서의 클램프 레벨 CL로 된다. 예를 들면, 프레임 T1에서의 평균 기준 흑레벨 BL(1)이, 프레임 T1에서의 클램프 레벨 CL로 되고, 그리고, 프레임 T2에서의 평균 기준 흑레벨 BL(2)이, 프레임 T2에서의 클램프 레벨 CL로 된다. 또, 영상 신호의 고속 처리가 요구될 때에는, 각 프레임마다 산출된 평균 기준 흑레벨 BL을, 그 다음의 프레임에서의 클램프 레벨 CL로 하는 것도 가능하다. 예를 들면, 프레임 T1에서의 평균 기준 흑레벨 BL(1)을, 프레임 T2에서의 클램프 레벨 CL로 하고, 그리고, 프레임 T2에서의 평균 기준 흑레벨 BL(2)을, 프레임 T3에서의 클램프 레벨 CL로 한다.
도 6은 도 5의 (b) 중, 디지털 코드화된 기준 흑신호 부분만을 모식적으로 도시한 것이다. 평균 기준 흑레벨 BL은, 1프레임마다 기준 흑신호를 평균화하기 때문에 기준 흑신호 자신보다는 변동이 억제되게 된다. 그러나, 원래 기준 흑신호에는 노이즈 성분이 포함되어 있기 때문에, 평균 기준 흑레벨 BL이더라도 그 변동을 완전하게는 억제할 수 없다. 특히, 기준 흑신호가 A/D 변환 시의 디지털 코드의 경계 근처의 아날로그값인 경우에는, 디지털 코드화된 기준 흑신호가 변동하기 쉽고, 그 결과 각 프레임마다의 평균 기준 흑레벨 BL이 변동하게 된다. 예를 들면, 기준 흑신호의 아날로그값이 디지털 코드값 「11」과 「12」로 변환하는 경계 근처에 있는 경우에는, 기준 흑신호의 디지털 코드값이 「11」로 되거나, 「12」로 되기도 하기 때문에, 평균 기준 흑레벨 BL도 「11」로 되거나, 「12」로 되기도 한다.
평균 기준 흑레벨 BL이 변동하면, 디지털 클램프 후의 피사체 신호의 디지털 코드값이 변동하게 되어, 프레임마다 휘도가 변동한다고 하는, 소위 헌팅 증상을 나타낸다고 하는 문제가 있다. 또한, 이와 같이 하여 디지털 클램프된 디지털 영상 신호 Y1을 기초로 하여, 디지털 게인이나 Y 보정 등의 디지털 신호 처리가 이루어지면, 디지털 코드의 「1」 코드의 어긋남이 몇 배나 강조되게 되어, 헌팅 증상이 강조되는 결과로 된다.
<특허 문헌1>
일본 특개평6-86095
각 프레임마다의 디지털 클램프 회로에서의 클램프 레벨의 변동에 의한 헌팅 증상을 방지하여, 고체 촬상 소자로부터의 출력 신호의 표시를 안정화시킨다.
상기 과제를 해결하기 위해서 본원 발명은, 프레임 단위로 피사체 영상을 표시하고, 각 프레임마다 기준 흑신호와 피사체 신호가 주기적으로 나타나는 디지털 영상 신호에 대하여 기준 흑레벨을 클램프하는 디지털 클램프 회로에 의해, 상기 디지털 영상 신호의 상기 기준 흑신호를 소정의 레벨로 클램프하는 클램프 회로와, 상기 클램프 회로에 의해 클램프하는 클램프 레벨을 생성하는 클램프 레벨 생성 회로를 구비하며, 상기 클램프 레벨 생성 회로는, 복수 프레임의 기준 흑신호와 기존의 클램프 레벨을 비교하고, 그 비교 결과에 기초하여, 상기 클램프 레벨을 갱신하는 것을 특징으로 하는 디지털 클램프 회로이다.
<실시예>
도 1은, 본 발명의 제1 실시예에 따른 디지털 클램프 회로(30)의 구성을 도시하는 블록도이다. 디지털 클램프 회로(30)는, 클램프 회로(20) 및 클램프 레벨 생성 회로(10)로 이루어진다. 클램프 레벨 생성 회로(10)는, 비교 회로(11), 갱신 회로(12), 클램프 레벨 메모리(13), 프레임 카운터(14)로 이루어진다. 또한, 갱신 회로(12)는, 업 레지스터, 홀드 레지스터, 다운 레지스터, 차분 레지스터로 이루어지는 비교 결과 레지스터(12a) 및 판정 회로(12b)로 이루어진다.
프레임 카운터(14)는, 프레임마다 생성되는 수직 드라이버 신호 VD가 입력되어, 소정의 프레임수마다 갱신 회로(12)에 대하여 갱신 클럭 신호 RC를 출력하고, 이에 따라 비교 결과 레지스터(12a)의 레지스터값을 「0」으로 리세트한다.
클램프 레벨 메모리(13)에는, 정수부 8비트, 소수부 2비트의 계 10비트의 클램프 레벨 CL이 미리 기억되어 있고, 이것이 클램프 레벨 CL로서 클램프 회로(20)에 입력되고, 디지털 영상 신호 Y0이 클램프 레벨 CL분만큼 디지털 클램프된다. 또한, 클램프 레벨 CL은 비교 회로(11)에도 입력된다. 비교 회로(11)에는, 정수부 8비트의 디지털 영상 신호 Y0도 입력되고, 디지털 영상 신호 Y0으로부터 기준 흑영 역의 출력 신호를 평균하고, 정수부 8비트, 소수부 2비트의 계 10비트의 평균 기준 흑레벨 BL이, 피사체 신호보다도 정밀도가 높은 「0.25」의 정밀도를 갖는 디지털 코드값으로 표시된다. 그리고, 비교기(11)는, 평균 기준 흑레벨 BL과 클램프 레벨 CL을 비교한다.
각 프레임마다 평균 기준 흑레벨 BL과 클램프 레벨 CL을 비교 회로(11)에 의해 비교한 결과, 평균 기준 흑레벨 BL 쪽이 클램프 레벨 CL보다 소정의 설정값 이상 큰 경우에는, 업 레지스터의 레지스터값을 「+1」 가산하고, 평균 기준 흑레벨 BL 쪽이 클램프 레벨 CL보다 소정의 설정값 이상 작은 경우에는, 다운 레지스터의 레지스터값을 「+1」 가산하고, 평균 기준 흑레벨 BL과 클램프 레벨 CL과의 차가 소정의 설정값 이하인 경우에는 홀드 레지스터의 레지스터값을 「+1」 가산한다. 또한, 평균 기준 흑레벨 BL과 클램프 레벨 CL과의 차분을 차분 레지스터에 이미 유지되어 있는 레지스터값에 가산하여, 차분 레지스터의 레지스터값을 갱신한다. 이에 의해, 차분 레지스터에는, 과거의 차분의 누적값이 유지된다.
그리고, 프레임 카운터(14)에 의해, 다음의 갱신 클럭 신호 RC가 갱신 회로(12)에 입력되면, 이에 따라 판정 회로(12b)가 판정 동작을 행함과 함께, 판정 동작 후에 비교 결과 레지스터(12a)의 레지스터값을 재차 리세트한다. 이 때, 판정 회로(12b)는, 갱신 클럭 신호 RC가 입력되면, 비교 결과 레지스터(12a)의 내용에 기초하여 클램프 레벨 메모리(13)에 기억된 클램프 레벨 CL을 업, 홀드, 다운 중 어느 하나를 행하는 판정 동작을 행하고, 판정 동작의 결과인 새로운 클램프 레벨 CL을 클램프 레벨 메모리(13)에 덮어쓰기하여 기억한다. 이렇게 해서 클램프 레벨 메모리(13)에 덮어쓰기하여 기억된 클램프 레벨 CL에 의해, 그 이후의 디지털 영상 신호 Y0이 디지털 클램프된다.
이후, 마찬가지로 하여 프레임 카운터(14)에 의한 갱신 클럭 신호 RC마다, 판정 회로(12b)는 비교 결과 레지스터(12a)의 내용에 기초하여 클램프 레벨 메모리(13)에 기억된 클램프 레벨 CL을 갱신한다.
도 2는, 판정 회로(12b)의 판정 동작의 흐름도의 일례이다. 프레임 카운터(14)의 카운트값이 소정의 프레임수가 될 때마다, 갱신 회로(12)에 갱신 클럭 신호 RC가 입력되어 판정 회로(12b)는 판정 동작을 반복한다. 본 실시예에서는, 소정의 프레임수를 20으로 하고 있다.
본 실시예의 판정 동작에 있어서는, 안정 상태와 과도 상태에서 판정 동작의 방법을 바꾸도록 하고 있다. 즉, 과도 상태에서는 비교적 간단히 클램프 레벨 CL을 증감시키도록 하고 있지만, 일단 안정 상태라고 판정되면 가능한 한 클램프 레벨 CL을 변화시키지 않도록 하고 있다. 판정 회로(12b)에는, 안정 상태인지 과도 상태인지를 나타내는 플래그가 있고, 촬영 개시 직후의 초기 설정은 과도 상태로 하고 있다.
우선, 단계 S0에서, 판정 회로(12b)의 플래그에 의해 과도 상태인지 안정 상태인지를 판정하여, 과도 상태일 때는 단계 S1로 가고, 안정 상태일 때는 단계 S5로 간다.
판정 회로(12b)의 플래그가 과도 상태로 설정되어 있는 경우에는, 단계 S1에서 업 레지스터의 레지스터값이 소정의 프레임수의 50% 초과, 즉 「11」 이상인 경 우에는 단계 S2로 가고, 그렇지 않은 경우에는 단계 S3으로 간다. 단계 S2에서, 차분 레지스터의 레지스터값이 「80」 이상인 경우에는 클램프 레벨을 「1」만큼 업시키고, 그렇지 않은 경우에는 클램프 레벨을 「0.25」만큼 업시켜, 어느 것이나 플래그는 과도 상태의 설정을 유지한다. 차분 레지스터의 레지스터값이 「80」 이상이라면, 프레임 평균으로 평균 기준 흑레벨 BL이 클램프 레벨 CL보다도 「4」 이상 크기 때문에, 클램프 레벨 CL을 「1」만큼 업시켜 클램프 레벨 CL을 신속하게 평균 기준 흑레벨 BL에 근사시키도록 하고 있다. 또한, 차분 레지스터의 레지스터값이 「80」 미만이라면, 프레임 평균으로 평균 기준 흑레벨 BL이 클램프 레벨 CL로부터 「4」 이상 떨어져 있지 않기 때문에, 클램프 레벨 CL을 「0.25」만큼 업시켜 클램프 레벨 CL을 천천히 평균 기준 흑레벨 BL에 근사시키도록 하고 있다.
다음으로, 단계 S3에서, 다운 레지스터의 레지스터값이 소정의 프레임수의 50% 초과, 즉 「11」 이상인 경우에는 단계 S4로 가고, 그렇지 않은 경우에는 클램프 레벨을 갱신하지 않고, 과도 상태로부터 안정 상태로 플래그의 설정을 변경한다. 단계 S4에서 차분 레지스터의 레지스터값이, 「-80」 이하인 경우에는 클램프 레벨을 「1」만큼 다운시키고, 그렇지 않은 경우에는 클램프 레벨을 「0.25」만큼 다운시켜서, 어느 것이나 플래그는 과도 상태의 설정을 유지한다. 차분 레지스터의 레지스터값이 「-80」 이하라면, 프레임 평균으로 평균 기준 흑레벨 BL이 클램프 레벨 CL보다도 「4」 이상 작기 때문에, 클램프 레벨 CL을 「1」만큼 다운시켜 클램프 레벨 CL을 신속하게 평균 기준 흑레벨 BL에 근사시키도록 하고 있다. 또한, 차분 레지스터의 레지스터값이 「-80」 미만이라면, 프레임 평균으로 평균 기 준 흑레벨 BL이 클램프 레벨 CL로부터 「4」 이상 떨어져 있지 않기 때문에, 클램프 레벨 CL을 「0.25」만큼 다운시켜 클램프 레벨 CL을 천천히 평균 기준 흑레벨 BL에 근사시키도록 하고 있다.
한편, 판정 회로(12b)의 플래그가 과도 상태가 아니라 안정 상태로 설정되어 있는 경우에는, 단계 S5에서 업 레지스터의 레지스터값이 소정의 프레임수의 50% 초과, 즉 「11」 이상이고, 또한, 다운 레지스터의 레지스터값이 「0」인 경우에는 단계 S6으로 가고, 그렇지 않은 경우에는 단계 S7로 간다. 단계 S6에서 차분 레지스터의 레지스터값이 「80」 이상인 경우에는 클램프 레벨을 「1」만큼 업시키고, 그렇지 않은 경우에는 클램프 레벨을 「0.25」만큼 업시켜, 어느 것이나 플래그의 설정을 안정 상태로부터 과도 상태로 변경한다.
다음으로, 단계 S7에서 다운 레지스터의 레지스터값이 소정의 프레임수의 50% 초과, 즉 「11」 이상이고, 또한, 업 레지스터의 레지스터값이 「0」인 경우에는 단계 S8로 가고, 그렇지 않은 경우에는 클램프 레벨을 갱신하지 않고 안정 상태의 플래그의 설정을 유지한다. 단계 S8에서 차분 레지스터의 레지스터값이 「-80」 이하인 경우에는 클램프 레벨을 「1」만큼 다운시키고, 그렇지 않은 경우에는 클램프 레벨을 「0.25」만큼 다운시켜, 어느 것이나 안정 상태로부터 과도 상태로 플래그의 설정을 변경한다.
이와 같이, 차분 레지스터의 레지스터값만으로 판정을 행하지 않고, 업 레지스터 및 다운 레지스터의 레지스터값도 판정 동작의 대상으로 한 것은, 기준 흑신호의 일부에 큰 노이즈가 생겨, 차분 레지스터의 레지스터값이 가령 크게 변동해 도, 업 레지스터 및 다운 레지스터의 레지스터값에는 큰 영향을 주지 않기 때문에, 노이즈에 의한 클램프 레벨의 변동을 억제할 수 있기 때문이다. 또한, 과도 상태와 안정 상태의 2 상태로 상태 분리를 행하여, 안정 상태쪽이 과도 상태보다도 클램프 레벨을 증감시키지 않도록 하여, 일단 안정 상태가 된 경우에는, 클램프 레벨의 변동을 억제하도록 하고 있다.
판정 동작의 흐름도를 도시하는 도 2는 단순한 예시로서, 헌팅 증상이 개선되도록 적절하게 설정하면 된다. 예를 들면, 과도 상태와 안정 상태로 상태 분리를 하지 않고서 단계 S1∼S4 또는 단계 S5∼S8만의 판정 흐름으로도 된다. 도 2의 판정 동작에서는, 업 레지스터, 다운 레지스터, 차분 레지스터를 이용하여, 홀드 레지스터를 이용하지 않지만, 물론 이용하는 것도 가능하고, 또한, 차분 레지스터만으로 판정 동작을 행하는 것도 가능하다.
또한, 단계 S1, S3에 있어서의 판정값인 업 레지스터의 레지스터값이 소정의 프레임수의 50% 초과 또는 다운 레지스터의 레지스터값이 소정의 프레임수의 50% 초과, 혹은, 단계 S5, S7에 있어서의 판정값인 업 레지스터의 레지스터값이 소정의 프레임수의 50% 초과 또한 다운 레지스터의 레지스터값이 「0」 또는 다운 레지스터의 레지스터값이 소정의 프레임수의 50% 초과 또한 업 레지스터의 레지스터값이 「0」에 대해서도, 적절하게 설정하는 것이 가능하다.
또한, 차분 레지스터의 레지스터값이 「80」 이상 또는 「-80」 이하인 경우, 클램프 레벨을 「1」만큼 증감시키고 있지만, 차분 레지스터의 레지스터값을 소정 프레임수로 제산한 분만큼 증감시켜도 된다.
도 3은, 본 발명의 제2 실시예에 따른 디지털 클램프 회로(60)의 구성을 도시하는 블록도이다. 디지털 클램프 회로(60)는, 클램프 회로(50) 및 클램프 레벨 생성 회로(40)로 이루어진다. 클램프 레벨 생성 회로(40)는, 비교 회로(41), 갱신 회로(42), 클램프 레벨 메모리(43)로 이루어진다. 또한, 갱신 회로(42)는, 비교 결과 메모리(42a), 판정 회로(42b)로 이루어진다. 클램프 회로(50), 비교 회로(41), 클램프 레벨 메모리(43)에 대해서는, 도 1의 클램프 회로(20), 비교 회로(11), 클램프 레벨 메모리(13)와 마찬가지의 구성이다.
비교 결과 메모리(42a)는, 소정의 프레임수분의 평균 기준 흑레벨 BL과 클램프 레벨 CL과의 차분을 순차 차분 데이터로서 기억한다. 비교 결과 메모리(42a)로서는, 예를 들면 플립플롭으로 이루어지는 시프트 레지스터나 링 버퍼 메모리 등이 있다. 그리고, 판정 회로(42b)는, 프레임마다 비교 결과 메모리(42a)에 기억되어 있는 그 프레임 이전의 소정의 프레임수분의 차분 데이터에 기초하여 클램프 레벨 메모리(43)에 기억된 클램프 레벨 CL을 갱신한다. 이 경우의 판정 회로(42b)의 판정 동작은, 도 2에 도시한 흐름도에 준한 것이어도 되고, 차분 데이터의 최대값과 최소값을 제외한 것에 대한 평균으로 클램프 레벨의 갱신을 판단하는 것이어도 된다. 요컨대 노이즈의 영향에 의한 기준 흑신호의 변동을 억제할 수 있도록 복수 프레임에 있어서의 평균 기준 흑신호 BL과 클램프 레벨 CL과의 비교로부터 클램프 레벨을 갱신하는 판정 방법이기만 하면 된다.
이와 같이, 프레임이 변할 때마다 과거의 소정의 프레임수분의 비교 결과로부터 판정을 행하기 때문에, 노이즈의 영향에 의한 클램프 레벨 CL의 변동이 억제 되어 헌팅 증상이 개선됨과 함께, 온도 변화 등에 의해 기준 흑신호의 레벨이 변화한 경우에도 클램프 레벨을 신속하게 변화에 추종시킬 수 있다.
또, 본 발명의 제1 실시예 및 제2 실시예에서는, 비교 회로(11) 또는 비교 회로(41)는 평균 기준 흑레벨 BL과 클램프 레벨 CL을 비교하고 있지만, 이것에 한하지 않고, 기준 흑신호와 클램프 레벨을 순차 비교하고나서 평균하고, 그 결과를 프레임 단위로 갱신 회로(12) 또는 갱신 회로(42)에 전송해도 된다.
또한, 본 발명에서는 클램프 레벨 CL을 복수 프레임의 비교 결과로부터 가능한 한 평균 기준 흑레벨 BL과 동일하게 하도록 하고 있지만, 반드시 동일하게 할 필요는 없다. 즉, 본 발명에서는 디지털 클램프 후의 기준 흑신호의 디지털값을 「0」으로 하도록 하고 있지만, 「0」 이외의 값으로 하도록 해도 된다.
본 발명에 있어서는, 복수 프레임 기간 동안의 기준 흑신호로부터 디지털 클램프의 클램프 레벨을 산출하기 때문에, 노이즈의 영향에 의한 클램프 레벨의 변동이 억제되어, 헌팅 증상이 개선된다. 이 때, 복수 프레임 단위로만 클램프 레벨이 갱신되도록 함으로써, 프레임 단위의 빈번한 클램프 레벨의 변동이 없어져, 이에 따라 헌팅 증상이 더욱 개선된다. 반대로, 과거의 복수 프레임 기간 동안의 평균 기준 흑신호로부터 각 프레임마다 클램프 레벨을 갱신함으로써, 헌팅 증상을 개선함과 함께, 온도 변화 등에 의해 기준 흑신호의 레벨이 변화한 경우에도 클램프 레벨을 신속하게 변화에 추종시킬 수 있다.

Claims (4)

  1. 프레임 단위로 피사체 영상을 표시하고, 각 프레임마다 기준 흑신호와 피사체 신호가 주기적으로 나타나는 디지털 영상 신호에 대하여 기준 흑레벨을 클램프하는 디지털 클램프 회로로서,
    상기 디지털 영상 신호의 상기 기준 흑신호를 소정의 레벨로 클램프하는 클램프 회로와,
    상기 클램프 회로에 의해 클램프하는 클램프 레벨을 생성하는 클램프 레벨 생성 회로를 구비하며,
    상기 클램프 레벨 생성 회로는, 복수 프레임의 기준 흑신호와 기존의 클램프 레벨을 비교하고, 그 비교 결과에 기초하여, 상기 클램프 레벨을 갱신하는 것을 특징으로 하는 디지털 클램프 회로.
  2. 제1항에 있어서,
    상기 클램프 레벨 생성 회로는,
    상기 클램프 레벨을 기억하는 클램프 레벨 메모리와,
    상기 기준 흑신호와 상기 클램프 레벨 메모리에 기억된 상기 클램프 레벨을 비교하는 비교 회로와,
    상기 비교 회로의 비교 결과에 기초하여 상기 클램프 레벨 메모리에 기억된 클램프 레벨을 갱신하는 갱신 회로
    를 포함하는 것을 특징으로 하는 디지털 클램프 회로.
  3. 제2항에 있어서,
    상기 갱신 회로는,
    상기 비교 회로의 비교 결과를 레지스터값으로서 축적하는 비교 결과 레지스터와,
    상기 비교 결과 레지스터의 레지스터값에 기초하여 상기 클램프 레벨 메모리에 기억된 클램프 레벨을 갱신하는 판정 회로와,
    상기 복수 프레임마다 상기 판정 회로를 동작시킴과 함께, 상기 비교 결과 레지스터를 리세트하는 갱신 클럭 신호를 출력하는 프레임 카운터
    를 갖는 것을 특징으로 하는 디지털 클램프 회로.
  4. 제2항에 있어서,
    상기 갱신 회로는,
    상기 비교 회로의 비교 결과를 복수 프레임분 기억하는 비교 결과 메모리와,
    상기 비교 결과 메모리의 내용에 기초하여 상기 클램프 레벨 메모리에 기억된 클램프 레벨을 갱신하는 판정 회로
    를 갖는 것을 특징으로 하는 디지털 클램프 회로.
KR1020040068390A 2003-09-11 2004-08-30 디지털 클램프 회로 KR100589572B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003320166A JP2005086784A (ja) 2003-09-11 2003-09-11 デジタルクランプ回路
JPJP-P-2003-00320166 2003-09-11

Publications (2)

Publication Number Publication Date
KR20050027007A KR20050027007A (ko) 2005-03-17
KR100589572B1 true KR100589572B1 (ko) 2006-06-14

Family

ID=34269910

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040068390A KR100589572B1 (ko) 2003-09-11 2004-08-30 디지털 클램프 회로

Country Status (5)

Country Link
US (1) US20050057693A1 (ko)
JP (1) JP2005086784A (ko)
KR (1) KR100589572B1 (ko)
CN (1) CN100346634C (ko)
TW (1) TWI251437B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007150828A (ja) * 2005-11-29 2007-06-14 Pentax Corp 固定パターンノイズ除去装置
JP4554504B2 (ja) * 2005-12-16 2010-09-29 富士通セミコンダクター株式会社 画像データ処理回路および画像データ処理方法
US8462269B2 (en) * 2007-11-16 2013-06-11 Mediatek Inc. Devices and methods for extracting a synchronization signal from a video signal
JP6319140B2 (ja) * 2015-03-03 2018-05-09 株式会社Jvcケンウッド 画像処理装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR920014185A (ko) * 1990-12-20 1992-07-30 강진구 클램핑 회로
JPH08102893A (ja) * 1994-09-30 1996-04-16 Nec Corp 撮像装置
JPH09307788A (ja) * 1996-01-31 1997-11-28 Deutsche Itt Ind Gmbh ビデオ信号クランピング回路
KR20010034227A (ko) * 1998-11-19 2001-04-25 이데이 노부유끼 클램핑 장치 및 클램핑 방법
KR20020072052A (ko) * 2001-03-08 2002-09-14 엘지전자주식회사 클램프 레벨 자동 보정 방법

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59100671A (ja) * 1982-11-30 1984-06-09 Canon Inc 撮像装置
US5003564A (en) * 1989-04-04 1991-03-26 Rca Licensing Corporation Digital signal clamp circuitry
US5260794A (en) * 1989-10-18 1993-11-09 Sony Corporation Video signal processing apparatus for use with a video camera
JP3047927B2 (ja) * 1991-04-09 2000-06-05 三菱電機株式会社 映像信号クランプ回路
JP3100762B2 (ja) * 1992-06-11 2000-10-23 株式会社東芝 デジタルカメラ用クランプ回路
JP3088591B2 (ja) * 1993-06-17 2000-09-18 松下電器産業株式会社 固体撮像装置および駆動方法
JP3384045B2 (ja) * 1993-07-27 2003-03-10 ソニー株式会社 シンクチップクランプ/同期分離回路
US5659355A (en) * 1994-10-31 1997-08-19 Eastman Kodak Company CCD dark mean level correction circuit employing digital processing and analog subtraction requiring no advance knowledge of dark mean level
JP3363648B2 (ja) * 1995-03-27 2003-01-08 キヤノン株式会社 撮像装置
US6008864A (en) * 1995-06-21 1999-12-28 Sony Corporation Composite video signal backporch soft-clamp system using servo loop
KR0155616B1 (ko) * 1995-06-30 1998-11-16 문정환 영상 신호 클램프 회로
KR100284284B1 (ko) * 1998-11-05 2001-03-02 김영환 디지털 카메라의 아날로그 신호 처리 장치
KR100360415B1 (ko) * 2001-02-28 2002-11-13 삼성전자 주식회사 입력 영상 신호의 동적 범위를 넓히고 라인 노이즈를최소화할 수 있는 클램프 회로 및 방법
US7023497B2 (en) * 2002-07-31 2006-04-04 Texas Instruments Incorporated Clamping circuit with wide input dynamic range for video or other AC coupled signals
US7417675B2 (en) * 2003-05-12 2008-08-26 Altasens, Inc. On-chip black clamp system and method
US7375572B2 (en) * 2005-07-05 2008-05-20 Mediatek Inc. Clamping circuit

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR920014185A (ko) * 1990-12-20 1992-07-30 강진구 클램핑 회로
JPH08102893A (ja) * 1994-09-30 1996-04-16 Nec Corp 撮像装置
JPH09307788A (ja) * 1996-01-31 1997-11-28 Deutsche Itt Ind Gmbh ビデオ信号クランピング回路
KR20010034227A (ko) * 1998-11-19 2001-04-25 이데이 노부유끼 클램핑 장치 및 클램핑 방법
KR20020072052A (ko) * 2001-03-08 2002-09-14 엘지전자주식회사 클램프 레벨 자동 보정 방법

Also Published As

Publication number Publication date
KR20050027007A (ko) 2005-03-17
TWI251437B (en) 2006-03-11
US20050057693A1 (en) 2005-03-17
CN1595956A (zh) 2005-03-16
JP2005086784A (ja) 2005-03-31
CN100346634C (zh) 2007-10-31
TW200511840A (en) 2005-03-16

Similar Documents

Publication Publication Date Title
JP4554504B2 (ja) 画像データ処理回路および画像データ処理方法
JP4742652B2 (ja) 撮像装置
JP3532781B2 (ja) 画像入力装置の画像処理回路
US9736406B2 (en) Image capturing apparatus and control method thereof
US20090091641A1 (en) Solid-state image capturing apparatus and electronic information device
CN107154803B (zh) 信号处理设备、信号处理方法和摄像设备
US20080170086A1 (en) Front end signal processing method and front end signal processor
CN102905085A (zh) 固体拍摄装置
US20170257591A1 (en) Signal processing apparatus, image capturing apparatus, control apparatus, signal processing method, and control method
JP6494301B2 (ja) 撮像装置及びその制御方法
KR100589572B1 (ko) 디지털 클램프 회로
CN107205123B (zh) 闪光带判断装置及其控制方法、存储介质和摄像设备
JP3808349B2 (ja) 黒レベル補正装置
US7680328B2 (en) Histogram generating device
JP6525602B2 (ja) 撮像装置及びその制御方法
US11006061B2 (en) Image correction method and image capture device
KR20150026756A (ko) 고체 촬상 장치 및 정보 처리 회로
JP4465135B2 (ja) シェーディング補正装置および方法
US10735661B2 (en) Image pickup apparatus that compensates for flash band, control method therefor, storage medium, and video processing apparatus
JP2008060779A (ja) 映像信号処理装置及び映像信号処理方法
JP6433276B2 (ja) 撮像装置及びその制御方法、プログラム、記憶媒体
JP6824678B2 (ja) 撮像素子、撮像装置、及び撮像素子の信号処理方法
JP5761991B2 (ja) 画像処理装置及びその制御方法、並びにプログラム
KR100738179B1 (ko) 자동 화이트 밸런스 조절 장치 및 그 조절 방법
JP2003116052A (ja) シェーディング補正方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee