JP6824678B2 - 撮像素子、撮像装置、及び撮像素子の信号処理方法 - Google Patents
撮像素子、撮像装置、及び撮像素子の信号処理方法 Download PDFInfo
- Publication number
- JP6824678B2 JP6824678B2 JP2016188452A JP2016188452A JP6824678B2 JP 6824678 B2 JP6824678 B2 JP 6824678B2 JP 2016188452 A JP2016188452 A JP 2016188452A JP 2016188452 A JP2016188452 A JP 2016188452A JP 6824678 B2 JP6824678 B2 JP 6824678B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- analog
- digital
- resolution
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000003672 processing method Methods 0.000 title claims description 6
- 238000006243 chemical reaction Methods 0.000 claims description 92
- 238000012545 processing Methods 0.000 claims description 51
- 238000000034 method Methods 0.000 claims description 24
- 230000008569 process Effects 0.000 claims description 20
- 238000012937 correction Methods 0.000 claims description 18
- 238000012546 transfer Methods 0.000 claims description 9
- 238000003384 imaging method Methods 0.000 claims description 5
- 230000008859 change Effects 0.000 description 19
- 238000010586 diagram Methods 0.000 description 13
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 8
- 230000006870 function Effects 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 5
- 230000003287 optical effect Effects 0.000 description 5
- 238000004891 communication Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Analogue/Digital Conversion (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
本発明の第1の実施形態について説明する。
図1は、第1の実施形態における撮像素子100の構成例を示す模式図である。本実施形態における撮像素子100は、受光した被写体像を光電変換し、得られたアナログ信号Vaをデジタル信号に変換して出力する。撮像素子100は、画素部110、垂直走査部120、アナログ−デジタル変換部(AD変換部)130、列メモリ140、水平走査部150、デジタルフロントエンド部(DFE)160、及びタイミング生成部(TG)170を有する。
次に、本発明の第2の実施形態について説明する。以下では、第2の実施形態において、前述した第1の実施形態と異なる点についてのみ説明する。図8は、第2の実施形態における列メモリ140及びDFE160の構成例を示すブロック図である。図8において、図3に示した構成要素と同一の機能を有する構成要素には同一の符号を付し、重複する説明は省略する。図8に示すように、第2の実施形態におけるDFE160は、ビットシフト部161、セレクタ162、及び減算部163に加え、信号補正部164及びセレクタ165を有する。
Db=(Da−α)×4×β …(1)
Dd=(Dc−α)×4×β …(2)
これら式(1)、(2)から、以下の式(3)、(4)が導き出される。
β=(Dd−Db)/(4×(Dc−Da)) …(3)
α=Dc−(Dd/(4×β)) …(4)
補正後のS信号データ=(Ds1−α)×β …(5)
以上が本実施形態における信号補正部164の補正処理についての説明である。なお、α及びβの値は、予め算出しておき、撮像素子100の内部又は外部の記憶部に記憶させておくようにしてもよい。
Dj=1の場合:Ds2=(Ds1−α)×β …(6)
Dj=0の場合:Ds2=Ds1 …(7)
本発明は、前述の実施形態の1以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける1つ以上のプロセッサがプログラムを読み出し実行する処理でも実現可能である。また、1以上の機能を実現する回路(例えば、ASIC)によっても実現可能である。
Claims (13)
- 第1のアナログ信号及び第2のアナログ信号を出力する画素が複数配置された画素部と、
前記第1のアナログ信号を第1の分解能でアナログ−デジタル変換処理して第1のデジタル信号を出力するとともに、前記第2のアナログ信号の信号レベルが所定のレベルより小さい場合には前記第2のアナログ信号を前記第1の分解能でアナログ−デジタル変換処理して第2のデジタル信号を出力し、前記第2のアナログ信号の信号レベルが前記所定のレベルより大きい場合には前記第2のアナログ信号を前記第1の分解能より低い第2の分解能でアナログ−デジタル変換処理して前記第2のデジタル信号を出力するアナログ−デジタル変換部と、
前記第1のデジタル信号を、前記第2の分解能に合わせてビットシフトすることでデジタルゲイン処理を行うビットシフト部と、
前記第2のアナログ信号の信号レベルが前記所定のレベルより小さい場合には前記アナログ−デジタル変換部でアナログ−デジタル変換処理して得られた前記第1のデジタル信号を選択して出力し、前記第2のアナログ信号の信号レベルが前記所定のレベルより大きい場合には前記ビットシフト部でデジタルゲイン処理された第1のデジタル信号を選択して出力するセレクタとを有することを特徴とする撮像素子。 - 前記第2のアナログ信号の信号レベルが前記所定のレベルより小さい場合には前記第2のデジタル信号から前記アナログ−デジタル変換部でアナログ−デジタル変換処理して得られた前記第1のデジタル信号を減算した第3のデジタル信号を出力し、前記第2のアナログ信号の信号レベルが前記所定のレベルより大きい場合には前記第2のデジタル信号から前記ビットシフト部でデジタルゲイン処理された前記第1のデジタル信号を減算した第3のデジタル信号を出力する減算部を有することを特徴とする請求項1記載の撮像素子。
- 第1のアナログ信号及び第2のアナログ信号を出力する画素が複数配置された画素部と、
前記第1のアナログ信号を第1の分解能でアナログ−デジタル変換処理して第1のデジタル信号を出力するとともに、前記第2のアナログ信号の信号レベルが所定のレベルより小さい場合には前記第2のアナログ信号を前記第1の分解能でアナログ−デジタル変換処理して第2のデジタル信号を出力し、前記第2のアナログ信号の信号レベルが前記所定のレベルより大きい場合には前記第2のアナログ信号を前記第1の分解能より低い第2の分解能でアナログ−デジタル変換処理して前記第2のデジタル信号を出力するアナログ−デジタル変換部と、
前記第1のデジタル信号を、前記第2の分解能に合わせてビットシフトすることでデジタルゲイン処理を行うビットシフト部と、
前記第2のアナログ信号の信号レベルが前記所定のレベルより小さい場合には前記第2のデジタル信号から前記アナログ−デジタル変換部でアナログ−デジタル変換処理して得られた前記第1のデジタル信号を減算した第3のデジタル信号を出力し、前記第2のアナログ信号の信号レベルが前記所定のレベルより大きい場合には前記第2のデジタル信号から前記ビットシフト部でデジタルゲイン処理された前記第1のデジタル信号を減算した第3のデジタル信号を出力する減算部とを有することを特徴とする撮像素子。 - 前記第3のデジタル信号に、前記第2のアナログ信号の信号レベルが前記所定のレベルより大きいか小さいかを示す1ビットの判定値を付加した第4のデジタル信号を外部に出力することを特徴とする請求項2又は3記載の撮像素子。
- 前記第2の分解能は、前記第1の分解能の略2N分の1倍(Nは2以上の整数)の分解能であり、
前記ビットシフト部は、前記第1のデジタル信号を下位ビット側にNビットシフトすることを特徴とする請求項1〜4の何れか1項に記載の撮像素子。 - 前記第2の分解能は、前記第1の分解能の略4分の1倍以下の分解能であることを特徴とする請求項1〜4の何れか1項に記載の撮像素子。
- 前記アナログ−デジタル変換部でアナログ−デジタル変換処理して得られた前記第1のデジタル信号及び前記第2のデジタル信号の少なくとも一方に対して、前記アナログ−デジタル変換処理の誤差を補正する信号補正部を有することを特徴とする請求項1〜6の何れか1項に記載の撮像素子。
- 前記第1のアナログ信号は、前記画素のリセットノイズ出力に基づく信号であり、
前記第2のアナログ信号は、前記画素の信号電荷転送後の出力に基づく信号であることを特徴とする請求項1〜7の何れか1項に記載の撮像素子。 - 請求項4記載の撮像素子と、
前記第4のデジタル信号を受けて、付加されている前記判定値に応じて、前記第4のデジタル信号に含まれる前記第3のデジタル信号をデジタルゲイン処理するデータ伸張部とを有する撮像装置。 - 前記データ伸張部は、前記判定値が前記第2のアナログ信号の信号レベルが前記所定のレベルより大きいことを示す場合、前記第4のデジタル信号に含まれる前記第3のデジタル信号をデジタルゲイン処理することを特徴とする請求項9記載の撮像装置。
- 前記データ伸張部は、前記判定値に応じて、前記第4のデジタル信号に含まれる前記第3のデジタル信号の上位ビット側又は下位ビット側にダミーデータを付加することを特徴とする請求項9記載の撮像装置。
- 第1のアナログ信号及び第2のアナログ信号を出力する画素が複数配置された画素部を有する撮像素子の信号処理方法であって、
前記第1のアナログ信号を第1の分解能でアナログ−デジタル変換処理して第1のデジタル信号を出力する工程と、
前記第2のアナログ信号の信号レベルが所定のレベルより小さい場合には前記第2のアナログ信号を前記第1の分解能でアナログ−デジタル変換処理して第2のデジタル信号を出力し、前記第2のアナログ信号の信号レベルが前記所定のレベルより大きい場合には前記第2のアナログ信号を前記第1の分解能より低い第2の分解能でアナログ−デジタル変換処理して前記第2のデジタル信号を出力する工程と、
前記第1のデジタル信号を、前記第2の分解能に合わせてビットシフトすることでデジタルゲイン処理を行う工程と、
前記第2のアナログ信号の信号レベルが前記所定のレベルより小さい場合にはアナログ−デジタル変換処理して得られた前記第1のデジタル信号を選択して出力し、前記第2のアナログ信号の信号レベルが前記所定のレベルより大きい場合にはデジタルゲイン処理された第1のデジタル信号を選択して出力する工程とを有することを特徴とする信号処理方法。 - 第1のアナログ信号及び第2のアナログ信号を出力する画素が複数配置された画素部を有する撮像素子の信号処理方法であって、
前記第1のアナログ信号を第1の分解能でアナログ−デジタル変換処理して第1のデジタル信号を出力する工程と、
前記第2のアナログ信号の信号レベルが所定のレベルより小さい場合には前記第2のアナログ信号を前記第1の分解能でアナログ−デジタル変換処理して第2のデジタル信号を出力し、前記第2のアナログ信号の信号レベルが前記所定のレベルより大きい場合には前記第2のアナログ信号を前記第1の分解能より低い第2の分解能でアナログ−デジタル変換処理して前記第2のデジタル信号を出力する工程と、
前記第1のデジタル信号を、前記第2の分解能に合わせてビットシフトすることでデジタルゲイン処理を行う工程と、
前記第2のアナログ信号の信号レベルが前記所定のレベルより小さい場合には前記第2のデジタル信号から、アナログ−デジタル変換処理して得られた前記第1のデジタル信号を減算した第3のデジタル信号を出力し、前記第2のアナログ信号の信号レベルが前記所定のレベルより大きい場合には前記第2のデジタル信号から、デジタルゲイン処理された前記第1のデジタル信号を減算した第3のデジタル信号を出力する工程とを有することを特徴とする信号処理方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016188452A JP6824678B2 (ja) | 2016-09-27 | 2016-09-27 | 撮像素子、撮像装置、及び撮像素子の信号処理方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016188452A JP6824678B2 (ja) | 2016-09-27 | 2016-09-27 | 撮像素子、撮像装置、及び撮像素子の信号処理方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018056711A JP2018056711A (ja) | 2018-04-05 |
JP6824678B2 true JP6824678B2 (ja) | 2021-02-03 |
Family
ID=61837111
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016188452A Active JP6824678B2 (ja) | 2016-09-27 | 2016-09-27 | 撮像素子、撮像装置、及び撮像素子の信号処理方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6824678B2 (ja) |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5865272B2 (ja) * | 2012-03-30 | 2016-02-17 | キヤノン株式会社 | 光電変換装置および撮像システム |
JP5893550B2 (ja) * | 2012-04-12 | 2016-03-23 | キヤノン株式会社 | 撮像装置及び撮像システム |
-
2016
- 2016-09-27 JP JP2016188452A patent/JP6824678B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2018056711A (ja) | 2018-04-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4786631B2 (ja) | 固体撮像装置、撮像装置 | |
JP6226551B2 (ja) | 撮像装置 | |
EP2538664B1 (en) | Imaging apparatus and method of driving the same | |
JP4827627B2 (ja) | 撮像装置及びその処理方法 | |
US20190036540A1 (en) | Photoelectric conversion apparatus and image capturing system | |
KR101524737B1 (ko) | 데이터 처리기, 고체 촬상 소자, 촬상 장치, 및 전자 기기 | |
EP2104235B1 (en) | Analog-to-digital converter, analog-to-digital converting method, solid-state image pickup device. | |
JP4449565B2 (ja) | 物理量分布検知の半導体装置 | |
US7705897B2 (en) | Solid-state image-pickup device, camera system, and method for driving same | |
JP5871531B2 (ja) | 撮像装置、撮像システム | |
EP3119081B1 (en) | Imaging apparatus and imaging system | |
JP4588787B2 (ja) | 固体撮像素子及び撮像方法 | |
JP2008136043A (ja) | 固体撮像装置、撮像装置 | |
US9071778B2 (en) | Ad converting circuit, photoelectric converting apparatus, image pickup system, and driving method for ad converting circuit | |
US9918033B2 (en) | Signal processing apparatus and signal processing method, and image capturing apparatus | |
JP4260696B2 (ja) | 固体撮像装置、イメージセンサ、画像処理装置、及び撮像方法 | |
JP6753985B2 (ja) | アナログデジタル変換器および固体撮像素子 | |
US20160116333A1 (en) | Analog-to-digital conversion circuit, imaging apparatus and imaging system | |
JP6639271B2 (ja) | 撮像装置、撮像システム | |
US20100110231A1 (en) | Output control circuit and imaging device | |
JP6824678B2 (ja) | 撮像素子、撮像装置、及び撮像素子の信号処理方法 | |
JP2009189068A (ja) | Ad変換装置および固体撮像装置並びに撮像装置 | |
JP2006128752A (ja) | Ad変換方法およびad変換装置並びに物理情報取得方法および物理情報取得装置 | |
JP6320435B2 (ja) | 撮像装置および撮像システム | |
JP2019033442A (ja) | 撮像素子及びその制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190912 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200529 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200630 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200827 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20201215 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210113 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6824678 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |