JPH09307788A - ビデオ信号クランピング回路 - Google Patents
ビデオ信号クランピング回路Info
- Publication number
- JPH09307788A JPH09307788A JP9019454A JP1945497A JPH09307788A JP H09307788 A JPH09307788 A JP H09307788A JP 9019454 A JP9019454 A JP 9019454A JP 1945497 A JP1945497 A JP 1945497A JP H09307788 A JPH09307788 A JP H09307788A
- Authority
- JP
- Japan
- Prior art keywords
- video signal
- clamping
- value
- composite video
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/16—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level
- H04N5/18—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level by means of "clamp" circuit operated by switching circuit
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Picture Signal Circuits (AREA)
Abstract
劣化せずに迅速に安定なクランピングレベルに達し、し
かも、DCレベル変化に追従することのできる改良され
たビデオクランピング回路を提供することを目的とす
る。 【解決手段】 隔離キャパシタCと、このキャパシタ端
子caに接続され、大きさおよび符号が調節可能なクラン
ピング電流ikを供給する電流源9 と、クランピング電流
ikを調節するクランピングレベル比較回路4 とを具備
し、安定なクランピング状態ではない複合ビデオ信号の
第1のモードではクランピング電流ikは第1の基準値sp
と第1の比較値smとの設定点値と実際値との比較で制御
され、安定なクランピング状態の複合ビデオ信号に対応
する第2のモードではクランピング電流は第2の基準値
swと第2の比較値bmとの設定点値と実際値との比較に応
じて制御されることとを特徴とする。
Description
Cレベルをビデオ信号処理装置、特にデジタル信号処理
装置の処理またはダイナミック範囲に適合するためのビ
デオ信号クランピング回路に関する。
態で知られている。満足すべき画像再成が送信期間中に
しばらく失われる限定されたビデオDCレベルを必要と
するので、クランピング回路はテレビジョン受信機のア
ナログ複合ビデオ信号の処理でも使用される。DCレベ
ルを再生するため複合ビデオ信号の予め定められた基準
レベルまたは基準値、特にいわゆるブラックレベルが使
用される。受信端部では、ブラックレベルはクランピン
グ回路により画像管の再成特性と関係する予め定められ
たDCレベルへ回復される。
ルが使用される変調方法を特定化する各標準により定め
られるので、水平同期パルスはDCレベルを再生するの
に使用されることができる。特に、受信妨害の場合、標
準からの偏差は特に同期パルスに影響し、従って、DC
再生は妨害される。それ故、DC再生のためのブラック
レベルのみを使用することが一般に実行される。
信端における先にデジタル化された複合ビデオ信号のデ
ジタル処理期間にも再生されなければならない。しかし
ながら、デジタル処理装置の処理範囲、特にアナログデ
ジタル変換器のダイナミック範囲が比較的小さく、デジ
タル化するためにはダイナミック範囲は最大の可能な範
囲まで利用されなければならないので、ここでさらに問
題が生じる。これは第1に自動利得制御手段により達成
され、それによって信号振幅はダイナミック範囲に適合
され、第2にクランピング回路により達成され、増幅さ
れたビデオ信号を予め定められたDCレベルに保持す
る。
デオ信号クランピング回路を開示し、ここで隔離キャパ
シタの後で、ビデオ信号はさらにアナログデジタル変換
器により処理されるためにデジタル化される。クランピ
ングはクランピングレベルの設定点/実際値の比較の結
果の符号に応じてパルス幅変調された制御信号で付勢さ
れる正の電流源または負の電流源により影響される。ク
ランピングパルスは水平帰線期間にトリガーされる。ク
ランピングパルスのパルス幅制御により、クランピング
パルスにより行われる隔離キャパシタの充電または放電
はそれ自体を各クランピング状態に適合する。
な信号状態下で画像の安定性を劣化せずにできる限り迅
速に安定なクランピングレベル状態に達し、複合ビデオ
信号中の迅速で特に供給周波数のDCレベル変化に追従
することができる方法で標準および非標準の複合ビデオ
信号を処理するDCレベルを再生するための改良された
ビデオクランピング回路を提供することである。
請求項1の特性にしたがってビデオ信号クランピング回
路により達成される。
処理装置の処理範囲に適合するため、ビデオ信号クラン
ピング回路は、ビデオ信号通路中の隔離キャパシタと、
クランプされるべきキャパシタ端子において隔離キャパ
シタに接続されて大きさおよび符号が調節可能なクラン
ピング電流を供給する制御可能な電流源と、複合ビデオ
信号のDCレベルにしたがってクランピング電流を調節
するためのクランピングレベル比較回路とを具備してお
り、このビデオ信号クランピング回路において、非標準
的な複合ビデオ信号および/またはまだ安定なクランピ
ング状態ではない複合ビデオ信号に対応する第1のモー
ドでにおいて、クランピング電流は第1の基準値と第1
の比較値の間の設定点値/実際値の比較に応じて制御さ
れ、標準的な複合ビデオ信号および/または安定なクラ
ンピング状態である複合ビデオ信号に対応する第2のモ
ードにおいて、クランピング電流は第2の基準値と第2
の比較値の間の設定点値/実際値の比較に応じて制御さ
れ、制御装置は複合ビデオ信号から各モードを決定する
ことを特徴とする。
は制御された電流源からのパルスクランピング電流また
は一定の電流により浮動端子で充電または放電され、ク
ランピング電流の値および符号はクランピングレベル比
較回路により制御され、このクランピングレベル比較回
路はクランピング状態または複合ビデオ信号に応じてア
ナログまたはデジタル複合ビデオ信号の第1または第2
の基準値を対応する比較値と比較する。
を使用する。制御された電流源の高い内部抵抗と、隔離
キャパシタのキャパシタンスは大きな時定数を形成し、
それによってビデオ信号の低い周波数は影響されない。
類似の方法で、クランピングするため抵抗を使用する場
合のように、ビデオ信号の画像情報によるクランピング
レベルの変調は起こらない。抵抗はまた抵抗値が比較的
高く維持されることができるように高い、通常付加的な
供給電圧を適用する必要がある。これはクランピング動
作が制御された電流源からのパルスで得られるならば必
要ではない。制御された電流源の変化によって、小さい
または大きい一定の電流または電流パルスが形成される
ことができ、これは複合ビデオ信号の異なったレベル変
化に適合してホロウし迅速に補正することができる。レ
ベル変化が非常に小さいならば、クランピング電流は非
常に小さく維持され、ゼロに近接させることができ、そ
れによって各画像線は非常に微細に再調節されることが
でき、これは前述したように非適合性のクランピングの
場合には得ることはできない。
状態またはモードに依存して使用されるべきであること
を示す。第1のモードでは、同期パルスの上部値または
別の極性で同期パルスの下部値が、非常に雑音の多い複
合ビデオ信号、パワーライン変動により影響される複合
ビデオ信号、安定レベルにまだクランプされていない複
合ビデオ信号または非標準的な複合ビデオ信号の基準レ
ベルとして使用される。これはまたチャンネル変化の迅
速なレベル安定化を許容し、それによって第2のモード
に対応する標準的なクランピングモードへの迅速な切換
えが可能である。この第2のモードでは、後部ポーチは
基準値として使用され、疑似信号はゲート回路によりゲ
ートで排除される。
較回路からデジタル制御信号の符号によって選択される
差電流源または正の電流源および負の電流源を含んでい
る。
が既に適切に設定されている標準的な状態では、ビデオ
信号に対する影響は妨害が最小にされるので、クランピ
ングパルスは基本的に水平帰線期間内の短時間の期間中
のみに有効に生じる。一定のクランピング電流が使用さ
れるならば、パルス電流よりも十分に小さいこの一定の
電流は1以上の全体的な画像ライン期間中維持され、ビ
デオ信号に対する影響は最小である。
に詳細に説明する。図1を参照すると、デジタル複合ビ
デオ信号vdにより制御される従来技術(ドイツ国特許
第A-42 16 668 号明細書参照)のブロック図が示されて
いる。(注意:以下の説明では複合ビデオ信号は一般的
には複合カラー信号の通常の成分を含んでいるが、説明
を簡単にするためにほとんどビデオ信号と呼ばれてい
る)。ビデオ信号通路はアナログビデオ信号va中のD
Cレベルを阻止する隔離キャパシタCを含んでいるの
で、任意のビデオ信号源1はアナログビデオ信号vaを
提供し、そのDCレベルは無関係である。ビデオ信号源
1は勿論自動利得制御用手段を含んでおり、従ってアナ
ログビデオ信号は予め定められた振幅範囲内にあるもの
と仮定することができる。ビデオ信号va´を有する浮
遊状態の隔離キャパシタ端子caはデジタルビデオ信号
処理回路3の入力段と見なされてもよいアナログデジタ
ル変換器2と、第1の電流源9.1 と第2の電流源9.2 と
に接続されている。デジタルアナログ変換器2の出力は
デジタル化されたビデオ信号vdをデジタルビデオ信号
処理回路3およびクランピングレベル比較回路4へ提供
する。デジタルビデオ信号処理回路3はテレビジョン受
信機における後続する信号処理を概略して表している
が、これはここでは問題ではない。比較回路4はメモリ
装置5からのクランピングレベル比較値vmをデジタル
化されたビデオ信号vdの対応する部分または基準値s
wと比較する。比較は差信号を与え、これは基準値が比
較値(図2参照)と異なっているならば、第1または第
2の電流源9.1, 9.2に対する第1または第2の制御信号
id1,id2をトリガーする。これらの制御信号はキ
ャパシタ端子caを介して隔離キャパシタCを充電また
は放電する第1または第2のパルスクランピング電流i
1、i2を開始する。第1または第2の制御信号id
1,id2の値は対応する時間幅の第1または第2のク
ランピングパルスを生じさせ、それによってパルス幅変
調パルスi1、i2が発生される。充電または放電はそ
れによってこれ自体をクランピングレベル偏差に適合
し、クランピングプロセスの加速が達成される。
va´、vdのバックポーチsw期間中の正確な時間で
行われることを確実にするために制御装置8は継続期間
tiのゲートパルスkを比較回路4へ提供する。
第1のラインはデジタル化されたビデオ信号vdを示し
ており、そのデジタル的に限定された(およびしたがっ
て実際の波形ではない)DCレベルはクランプされたア
ナログビデオ信号va´の実際のDCレベルに対応し、
その波形はDCレベル差を除いてアナログビデオ入力信
号vaの波形と同一であり、アナログビデオ信号vaは
図2でのみ示されている。デジタルビデオ信号処理装置
3のダイナミック範囲、特にアナログデジタル変換器2
のダイナミック範囲は例えば示されている範囲Aに対応
する。クランピング回路はビデオ信号vdの後部ポーチ
基準値swをデジタルダイナミック範囲Aの基準値Ao
に固定しなければならない。一般的に、このデジタル基
準値はアナログデジタル変換器2のダイナミック範囲A
の中心にはない。上部DC値spを有する水平同期パル
スはブラックレベルクランピングと干渉し、例えば最後
のラインを参照してゲートパルスkによりゲートから出
る。結果として、後部ポーチswは水平帰線間隔trと
ゲートパルスk期間の最も負の信号値であり、カラーバ
ーストbはフィルタ処理されるかまたはゲートから出力
さればならない。図2のビデオ信号vdの極性のために
同期パルスの上部DC値spはまた同期パルス下部DC
値と呼ばれてもよい。
のパルスクランピング電流i1、i2の、パルス幅変調
された放電パルスi2は図2の最後のラインのクランピ
ング電流ikとして示されている。放電パルスi2は同
期パルス発生時間にほぼトリガーされ、それによってレ
ベル決定用の後部ポーチswはゲート期間中に妨害され
ない。
ンピング回路の簡単な1実施形態のブロック図を示して
いる。図1のように、DCレベルに依存して、制御され
た電流源9はクランピング電流ikとして充電または放
電電流を発生し、このクランピング電流ikの値はデジ
タル的に調節可能である。図3の実施形態では、クラン
ピング電流ikはパルス化された電流ではなく、少なく
とも1つの全体的な画像ライン期間に一定に維持され
る。第1の制御された電流源9.1 と第2の制御された電
流源9.2 は充電または放電電流を形成するために第1の
デジタルアナログ変換器9.3 と第2のデジタルアナログ
変換器9.4 によりそれぞれ制御される。2つの電流源
9.1および9.2 は回路の残りの成分と同様にCMOSモ
ノリシック集積回路で構成されてもよい。クランピング
電流ikが一定でありパルス化されないので、これらは
図1の従来技術の回路のように特に高いまたは低い供給
電圧またはパルス幅制御を必要としない。
は図1の通路と同一であり、それ故、類似の機能ユニッ
トは同一の参照符号で示されている。アナログ複合ビデ
オ信号vaを提供するビデオ信号源1に後続して隔離キ
ャパシタンスCが接続され、その端子caは制御された
電流源9の出力とアナログデジタル変換器2の入力との
両者に接続されており、アナログデジタル変換器2の出
力はデジタル化された複合ビデオ信号vdを提供する。
ジタル化されたビデオ信号vdは比較回路4へ供給さ
れ、これは各基準レベルを比較値と比較し、それぞれの
差から第1、第2のデジタルアナログ変換器9.3, 9.4を
制御する符号を付けられた6ビット制御信号svを得
る。選択は制御信号svの符号ビットと電子スイッチ10
により行われる。制御装置8は必要な制御パルス、特に
後部ポーチレベル測定期間中に測定期間のためのゲート
パルスkを発生する。必要ならば、制御装置8はさらに
ゲートパルスk´を提供する。例えばデジタル化された
ビデオ信号vdがデジタル干渉フィルタ4.1 、例えばカ
ラーバーストbを除去するフィルタにより過度に遅延さ
れる場合がそのような場合である。制御された電流源9
の各電流源9.1, 9.2は別々の電流源として、またはデジ
タル制御信号svにより直接的に、制御可能であり個々
または組合わせられた一種の電流バンクとして並列に接
続可能な複数のMOSトランジスタを含んでもよい。デ
ジタルアナログ変換器9.3, 9.4を省略することができ
る。電流源9はまた差電流源としてまたは別の形態で設
計されてもよく、最も重要なことはパルスモードにおい
て、クランピング電流ikの符号と大きさおよび/また
は後者の継続期間が特にデジタル的に調節可能であるこ
とである。
ロックcl、偏向システムにロックされたフライバック
信号fl、変形されたビデオ信号vd´を受け、これは
例えば別々の形態で個々の同期成分を含んでもよい。さ
らに供給信号は補助信号hiとして概略的に示されてい
る。クランピングレベル比較のためのレベルsm、bm
は図1のようなメモリ装置5から取られるか、またはデ
ジタルバスシステムを介して供給される。
的な複合ビデオ信号va、va´、vdを有する安定状
態と不安定状態または非標準的な複合ビデオ信号を有す
る状態との区別が行われるならば達成される。これらの
それぞれの状態では、クランピング動作は別々に最適に
されることができる。ここでは第1のモードとも呼ぶ非
標準的な状態では、同期パルスの上部値spへのクラン
ピングが推奨される。厳密に言うと、図2にしたがった
複合ビデオ信号の極性により、通常の変調ではこの値は
最低の信号値に等しいので、これは同期パルスの下部値
である。同期パルスの上部値spまたは下部値は測定さ
れたピーク値を供給された同期パルスの上部比較値sm
と比較するピーク検出器4.2 により発見される。その6
ビット出力信号は制御装置8からのモード制御信号mに
より制御されるモードスイッチ4.2 に供給される。通常
の変調および変換方法では一般にパルス上部値(図2参
照)は最低/最大の電圧値を有するので、同期パルス上
部値spへのクランピングはゲート回路を必要としな
い。疑似信号はデジタルフィルタ4.1 によりフィルタ処
理される。ピーク検出器4.2 は勿論別々の特別に適合さ
れたフィルタにより構成される。ゲート回路なしに、こ
のモードのクランピング回路は非常に迅速にレベルの変
化にも応答する。
モードは第2のモードを表し、それにおいてはクランピ
ングは後部ポーチ基準値swと呼ばれる。これは後部ポ
ーチ比較回路4.4 により達成され、その6ビット出力信
号はモードスイッチ4.3 に供給される。比較回路4.4 は
後部ポーチ基準値swを記憶された後部ポーチ比較値b
mと比較し、比較およびパルストリガー動作はゲートパ
ルスkと、必要ならばさらに別のゲートパルスk´によ
り制御される。ゲートを介して疑似信号は著しく減少さ
れることができ、それによってクランピングは、受信さ
れたビデオ信号が非常に雑音が多い場合でも非常に安定
な画像を提供するが、他の場合には標準的な信号に対応
する。
で行われ、既知の基準に基づいている。標準状態と標準
的な複合ビデオ信号を決定するため、例えばカラーバー
ストと水平走査周波数との間の固定周波数比が使用され
てもよい。高周波数のためにこの基準は雑音および他の
疑似信号に比較的不感性である。さらに弁別方法は例え
ば複合ビデオ信号の特性を評価するために適切なゲート
回路を使用する。
図により説明した。データ処理に関する個々の機能ユニ
ットはまた勿論プログラム可能なプロセッサによって構
成されてもよい。
ランピング回路のブロック図。
ンピング動作の説明図。
のブロック図。
Claims (7)
- 【請求項1】 ビデオ信号通路中の隔離キャパシタと、 クランプされるキャパシタ端子に接続され、大きさおよ
び符号が調節可能なクランピング電流をキャパシタ端子
に供給する制御された電流源と、 複合ビデオ信号のDCレベルにしたがってクランピング
電流を調節するためのクランピングレベル比較回路とを
具備しているデジタルビデオ信号処理装置の処理範囲に
複合ビデオ信号のDCレベルを適合するビデオ信号クラ
ンピング回路において、 非標準的な複合ビデオ信号および/または安定なクラン
ピング状態ではない複合ビデオ信号に対応する第1のモ
ードにおいて、クランピング電流は第1の基準値と第1
の比較値との設定点値と実際値との比較に応じて制御さ
れ、 標準的な複合ビデオ信号および/または安定なクランピ
ング状態である複合ビデオ信号に対応する第2のモード
において、クランピング電流は第2の基準値と第2の比
較値との設定点値と実際値との比較に応じて制御され、 複合ビデオ信号からそれぞれのモードを決定する制御装
置とを特徴とするビデオ信号クランピング回路。 - 【請求項2】 クランピングレベル比較回路が第1の基
準値として複合ビデオ信号の同期パルス上部値または同
期パルス下部値を評価し、第2の基準値として複合ビデ
オ信号の後部ポーチ基準値を評価することを特徴とする
請求項1記載のクランピング回路。 - 【請求項3】 クランピング電流は少なくとも1つの全
体的な画像ライン期間中に基本的に一定であることを特
徴とする請求項1または2記載のクランピング回路。 - 【請求項4】 同期パルス上部値または同期パルス下部
値がピーク検出器により決定されることを特徴とする請
求項1乃至3のいずれか1項記載のクランピング回路。 - 【請求項5】 ピーク検出器にはフィルタにより雑音成
分が取除かれた複合ビデオ信号および/または有用な信
号成分が与えられることを特徴とする請求項4記載のク
ランピング回路。 - 【請求項6】 後部ポーチ基準値はフィルタ、および/
またはゲート信号により制御されるゲートにより雑音成
分の取除かれた複合ビデオ信号および/または有用な信
号成分から決定され、ゲートは複合ビデオ信号の後部ポ
ーチ期間中に制御装置により開かれることを特徴とする
請求項2記載のクランピング回路。 - 【請求項7】 フィルタにより複合ビデオ信号はカラー
バーストが取除かれることを特徴とする請求項5または
6記載のクランピング回路。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19603316.0 | 1996-01-31 | ||
DE19603316 | 1996-01-31 | ||
DE96116936.4 | 1996-10-22 | ||
EP96116936A EP0788276B1 (de) | 1996-01-31 | 1996-10-22 | Videosignal-Klemmschaltung |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09307788A true JPH09307788A (ja) | 1997-11-28 |
JP3996230B2 JP3996230B2 (ja) | 2007-10-24 |
Family
ID=26022479
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP01945497A Expired - Fee Related JP3996230B2 (ja) | 1996-01-31 | 1997-01-31 | ビデオ信号クランピング回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5798802A (ja) |
JP (1) | JP3996230B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100589572B1 (ko) * | 2003-09-11 | 2006-06-14 | 산요덴키가부시키가이샤 | 디지털 클램프 회로 |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6529248B1 (en) * | 2000-03-29 | 2003-03-04 | Zilog, Inc. | Method and apparatus for improved signal restoration |
DE60103664T2 (de) * | 2000-11-27 | 2005-08-18 | Thomson Licensing S.A. | Schwarzschulterklemmung |
KR100360415B1 (ko) * | 2001-02-28 | 2002-11-13 | 삼성전자 주식회사 | 입력 영상 신호의 동적 범위를 넓히고 라인 노이즈를최소화할 수 있는 클램프 회로 및 방법 |
JP4351857B2 (ja) * | 2003-04-07 | 2009-10-28 | 新日本無線株式会社 | 外部出力映像信号処理装置 |
US7176985B2 (en) * | 2003-06-09 | 2007-02-13 | Texas Instruments Incorporated | Clamping circuit for video signals |
US7652723B1 (en) | 2004-04-19 | 2010-01-26 | Video Accessory Corporation | Composite video signal correction unit for video imaging and video recording systems |
US7233365B2 (en) * | 2004-09-01 | 2007-06-19 | Maxim Integrated Products, Inc. | Digital DC restore methods and apparatus |
US7486336B2 (en) * | 2005-03-31 | 2009-02-03 | Mstar Semiconductor, Inc. | ADC system, video decoder and related method for decoding composite video signal utilizing clock synchronized to subcarrier of composite video signal |
US7589649B1 (en) * | 2006-05-08 | 2009-09-15 | Marvell International Ltd. | Apparatus, method, and system for correction of baseline wander |
JP4459288B1 (ja) * | 2008-12-01 | 2010-04-28 | 株式会社東芝 | 情報処理システム、情報処理装置および情報処理方法 |
FR3047380B1 (fr) * | 2016-01-29 | 2018-05-18 | STMicroelectronics (Alps) SAS | Detection d'un branchement analogique dans un decodeur video |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3817421A1 (de) * | 1988-05-21 | 1990-02-01 | Standard Elektrik Lorenz Ag | Klemmschaltung mit analog-digital-wandler |
US5003564A (en) * | 1989-04-04 | 1991-03-26 | Rca Licensing Corporation | Digital signal clamp circuitry |
FR2690032B1 (fr) * | 1992-04-14 | 1996-02-23 | Thomson Lgt | Procede d'alignement en television et dispositif pour sa mise en óoeuvre. |
JPH066809A (ja) * | 1992-06-16 | 1994-01-14 | Toshiba Corp | 画像信号処理装置 |
US5410366A (en) * | 1993-11-01 | 1995-04-25 | Motorola, Inc. | Circuit and method of clamping a video signal with first and second current sources |
JPH07135579A (ja) * | 1993-11-12 | 1995-05-23 | Matsushita Electric Ind Co Ltd | クランプ回路 |
-
1997
- 1997-01-30 US US08/791,362 patent/US5798802A/en not_active Expired - Lifetime
- 1997-01-31 JP JP01945497A patent/JP3996230B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100589572B1 (ko) * | 2003-09-11 | 2006-06-14 | 산요덴키가부시키가이샤 | 디지털 클램프 회로 |
Also Published As
Publication number | Publication date |
---|---|
JP3996230B2 (ja) | 2007-10-24 |
US5798802A (en) | 1998-08-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH09307788A (ja) | ビデオ信号クランピング回路 | |
EP0532354B1 (en) | Clamp circuit for clamping video signal including synchronizing signal | |
JPH0583594A (ja) | アナログ−デジタル変換装置 | |
KR100433071B1 (ko) | 비디오신호클램핑회로 | |
JP3088234B2 (ja) | 映像信号受信装置における適応形クランプ回路 | |
US5764780A (en) | Circuit for eliminating noise of audio signal | |
JP2597650B2 (ja) | クランプ回路 | |
US7106387B2 (en) | Keyed clamp circuit | |
JP3178031B2 (ja) | ディスパーサル信号除去装置 | |
JPH11261845A (ja) | 映像信号処理回路 | |
JP3338188B2 (ja) | スーパーインポーズ回路 | |
JPH07147644A (ja) | クロック信号生成装置 | |
JP3889563B2 (ja) | 映像信号処理回路 | |
JP2619524B2 (ja) | ゴースト検出用基準信号の抽出回路 | |
KR100213011B1 (ko) | 직류레벨 재생회로 | |
JP3022182B2 (ja) | 映像信号処理装置 | |
JP2600121Y2 (ja) | 選局装置 | |
JP2778973B2 (ja) | Muse信号のa/d変換回路 | |
JP3378733B2 (ja) | 直流再生回路 | |
JP3097691B2 (ja) | くし形フィルタ装置 | |
JPH099212A (ja) | ディスパーサル信号除去回路 | |
JPH06303457A (ja) | ディスパーサル信号除去装置 | |
JPH027675A (ja) | 映像信号処理装置 | |
JPH0335868B2 (ja) | ||
JPH02252368A (ja) | 映像信号処理回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040106 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061128 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061205 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070327 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070612 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070703 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070802 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100810 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100810 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |