JPH06303457A - ディスパーサル信号除去装置 - Google Patents

ディスパーサル信号除去装置

Info

Publication number
JPH06303457A
JPH06303457A JP5086251A JP8625193A JPH06303457A JP H06303457 A JPH06303457 A JP H06303457A JP 5086251 A JP5086251 A JP 5086251A JP 8625193 A JP8625193 A JP 8625193A JP H06303457 A JPH06303457 A JP H06303457A
Authority
JP
Japan
Prior art keywords
dispersal signal
circuit
signal
dispersal
reverse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5086251A
Other languages
English (en)
Inventor
Yoshiyuki Miyazaki
善行 宮崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP5086251A priority Critical patent/JPH06303457A/ja
Publication of JPH06303457A publication Critical patent/JPH06303457A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Picture Signal Circuits (AREA)

Abstract

(57)【要約】 【目的】 受信信号に重畳されたディスパーサル信号の
除去能力を高める。 【構成】 受信信号入力と逆ディスパーサル信号入力と
を具えた重畳回路と、時定数の切替可能なセレクタブル
クランプ回路と、セレクタブルクランプ回路の出力をデ
ジタルに変換するA/D変換回路と、逆ディスパーサル
信号発生回路と、A/D変換回路の出力のディスパーサ
ル信号を検出し、逆ディスパーサル信号発生回路とセレ
クタブルクランプ回路を制御するディスパーサル信号検
出制御回路とを具え、A/D変換回路の出力に於けるデ
ィスパーサル信号の状況及び逆ディスパーサル信号の除
去の可否を、ディスパーサル信号検出制御回路により検
知し、ディスパーサル信号検出制御回路は検知結果によ
り、逆ディスパーサル信号の制御をし、セレクタブルク
ランプ回路の最適な時定数を選択する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、高品位テレビジョンの
衛星放送に於いて、送信エネルギ−拡散の為に伝送信号
に重畳されたディスパーサル信号を、受信信号中から除
去するディスパーサル信号除去装置に関するものであ
る。
【0002】
【従来の技術】テレビジョンの衛星放送に於て、特定の
周波数にエネルギーが偏らないようにエネルギー拡散信
号(ディスパーサル信号)を伝送信号(MUSE信号)
に重畳して、搬送波を変調し、送出する。このディスパ
ーサル信号は、本来伝送する情報とは無関係な為に、通
常は放送を受信し、復調した段階で除去する。
【0003】ディスパーサル信号除去装置(1)の説明の
前に、ハイビジョンの衛星放送に於けるディスパーサル
信号について説明する。図9に示す様に、映像信号はイ
ンターレース方式であるから、奇数フィールドと偶数フ
ィールドにより、1フレームが構成される。ディスパー
サル信号はフレームの開始時に、信号レベルの中間点よ
り下降し、奇数フィールドの中心点に於て上昇に転じ、
フレームの中心点に於て、信号レベルの中間点を通過し
てその儘上昇し、偶数フィールドの中間点に於て再度下
降に転じ、フレームの終了時に、レベルの中間点に達す
るように下降する。このディスパーサル信号のレベル
は、テレビジョンの衛星放送に於けるディスパーサル信
号の周波数偏移規格の600kHzp-pとなるように設定され
る。
【0004】従来の代表的なディスパーサル信号除去装
置(1)を、図10及び図11に示す(特開平4−615
86)。第1の従来の装置は、図10に示す様に、ディ
スパーサル信号が重畳したMUSE信号を、入力増幅器
(12)を経由して重畳回路(14)の一方の入力に加える。逆
ディスパーサル信号発生回路(4)は、MUSE信号の同
期信号と同期したタイミング発生器(47)により、積分器
駆動タイミングパルスを発生し、C2、R4及び積分増幅
器(44)から成る積分回路(48)により、ディスパーサル信
号と逆相の三角波(逆ディスパーサル信号)(図9)を
発生し、該逆ディスパーサル信号を重畳回路(14)の他方
の入力に加え、MUSE信号に重畳したディスパーサル
信号をキャンセルする。ディスパーサル信号を除去した
MUSE信号は、クランプ回路(20)に於て、所定のDC
レベルにクランプされ、バッファ(16)及びA/D変換器
(17)から成るA/D変換回路(11)に於て、デジタル信号
に変換し、出力される。この第1の従来例は、受信した
ディスパーサル信号のレベル及び位相は一定であること
を前提にしている。
【0005】第2の従来例は、図11に示す様に、重畳
回路(14)からA/D変換回路(11)までは、第1の従来例
と同じである。該A/D変換回路(11)の出力はディスパ
ーサル信号検出制御回路(3)に加えられ、平均化回路A
(36)と正側ホールド回路(38)及び平均化回路B(37)と負
側ホールド回路(39)により、A/D変換回路(11)の出力
に於ける残留ディスパーサル信号の正及び負のピーク値
が検出され、減算器(40)に於て、その差分(PーP値)を
算出し、該差分の極性により、U/Dカウンタ(41)のカ
ウント方向を決める。該差分によってカウント方向が決
められたU/Dカウンタ(41)は、フレームパルス(F
P)がクロックとして加えられているから、各フレーム
毎にU/Dカウンタ(41)の内容が更新され、残留ディス
パーサル信号に見合った内容となる。
【0006】該U/Dカウンタ(41)の出力はD/A変換
器(42)によりアナログ値に変換され、三角波の振幅を決
める値として、逆ディスパーサル信号発生回路(4)に加
えられる。逆ディスパーサル信号発生回路(4)は、反転
増幅器(46)により負のアナログ値を出力し、同期分離/
タイミング信号発生器(13)からのタイミングパルスによ
り、該正と負のアナログ値を切替えて、積分回路(48)に
加えることにより、積分回路(48)から逆ディスパーサル
信号を発生する。後は第1の従来例と同様に動作し、M
USE信号に重畳したディスパーサル信号を除去する。
【0007】
【発明が解決しようとする課題】チューナの特性による
歪や降雨時の受信信号のC/N比の低下により、ディス
パーサル信号の位相やレベルが不正確になる場合があ
る。この場合、第1の従来例では、前述の如く、受信し
たディスパーサル信号のレベル及び位相は一定であると
言う前提にたったものであるから、受信信号のディスパ
ーサル信号の位相、レベルが変動した場合は、その変動
分が映像信号に混入する事になり、妨害源として作用し
てしまう。
【0008】第2の従来例では、クランプ回路(20)の時
定数が1種類だけであり、ディスパーサル信号検知時の
クランプ回路(20)の時定数とディスパーサル信号の除去
が成功した時のクランプ回路(20)の時定数が最適値に設
定できない問題があった。
【0009】
【課題を解決する為の手段】受信したディスパーサル信
号と逆ディスパーサル信号との入力端子を具えた重畳回
路(14)と、重畳回路(14)の出力を受けて、時定数の切替
可能なセレクタブルクランプ回路(2)と、セレクタブル
クランプ回路(2)の出力をデジタルに変換するA/D変
換回路(11)と、A/D変換回路(11)の出力よりディスパ
ーサル信号を検出し、逆ディスパーサル信号発生回路
(4)とセレクタブルクランプ回路(2)を制御するディスパ
ーサル信号検出制御回路(3)と、逆ディスパーサル信号
を発生する逆ディスパーサル信号発生回路(4)とを具
え、A/D変換回路(11)の出力に於けるディスパーサル
信号の状況及び逆ディスパーサル信号の除去の可否を、
ディスパーサル信号検出制御回路(3)により検知し、デ
ィスパーサル信号検出制御回路(3)は検知結果により、
逆ディスパーサル信号の制御をし、セレクタブルクラン
プ回路(2)の最適な時定数を選択する。
【0010】
【作用】セレクタブルクランプ回路(2)は、複数のクラ
ンプ時定数回路によって構成され、ディスパーサル信号
検出制御回路(3)により、ディスパーサル信号が逆ディ
スパーサル信号発生回路(4)により除去できた時、完全
に除去しきれない時、及びディスパーサル信号を正確に
検出できない時に対応した最適な時定数回路を選択す
る。更にディスパーサル信号検出制御回路(3)は、逆デ
ィスパーサル信号によりディスパーサル信号を充分に除
去出来ない時は、逆ディスパーサル信号発生回路(4)へ
の制御パルスを止めて、逆ディスパーサル信号を送出し
ない。
【0011】
【発明の効果】ディスパーサル信号が検知出来ない時
は、逆ディスパーサル信号の送出を停止してセレクタブ
ルクランプ回路(2)のみ動作するから、逆ディスパーサ
ル信号の混入による妨害は生じない。
【0012】ディスパーサル信号を検知する時は、検知
に最適なクランプ時定数を選択する事が出来て、検知が
より正確に行なえる。
【0013】逆ディスパーサル信号が、ある程度の効果
を上げている時は、その時に最適なセレクタブルクラン
プ回路(2)の時定数を設定することが出来るから、より
ディスパーサル信号の除去効果を上げる事が出来る。
【0014】
【実施例】以下、本発明の一実施例につき、図面に沿っ
て詳述するが、従来例と重複するところは説明を省略又
は簡略化する。
【0015】本実施例のディスパーサル信号除去装置
(1)は、図1に示す様に、ディスパーサル信号の重畳し
たMUSE信号及び逆ディスパーサル信号発生回路(4)
の出力が重畳回路(14)の2つの入力に加えられ、重畳回
路(14)の出力はセレクタブルクランプ回路(2)に接続さ
れる。セレクタブルクランプ回路(2)の出力はA/D変
換回路(11)に加えられ、A/D変換回路(11)はアナログ
のMUSE信号をデジタルのMUSE信号に変換する。
ディスパーサル信号検出制御回路(3)は、該A/D変換
回路(11)及び同期分離/タイミング信号発生器(13)よ
り、夫々A/Dデータ及びフレームパルス(FP)と水
平同期パルス(HD)を受け、後述の如く検知したディ
スパーサル信号に見合った時定数切替(SW)信号を、
セレクタブルクランプ回路(2)へ出力し、D/Aデータ
及び制御パルスを逆ディスパーサル信号発生回路(4)へ
出力する。
【0016】セレクタブルクランプ回路(2)は、SW信
号を受け、指定された時定数回路のスイッチ(SW1〜
3)をONにする。逆ディスパーサル信号発生回路(4)
は、D/Aデータにより逆ディスパーサル信号の振幅を
設定し、制御パルスにより指定されたタイミングで逆デ
ィスパーサル信号を、重畳回路(14)へ送出し、積分回路
(48)により三角波に変換し、D/A変換器(45)のRef
入力へ送り、該D/A変換器(45)の出力を重畳回路(14)
に入力し、MUSE信号に重畳したディスパーサル信号
を除去する。
【0017】次に、セレクタブルクランプ回路(2)とデ
ィスパーサル信号検出制御回路(3)について詳述する。
セレクタブルクランプ回路(2)は、図1に示す様に、1
つのコンデンサC1と3つの抵抗器R1〜3を具え、各
抵抗器R1〜3はディスパーサル信号検出制御回路(3)
により制御されたスイッチSW1〜3を介して、クラン
プ電圧Vcに接続し、T1=R1xC1,T2=R2x
C1,及びT3=R3xC1の3つの時定数を選択可能
にした。本実施例では、C1=10μF,R1=2.4
KΩ,R2=400Ω、R3=200Ωとし、夫々ディ
スパーサル信号が検知され、逆ディスパーサル信号によ
り充分除去できた時、ディスパーサル信号を検知した
が、逆ディスパーサル信号により充分に除去出来ない
時、及びディスパーサル信号が正確に検知出来ない時の
時定数回路の定数とした。
【0018】ディスパーサル信号検出制御回路(3)を詳
述すると、図2に示す様に、CPU(31),ROM(35),
I/O(33),RAM(34)及び後述するカウンタ/データ
コンパレータユニット(CDU)(32)を具えたマイクロ
コントロールユニット(3)で構成した。
【0019】CDU(32)は、FPによりHDのカウント
を開始するカウンタ(図示せず)と、CPU(31)より設
定された後述のMINカウント値とMAXカウント値を
蓄える2つのラッチ(図示せず)と該カウンタの出力と
2つのラッチの内容とを比較するコンパレータ(図示せ
ず)を具え、MINカウント値と一致した時及びMAX
カウント値と一致した時に、夫々図8に示す様に、"L"
, "H" とした制御パルスを出力する。
【0020】ROM(35)には、平均化手段(6)、最大最
小検知手段(7)及びレベル位相設定手段(8)の3つのソフ
トウエア手段が収められており、以下の様に動作する。
MUSE信号は、1フレーム当り1125回の水平走査
により構成され、A/D変換回路(11)からは1水平走査
当り480サンプルのデータが出力されるが、図3乃至
図5に示す平均化手段(6)に於て、各水平走査毎の一定
のポイント(8番目のサンプリンング)のデータを1フ
レーム分先ずメモリし、後は64フレームまで先のメモ
リされたデータに加算し、{平均処理}(53)に於て、6
4で除して平均値を取る事により、映像信号及びノイズ
の影響を除去したディスパーサル信号のデータを得る。
【0021】該平均化されたディスパーサル信号のデー
タを、図6に示す最大最小検知手段(7)により1フレー
ムに亘ってサーチし、ディスパーサル信号の正と負のレ
ベルのピーク値(夫々MAX,MIN)と、その時のア
ドレス(夫々MAXアドレス、MINアドレス)を検出
する。
【0022】該検出されたMAX,MINデータと、M
AXアドレス、MINアドレスを基に、図7に示すレベ
ル位相設定手段(8)に於て、ディスパーサル信号のレベ
ルのPーP値と位相φを、{位相レベル計算}(81)に於て
計算し、{φOK?}(83)に於て位相が正常か判断され
る。位相はφが1フィールドプラスマイナス許容値の範
囲内の時間に相当するアドレス差で有るかによって判定
する。
【0023】{φOK?}(83)に於て位相が正確でない
と判断された時は、{処理C}(86)に於て、セレクタブ
ルクランプ回路(2)の時定数をT3に設定し、CDU(3
2)の動作を止めて終了する。位相が正常の場合は、{処
理A}(84)に於て、レベルの差分を逆ディスパーサル信
号発生回路(4)へ、MAXアドレス、MINアドレスを
CDU(32)へ設定し、CDU(32)が逆ディスパーサル信
号発生回路(4)へ制御パルスを送出する様に起動を掛け
る。
【0024】逆ディスパーサル信号発生回路(4)が動作
し、重畳回路(14)に於てディスパーサル信号を除去し始
めると同時に、ソフトウエアはLOOP(図3)に戻
り、上記の動作を再度繰り返し、逆ディスパーサル信号
発生回路(4)が働いた時のデータを得て、{レベル<許
容レベル?}(85)に於て、該データが許容レベル以内か
判断される。許容レベルを越えている時は、逆ディスパ
ーサル信号によるディスパーサル信号の除去は不能と判
断し、上記の{処理C}(86)に於てT3の時定数を設定
し、CDU(32)を止め、逆ディスパーサル信号の発生を
止めて終了する。
【0025】{レベル<許容レベル?}(85)に於て、許
容レベル内であると判断された時は、更に{レベル<所
定レベル?}(87)に於て、逆ディスパーサル信号による
ディスパーサル信号の除去が充分か判断され、充分な場
合は、時定数T1を選択し、CDU(32)が起動したまま
処理を終了する。{レベル<所定レベル?}(87)に於
て、不十分と判断された場合は、{処理B}(88)に於
て、時定数T2を選択し、CDU(32)は起動したまま処
理を終了する。
【0026】以上の様にして、 ディスパーサル信号が
検知出来ない時は、逆ディスパーサル信号の送出を停止
してセレクタブルクランプ回路(2)のみ動作させ、逆デ
ィスパーサル信号の混入による妨害を防ぎ、ディスパー
サル信号を検知する時は、検知するのに最適なクランプ
時定数に設定して、検知がより正確に行なえる様にす
る。更に、逆ディスパーサル信号が、ある程度の効果を
上げている時は、その時に最適なセレクタブルクランプ
回路(2)の時定数を設定し、よりディスパーサル信号の
除去効果を上げる事が出来る。
【0027】上記実施例の説明は、本発明を説明するた
めのものであって、特許請求の範囲に記載の発明を限定
し、或は範囲を減縮する様に解すべきではない。又、本
発明の各部構成は上記実施例に限らず、特許請求の範囲
に記載の技術的範囲内で種々の変形が可能であることは
勿論である。特にソフトウエア手段は種々変形可能な事
は言うまでもない。
【図面の簡単な説明】
【図1】本発明の実施例のディスパーサル信号除去装置
のブロック図である。
【図2】ディスパーサル信号検出制御回路のブロック図
である
【図3】平均化手段のメインルーチンの処理フローであ
る。
【図4】平均化手段のFP割込み処理のフローである。
【図5】平均化手段のHD割込み処理のフローである。
【図6】最大最小検知手段の処理フローである。
【図7】レベル位相設定手段の処理フローである。
【図8】本発明の動作時の信号波形である。
【図9】ディスパーサル信号の波形説明図である。
【図10】第1の従来例のブロック図である。
【図11】第2の従来例のブロック図である。
【符号の説明】
(2)セレクタブルクランプ回路 (3)ディスパーサル信号検出制御回路 (4)逆ディスパーサル信号発生回路 (11)A/D変換回路 (14)重畳回路

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 ディスパーサル信号を含む受信信号と、
    ディスパーサル信号と同一振幅で逆相の逆ディスパーサ
    ル信号とを入力して重畳する重畳回路(14)と、重畳回路
    (14)の出力を受けて、時定数の切替可能なセレクタブル
    クランプ回路(2)と、セレクタブルクランプ回路(2)の出
    力をデジタルに変換するA/D変換回路(11)と、A/D
    変換回路(11)の出力よりディスパーサル信号を検出し、
    逆ディスパーサル信号発生回路(4)とセレクタブルクラ
    ンプ回路(2)を制御するディスパーサル信号検出制御回
    路(3)と、逆ディスパーサル信号を発生する逆ディスパ
    ーサル信号発生回路(4)とを具え、 A/D変換回路(11)の出力に於けるディスパーサル信号
    の状況及び逆ディスパーサル信号の除去の可否を、ディ
    スパーサル信号検出制御回路(3)により検知し、ディス
    パーサル信号検出制御回路(3)は検知結果により、逆デ
    ィスパーサル信号の制御をし、セレクタブルクランプ回
    路(2)の最適な時定数を選択する事を特徴としたディス
    パーサル信号除去装置。
JP5086251A 1993-04-13 1993-04-13 ディスパーサル信号除去装置 Pending JPH06303457A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5086251A JPH06303457A (ja) 1993-04-13 1993-04-13 ディスパーサル信号除去装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5086251A JPH06303457A (ja) 1993-04-13 1993-04-13 ディスパーサル信号除去装置

Publications (1)

Publication Number Publication Date
JPH06303457A true JPH06303457A (ja) 1994-10-28

Family

ID=13881607

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5086251A Pending JPH06303457A (ja) 1993-04-13 1993-04-13 ディスパーサル信号除去装置

Country Status (1)

Country Link
JP (1) JPH06303457A (ja)

Similar Documents

Publication Publication Date Title
KR100307979B1 (ko) 보조비디오데이타슬라이서
US4520393A (en) Synchronizing circuit arrangement for deriving and processing a synchronizing signal contained in an incoming video signal
JPH09307788A (ja) ビデオ信号クランピング回路
GB2249915A (en) Signal discriminating circuit and active filter using same
JPH06303457A (ja) ディスパーサル信号除去装置
US3914536A (en) Identifier for a pulse code modulated signal
JPH0965343A (ja) 放送方式自動判別装置
US5274451A (en) Sync separator
JPH0335673A (ja) 自動信号判別装置
JPH07288832A (ja) 放送方式をデイジタル式に同定するための回路装置
JP2597650B2 (ja) クランプ回路
JP3263882B2 (ja) 垂直同期信号処理回路
JP2578686B2 (ja) Muse信号受信機
JPS62293Y2 (ja)
JP2778973B2 (ja) Muse信号のa/d変換回路
JP2600121Y2 (ja) 選局装置
JP2541465Y2 (ja) クランプ装置
JPH11261845A (ja) 映像信号処理回路
JP4374676B2 (ja) 水平ドライブパルスの切替装置
JPS628620Y2 (ja)
JPH0322764A (ja) クランプ回路
JPH065895B2 (ja) 位相同期信号再生装置
JPH0730779A (ja) 伝送信号受信装置
JPH0461565A (ja) 正極水平同期信号分離回路
JPH0758979A (ja) 同期検出回路

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20010227