JP3097691B2

JP3097691B2 - くし形フィルタ装置

Info

Publication number: JP3097691B2
Application number: JP11103740A
Authority: JP
Inventors: 雅弘山口; 功益田; 孝雄 ▲吉▼川
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1999-04-12
Filing date: 1999-04-12
Publication date: 2000-10-10
Anticipated expiration: 2015-10-10
Also published as: JPH11355800A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＶＴＲ等のくし形
フィルタ処理に関し、テープ再生時等において、無信号
部分から通常の信号再生に切り替わるときの処理動作の
立ち上がりを良くするくし形フィルタ装置に関するもの
である。

【０００２】

【従来の技術】従来より、８ｍｍビデオでは広帯域とす
るために映像信号におけるクロマ信号と輝度信号を分離
して独立に処理することが行なわれており、それぞれの
処理の中には、くし形フィルタ処理が含まれている。図
７はクロマ信号処理における従来例のくし形フィルタ装
置のくし形フィルタブロックを示し、図８は輝度信号処
理における従来例のくし形フィルタ装置のくし形フィル
タブロックを示している。

【０００３】図７において、１はディレー（遅延）素
子、２は可変利得増幅器（ＶＣＡ）、３はクランプ回
路、４はＡＧＣ検波器、５は擬似シンク発生回路、６は
ミックス回路である。クロマ信号をくし形フィルタ処理
する場合、ディレー素子１が必要であり、このディレー
素子１にはゲインロスがあるため、ディレー素子１を通
らない本信号とゲインを合せるレベル管理が必要になっ
ている。ところで、色信号は輝度信号のようにはシンク
（同期信号）を含まないので、ミックス回路６により擬
似シンク発生回路５の擬似シンクを色信号に挿入し、こ
れをディレー素子１に入力することにより、ＡＧＣ（オ
ートゲインコントロール）を働かせることで、レベル
管理を行っている。このレベル管理は、ＶＣＡ２による
増幅度の制御とクランプ回路３のクランプで行われ、Ｖ
ＣＡ２は、クランプ回路３からの次段への出力信号とミ
ックス回路６からの信号とを入力とするＡＧＣ検波器４
の出力(制御電圧)を、その制御入力端子に接続して制御
されている。このＡＧＣ検波器４の出力には、擬似シン
クの周期以上にわたって制御電圧を維持するコンデンサ
Ｃ₁がグランドとの間に接続されている。クランプ回路
３を動作させるクランプパルスは、図示しないＩ／Ｏ
（入出力）ブロックでコンポジットシンクから作成さ
れ、このクランプパルスに同期して擬似シンク発生回路
５で上記擬似シンクが発生される。

【０００４】図８において、１１は１Ｈのディレー素
子、１２はＶＣＡ、１３はクランプ回路、１４はＡＧＣ
検波器、１５はスチル再生時に１フィールド毎に次段へ
の出力信号をディレー素子１側と本信号（輝度信号）側
に切り替えるスイッチである。輝度信号のくし形フィル
タブロックにおいても、本信号とディレー素子１１を通
した信号とのゲインを合わせるために、図７と同様にデ
ィレー素子１１側にＶＣＡ１２を入れてレベル管理を行
っている。輝度信号はディレー素子１１とＡＧＣ検波器
１４に入力され、ディレー素子１１の遅延出力は、ＶＣ
Ａ１２，クランプ回路１３を通してスイッチ１５の一方
に入力されるとともに、ＡＧＣ検波器１４へ入力されて
いる。このＡＧＣ検波器１４の出力は、ＶＣＡ１２の制
御電圧として、その制御入力端子へ接続されている。そ
のディレー素子１１側（以下ディレー側と記す）の信号
を用いて、８ｍｍ３ヘッド機の標準再生(ＳＰ)モードに
おけるスチル再生では、ダッシュチャンヘッドのチェン
ジングパルスを使用し、１フィールド毎にディレー側の
信号と本信号とを再生している。ＡＧＣ検波器１４の出
力には、輝度信号に含まれるシンクの周期の間、制御電
圧を保持するために、コンデンサＣ₂がグランドとの間
に接続されている。

【０００５】

【発明が解決しようとする課題】しかしながら、上記従
来の技術におけるくし形フィルタ装置のくし形フィルタ
ブロックは、それぞれ以下のような問題点を有してい
た。

【０００６】（１）図７のクロマ信号処理におけるくし
形フィルタブロックにおいて、色信号に挿入する擬似シ
ンクは、Ｉ／Ｏブロックでコンポジットシンクから作成
しているので、コンポジットシンクの出ない未記録テー
プ部分や無信号（ＤＣ記録）テープ部分の再生時には、
擬似シンクが挿入されず、ＶＣＡ２がフルゲインになっ
て、信号レベルが大幅にズレてしまう。これは、ＡＧＣ
検波器４からのＶＣＡの制御電圧が本来の動作電圧から
ズレるために起る。ところで、ＡＧＣ検波器４の出力に
は大きい容量のコンデンサＣ₁が接続されているため
に、時定数が長くなり、ＡＧＣ検波器４の立ち上がりが
遅くなって、動作が安定するまで長い時間を要する。従
って、上記の無信号等の再生状態から通常信号（カラー
バー等）の再生状態に切り替わった場合、ＡＧＣ検波器
４はフルゲインの制御状態から立ち上がるので色信号に
ＡＧＣが働くまでに長い時間がかかり、この間、画が乱
れてしまう結果となっていた。

【０００７】（２）図８の輝度信号処理におけるくし形
フィルタブロックでは、未記録テープ部分や無信号テー
プ部分の再生時において、クランプパルスがホールドさ
れていると、クランプパルスが送出されず、クランプ回
路１３が正しく働らかないため、ＡＧＣ検波器１４の動
作にミスが生じ、ＶＣＡ１２がフルゲインとなる。とこ
ろで、ＡＧＣ検波器１４の場合も、その出力に大きなコ
ンデンサＣ₂が接続されていて、動作が安定するまで長
い時間がかかる。このため、上記の無信号テープ部分等
の再生状態に通常信号が入ってきても、ＡＧＣ動作の立
ち上がりがフルゲインからなので遅くなり、ディレー側
信号の正常レベルへの立ち上がりが遅くなる。従って、
上記通常信号の再生に切り替わった直後にスチル再生状
態にすると、ディレー側信号が立ち上がっていないの
で、画が乱れる結果となっていた。

【０００８】本発明は、上記問題点を解決するために創
案されたもので、未記録テープ部分や無信号テープ部分
の再生状態から、通常信号の再生に切り替わった場合に
画の乱れ等が発生しないようにするくし形フィルタ装置
を提供することを目的とする。

【０００９】

【課題を解決するための手段】上記の目的を達成するた
めに本発明のくし形フィルタ装置の構成は、信号を所定
時間遅延させる遅延素子と、この遅延素子の出力に対す
る増幅度を制御可能な可変利得増幅器と、この可変利得
増幅器の出力を入力して上記遅延素子の出力にＡＧＣを
かけるための該可変利得増幅器の制御信号を出力するＡ
ＧＣ検波器と、上記可変利得増幅器の増幅度を保持する
ための電圧を出力する電圧保持手段と、上記可変利得増
幅器の制御入力端子に接続し制御により上記制御信号を
上記電圧保持手段の電圧にホールドするスイッチ手段と
を具備し、上記スイッチ手段は、信号の有無を検出する
無信号検出回路であって、所定幅以上の信号のその所定
幅よりも幅狭な信号に対し所定値以下の波高値で出力す
る積分手段と、この積分手段の出力を上記所定値を超え
るしきい値で比較するコンパレータと、上記コンパレー
タの出力を上記所定幅以上の信号の信号間隔以上にわた
って保持する出力保持手段とを具備した無信号検出回路
の、上記出力保持手段の保持出力が無いことを示す検出
出力で制御されることを特徴とする。

【００１０】

【００１１】

【００１２】本発明では、くし形フィルタ装置の遅延素
子出力にＡＧＣをかけるための可変利得増幅器の増幅度
を制御する制御信号を、電圧保持手段の電圧にスイッチ
手段で抑えられるようにし、このスイッチ手段の制御
を、くし形フィルタ装置に入力する信号の無信号を検出
した検出出力によって行い、無信号検出時において可変
利得増幅器の増幅度を通常の信号時の増幅度近くに保持
することにより、無信号部分の処理から通常信号の処理
に切り替わるときのくし形フィルタ処理の立ち上がりを
良くする。

【００１３】

【発明の実施の形態】以下、本発明の実施形態例を図面
に基づいて詳細に説明する。

【００１４】〈くし形フィルタブロックの一実施形態例
（図１）〉図１は本発明のくし形フィルタブロックの一
実施形態例を示すブロック図である。本実施形態例は、
ＶＴＲのクロマ信号処理において用いられる場合を例と
するものであって、図７の従来例を改善する例である。
図１において、図７と同等の部材には同一の番号を付し
てある。１はディレー（遅延）素子、２はディレー素子
のゲインロスを補償して本信号（ディレー素子１を通ら
ない色信号）とゲインを合せるためのＶＣＡ（可変利得
増幅器）、３はＶＣＡ２の出力をクランプし次段への出
力信号とするクランプ回路、４はこの出力信号と本信号
とを入力しＶＣＡ２の増幅度を制御してディレー素子１
の出力にＡＧＣをかけるＡＧＣ検波器、５は擬似シンク
発生回路、６は本来シンクを含んでいない色信号に擬似
シンク発生回路５で発生した擬似シンクを挿入するため
のミックス回路である。この擬似シンクは、クランプ回
路３で使用するクランプパルスをもとに発生され、その
クランプパルスは図示しないＩ／Ｏブロックでコンポジ
ットシンクより作成される。ミックス回路６の出力は、
上記したディレー素子１とＡＧＣ検波器４へ入力され
る。

【００１５】ＡＧＣ検波器４の出力は制御電圧としてＶ
ＣＡ２の制御入力端子へ接続されるとともに、擬似シン
クの周期以上にわたって、制御電圧を維持するためにコ
ンデンサＣ₁をグランドＧＮＤとの間に接続する。本実
施形態例においては、このように接続されたＡＧＣ検波
器４の出力とグランドＧＮＤとの間にスイッチ７を介し
て定電圧源８を接続可能にする。この定電圧源８の電位
Ｖ₁は、ほぼ、通常信号再生時の動作電圧と同じ電位に
設定する。このスイッチ７は、未記録テープ部分やＤＣ
（直流）記録（無信号）テープ部分の再生時にオンに制
御されるように構成する。

【００１６】このように構成したくし形フィルタブロッ
クにおいて、未記録テープ部分や無信号テープ部分の再
生時には、スイッチ７がオンに制御される結果、ＡＧＣ
検波器４の出力が強制的に定電圧源８の電位Ｖ₁にホー
ルドされる。従って、ＶＣＡ２の制御電圧はほぼ通常信
号での動作電圧に保持されて、ＶＣＡ２の増幅度はその
通常信号再生時の増幅度とほぼ同じに保持される。ここ
で、未記録テープ部分や無信号テープ部分の再生状態か
ら、通常信号（カラーバー等）の再生に切り替わった場
合、通常信号再生時とほぼ同じ増幅度からＡＧＣ検波器
４等が立ち上がるため、スイッチ７がオフとなってから
出力されるＡＧＣ検波器４の制御信号とそれ以前の電位
Ｖ₁との間の差が少なくなり、色信号の立ち上がりが早
まる。

【００１７】〈くし形フィルタブロックの他の実施形態
例（図２）〉図２は本発明のくし形フィルタブロックの
他の実施形態例を示すブロック図である。本実施形態例
は、ＶＴＲの輝度信号処理において用いられる場合を例
とするものであって、図８の従来例を改善する例であ
る。図２において、図８と同等の部材には同一の番号を
付してある。１１は１Ｈのディレー素子、１２はディレ
ー素子１１のゲインロスを補償して本信号（ディレー素
子１１を通らない輝度信号）とゲインを合せるためのＶ
ＣＡ、１３はＶＣＡ１２の出力をクランプしディレー側
の信号（ディレー素子１１側の信号）とするクランプ回
路、１４はこのディレー側の信号と本信号とを入力して
ＶＣＡ１２の増幅度を制御しディレー側の信号にＡＧＣ
をかけるＡＧＣ検波器、１５はスチル再生時において１
フィールド毎に次段への出力信号をディレー側の信号と
本信号（輝度信号）に切り替えるスイッチである。

【００１８】輝度信号はディレー素子１１とＡＧＣ検波
器１４に入力され、ディレー素子１１の遅延出力はＶＣ
Ａ１２，クランプ回路１３を通してスイッチ１５の一方
に入力されるとともにＡＧＣ検波器１４へ入力される。
このＡＧＣ検波器１４の出力はＶＣＡ１２の制御電圧と
して、その制御入力端子へ接続される。そのディレー側
の信号を用いて、８ｍｍ３ヘッド機の標準再生（ＳＰ）
モードにおけるスチル再生では、ダッシュチャンヘッド
のチェンジングパルスを使用し、１フィールド毎にディ
レー側の信号と本信号とを再生する。ＡＧＣ検波器１４
の出力には、輝度信号に含まれるシンクの周期の間、制
御電圧を維持するために、コンデンサＣ ₂をグランドＧ
ＮＤとの間に接続する。本実施形態例においても、この
ように接続されたＡＧＣ検波器１４の出力とグランドＧ
ＮＤとの間にスイッチ１７を介して定電圧源１８を接続
可能にする。この定電圧源１８の電位Ｖ₂は、ほぼ、通
常信号再生時の動作電圧と同じ電位に設定する。このス
イッチ１７は、未記録テープ部分やＤＣ（直流）記録
（無信号）テープ部分の再生時にオンに制御されるよう
に構成する。

【００１９】このように構成したくし形フィルタブロッ
クにおいて、未記録テープ部分や無信号テープ部分の再
生時には、スイッチ１７がオンに制御される結果、ＡＧ
Ｃ検波器１４の出力が強制的に定電圧源１８の電位Ｖ₂
にホールドされる。従って、ＶＣＡ１２の制御電圧はほ
ぼ通常信号での動作電圧に保持されて、ＶＣＡ１２の増
幅度はその通常信号再生時の増幅度とほぼ同じに保持さ
れる。ここで、未記録テープ部分や無信号テープ部分の
再生状態から、通常信号（カラーバー等）のスチル再生
に切り替わった場合、通常信号再生時とほぼ同じ増幅度
からＡＧＣ検波器１４等が立ち上がるため、スイッチ１
７がオフとなってから出力されるＡＧＣ検波器１４の制
御信号とそれ以前の電位Ｖ₂との間の差が少なくなり、
ディレー側の信号の立ち上がりが早まり、スイッチ１５
が本信号側（ノーマル）からディレー側に切り替わって
も、画の乱れを防止することができる。

【００２０】〈無信号検出回路の一実施形態例（図３，
図４，図５，図６）〉図３は、本発明のくし形フィルタ
装置に用いる無信号検出回路の一実施形態例を示すブロ
ック図である。本実施形態例は、未記録テープ部分やＤ
Ｃ記録（無信号）テープ部分の再生と通常信号の再生と
を判別し、その未記録テープ部分等の再生を検出する場
合を例とする。本実施形態例は、３つのコンパレータ２
１，２２，２３を直列に接続し、第１のコンパレータ２
１と第２のコンパレータ２２の間（Ｂ点）に、積分手段
として一端をグランドＧＮＤに接続した並列接続のコン
デンサＣ₃と電流源Ｉ₁とを接続して構成する。第１のコ
ンパレータ２１にはスレシュホールドレベルＶ₁を与え
る電圧源２４を比較電圧入力に接続し、第２のコンパレ
ータ２２にはスレシュホールドレベルＶ₂を与える電圧
源２５を比較電圧入力に接続し、第３のコンパレータ２
３にはスレシュホールドレベルＶ₃を与える電圧源２６
を比較電圧入力に接続する。さらに第２のコンパレータ
２２と第３のコンパレータ２３の間（Ｃ点）には、所定
の期間、出力を所定レベル以上に維持するために、コン
デンサＣ₄をグランドＧＮＤとの間に接続する。コンパ
レータ２１の入力点（Ａ点）にはコンポジットシンクを
接続し、コンパレータ２３の出力点Ｄ（Ｄ点）から無信
号の検出出力を得る。この検出出力は、ローレベル
（Ｌ）が無信号状態（コンポジットシンク無し）の検出
出力であり、通常信号（コンポジットシンク有り）が入
力されるとハイレベル（Ｈ）となる。この検出出力を利
用することにより、前述した図１のくし形フィルタブロ
ックの一実施形態例におけるスイッチ７および図２のく
し形フィルタブロックの他の実施形態例におけるスイッ
チ１７をオンに制御することができる。

【００２１】以上のように構成した無信号検出回路の実
施形態例の動作および作用を述べる。図４（ａ）,
（ｂ),（ｃ）および図５，図６はそのための説明図であ
る。図４（ａ）,（ｂ）,（ｃ）は図３における各入出点
の電位関係の説明図であり、図５，図６は長いスパンで
の動作波形図である。

【００２２】図４において、（ａ）は第１のコンパレー
タ２１に入力されるコンポジットシンクがＶ（垂直）シ
ンクのないＨ（水平）シンクの連続信号であると仮定し
た場合の動作を示し、（ｂ）はＶシンクの区間の動作を
示し、（ｃ）は未記録テープ再生時にランダムに発生す
るノイズが入力された場合の動作を示し、各Ａ，Ｂ，
Ｃ，Ｄは図３のＡ，Ｂ，Ｃ，Ｄの各点の波形または電位
を示している。コンパレータ２１は、コンポジットシン
クを検出できるようにスレシュホールドレベルＶ ₁が設
定され、その検出出力によってコンデンサＣ₃を充電す
る。一方、電流源Ｉ ₁はコンパレータ２１の検出出力が
なくなると、コンデンサＣ₃を放電する。（ａ)−Ａに示
すＨシンク幅は５μＳであり、（ｃ)−Ａに示すノイズ
幅も同程度以下である。このため、Ｂ点では充電時間が
短く、その電位は低い。（ｂ)−Ａに示すＶシンク幅は
３２μＳであり、充電時間が長いため、（ｂ)−Ｂに示
すように充放電電圧は高い電位の三角波になる。ここ
で、第２のコンパレータ２２のスレシュホールドレベル
Ｖ₂を（ｂ)−Ｂの場合だけ検出し、（ａ)−Ｂ，（ｃ)−
Ｂは検出しない値に設定すれば、Ｃ点では（ｂ）の場合
のみコンデンサＣ₄を充電し、第３のコンパレータ２３
のスレシュホールドレベルＶ₃と比較されてＤ点にハイ
レベル（Ｈ）が出力される。それ以外の（ａ），（ｂ）
ではＢ点の電位がスレシュホールドレベルＶ₂より低い
ため、Ｃ点でもスレシュホールドレベルＶ₃より低くな
り、Ｄ点はローレベル（Ｌ）となる。

【００２３】図５に示すように、通常信号ではコンポジ
ットシンクのＶシンクパルスがＡ点に一定周期で連続的
に入力され、Ｃ点の電位はコンデンサＣ₄の作用により
常にＶ₃の電位より高くなるので、Ｄ点がハイレベルの
間は通常信号再生と判別することができる。即ち、コン
デンサＣ₄とコンパレータ２３は、Ｖシンクの周期以上
にわたって検出出力を保持する手段となっている。一
方、未記録テープ部分等の再生においては、コンポジッ
トシンクには幅狭のパルスがランダムに出て来るが、幅
狭であるためにＢ点の電位はスレシュホールドレベルＶ
₂よりも低くなるので、Ｄ点の検出出力はローレベル
（Ｌ）となる。即ち、通常信号再生の場合、コンパレー
タ２３の検出出力はＨ（逆論理にするとＬ）、未記録テ
ープ等の再生の場合、コンパレータ２３の検出出力は無
信号を示すＬ（逆論理ではＨ）となる。従って、このコ
ンパレータ２３の検出出力を用い、その検出出力がＬ
（逆論理ではＨ）のとき（無信号検出のとき）に図１の
スイッチ７および図２のスイッチ１７をオンに制御する
ことにより、未記録テープ部分等の再生時に、各ＶＣＡ
２，１２の制御電圧をホールドすることが可能になり、
前述したように画の立ち上がりを早くしたり、画の乱れ
を防止したりすることができる。本実施形態例の無信号
検出回路は、コンデンサＣ₃，Ｃ₄を小さく抑えることが
でき、ＩＣに内蔵可能になるとともに、外付け部品を減
らすことができる。

【００２４】なお、２ヘッド機の変速再生モードのよう
に、１フレーム毎にＶシンクが抜ける場合には、図６に
示すようにコンパレータ２３のスレシュホールドレベル
Ｖ₃を低く設定することにより対応することが可能であ
る。このように、本発明はその主旨に沿って種々に応用
され、種々の実施形態を取り得るものである。

【００２５】

【発明の効果】以上の説明で明らかなように、本発明の
くし形フィルタ装置によれば、未記録テープ部分や無信
号テープ部分の再生時にＡＧＣをかける際の可変利得増
幅器の制御電圧をほぼ通常信号再生時の制御電圧にホー
ルドするようにしたので、未記録テープ部分や無信号テ
ープ部分の再生から通常信号再生に切り替わったときの
色信号の立ち上がりを良くすることができる。また、上
記においてスチル再生に切り替ったときの画の乱れを防
止することができる。

【図面の簡単な説明】

【図１】本発明のくし形フィルタブロックの一実施形態
例を示すブロック図である。

【図２】本発明のくし形フィルタブロックの他の実施形
態例を示すブロック図である。

【図３】本発明のくし形フィルタ装置に用いる無信号検
出回路の一実施形態例を示すブロック図である。

【図４】（ａ）,（ｂ）,（ｃ）は上記無信号検出回路の
動作および作用の説明図（その１）である。

【図５】上記無信号検出回路の動作および作用の説明図
（その２）である。

【図６】上記無信号検出回路の動作および作用の説明図
（その３）である。

【図７】くし形フィルタブロックの従来例の説明図であ
る。

【図８】くし形フィルタブロックの他の従来例の説明図
である。

【符号の説明】

１，１１…ディレー素子２，１２…ＶＣＡ３，１３…クランプ回路４，１４…ＡＧＣ検波器７，１７…スイッチ８，１８…定電圧源２１，２２，２３…コンパレータ２４，２５，２６…電圧源Ｃ₁，Ｃ₂，Ｃ₃，Ｃ₄…コンデンサＩ₁…電流源

───────────────────────────────────────────────────── フロントページの続き (56)参考文献特開昭62−164398（ＪＰ，Ａ) 実開昭59−72074（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04N 9/79 - 9/898 H04N 5/91 - 5/956 H04N 5/14 - 5/217 G11B 20/06

Claims

(57)【特許請求の範囲】

【請求項１】信号を所定時間遅延させる遅延素子と、この遅延素子の出力に対する増幅度を制御可能な可変利
得増幅器と、この可変利得増幅器の出力を入力して上記遅延素子の出
力にＡＧＣをかけるための該可変利得増幅器の制御信号
を出力するＡＧＣ検波器と、上記可変利得増幅器の増幅度を保持するための電圧を出
力する電圧保持手段と、上記可変利得増幅器の制御入力端子に接続し制御により
上記制御信号を上記電圧保持手段の電圧にホールドする
スイッチ手段とを具備し、上記スイッチ手段は、信号の有無を検出する無信号検出回路であって、所定幅
以上の信号のその所定幅よりも幅狭な信号に対し所定値
以下の波高値で出力する積分手段と、この積分手段の出
力を上記所定値を超えるしきい値で比較するコンパレー
タと、上記コンパレータの出力を上記所定幅以上の信号
の信号間隔以上にわたって保持する出力保持手段とを具
備した無信号検出回路の、上記出力保持手段の保持出力
が無いことを示す検出出力で制御されることを特徴とす
るくし形フィルタ装置。