JP4351857B2 - 外部出力映像信号処理装置 - Google Patents
外部出力映像信号処理装置 Download PDFInfo
- Publication number
- JP4351857B2 JP4351857B2 JP2003102590A JP2003102590A JP4351857B2 JP 4351857 B2 JP4351857 B2 JP 4351857B2 JP 2003102590 A JP2003102590 A JP 2003102590A JP 2003102590 A JP2003102590 A JP 2003102590A JP 4351857 B2 JP4351857 B2 JP 4351857B2
- Authority
- JP
- Japan
- Prior art keywords
- video signal
- level
- circuit
- external output
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/16—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/16—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level
- H04N5/165—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level to maintain the black level constant
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Picture Signal Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、映像信号を所定のp-p値で外部出力するための外部出力映像信号処理装置に関するものである。
【０００２】
【従来の技術】
従来より使用されている外部出力映像信号処理装置の基本的な構成を図３に示す。システム制御系１０’から出力された映像信号は、カップリングコンデンサ３０で直流成分がカットされ、１チップＩＣからなる映像信号処理回路２０’のクランプ回路２３（例えば、特許文献１参照）に取り込まれ直流再生されてから、後段処理回路２２に送られ、ここで振幅（p-p値）が調整されてから外部に出力される。後段処理回路２２から外部出力される映像信号は、これを７５Ωの抵抗で終端したとき１．０Ｖppになるよう決められているため、通常その出力振幅（p-p値）は２．０Ｖppとなる。
【０００３】
図４は図３のシステム制御系１０’をより詳しく示した外部出力映像信号処理装置の構成を示す図である。システム制御系１０’のＤＳＰ１１によって電流で出力される映像信号は、抵抗１２によって電流／電圧変換され、インピーダンス変換回路１３においてインピーダンスが変換され、カップリングコンデンサ３０に入力する。
【０００４】
システム制御系１０’から出力される映像信号が、基準レベルが固定されていない場合やシンクチップが最適なレベルでない場合には、そのまま映像信号処理回路２０’の後段処理回路２２に入力させると、その後段処理回路２２から出力される信号波形の上端や下端につぶれが発生し、その映像信号を再生したとき画質の劣化を招く。
【０００５】
そこで、この後段処理回路２２から出力する信号波形のつぶれ防止のために、上記のように、カップリングコンデンサ３０とクランプ回路２３を設けて、まずカップリングコンデンサ３０によって直流成分をカットして交流成分のみを抽出し、これをクランプ回路２３に入力して直流再生することによって、シンクチップレベルやペデスタルレベルを所定のレベルに固定して、最低限必要なダイナミックレンジを確保するようにしている。
【０００６】
【特許文献１】
特開平７−４６４４３号公報
【０００７】
【発明が解決しようとする課題】
以上のように、従来の外部出力映像信号処理装置では、必ずカップリングコンデンサ３０とクランプ回路２３を装備させていた。これは、システム制御系１０’から出力する映像信号のシンクチップレベルやペデスタルレベルが所定のレベルにあってもなくても同じであった。
【０００８】
ところが、上記のようにカップリングコンデンサ３０を使用すると、このカップリングコンデンサ３０とクランプ回路２３の入力インピーダンスとによりハイパスフィルタが構成されるため、そのカップリングコンデンサ３０の容量を小さくすると、同期信号の縮みやサグ（頂部の傾き）が発生してしまうという問題があり、これらの理由からカップリングコンデンサ３０の容量は小さくできないため、１チップＩＣである映像信号処理回路２０’に内蔵できず、外部出力映像信号処理装置の構成上部品点数が増大するという問題があった。
【０００９】
本発明の目的は、システム制御系から出力する映像信号のシンクチップレベルやペデスタルレベルが所定レベルにある場合は、カップリングコンデンサやクランプ回路が不要な外部出力映像信号処理装置を提供することである。
【００１０】
【課題を解決するための手段】
請求項にかかる発明は、シンクチップレベルやペデスタルレベルが所定値に固定された映像信号を電流信号で出力するＤＳＰと、該電流信号を電圧信号に変換する抵抗と、該電圧信号に変換された映像信号を直接入力してそのレベルを調整するレベルシフト回路と、該レベルシフト回路から出力する映像信号を入力しそのｐ−ｐ値を所定値に制御して出力する後段処理回路とを有することを特徴とする外部出力映像信号処理装置とした。
【００１２】
【発明の実施の形態】
図１は本発明の１つの実施形態の外部出力映像信号処理装置の構成を示すブロック図である。１０はシステム制御系であり、映像信号を電流信号で出力するＤＳＰ１１と、その電流信号を電圧信号に変換する抵抗１２を具備する。２０は１チップＩＣからなる映像信号処理回路であり、システム制御系１０から出力する信号レベルを直接入力してあるレベルにシフトするレベルシフト回路２１と、振幅（p-p値）が２．０Ｖppの映像信号を出力する後段処理回路２２を具備する。
【００１３】
ここでは、ＤＳＰ１１により電流出力された映像信号は、抵抗１２により電圧信号に変換されることにより、シンクチップレベルやペデスタルレベルが所定のレベルになる。つまり、ＤＳＰ１１からの電流の映像信号は、すでにシンクチップレベルやペデスタルレベルが所定値に固定されている。よって、このような映像信号は直流成分カットや直流再生を行うことなく、映像信号処理回路２０のレベルシフト回路２１に直接入力できる。ただし、そのまま後段処理回路２２に入力させたのでは、そこから２．０Ｖppの振幅の映像信号を出力することはできない。
【００１４】
そこで、レベルシフト回路２１を挿入して、システム制御系１０から出力する映像信号のレベルを調整してから後段処理回路２２に入力することにより、そこから２．０Ｖppの振幅の映像信号が出力できるようにする。
【００１５】
図２はレベルシフト回路２１の具体的な構成を示す回路図である。このレベルシフト回路２１は２段の反転増幅回路から構成されている。初段の反転増幅回路は反転増幅器２１１、入力抵抗２１２、帰還抵抗２１３、および電圧ＶＲ１の基準電圧源２１４から構成されている。また、後段の反転増幅回路は反転増幅器２１５、入力抵抗２１６、帰還抵抗２１７、および電圧ＶＲ２の基準電圧源２１８から構成されている。
【００１６】
シンクチップレベルやペデスタルレベルが固定された映像信号がこのように２段の反転増幅回路から構成されるレベルシフト回路２１で増幅されることによって、所定レベルの映像信号が生成されて後段処理回路２２に入力され、そこから２．０Ｖppの振幅の映像信号が出力する。
【００１７】
このように本実施形態の外部出力映像信号処理装置では、従来必要となっていたカップリングコンデンサやクランプ回路を削除しても、後段処理回路２２からは従来と同様にシンクチップレベルやペデスタルレベルが所定レベルで固定されかつ所定の振幅値（p-p値）の映像信号を出力させることができる。
【００１８】
【発明の効果】
以上から本発明によれば、カップリングコンデンサが不要となるため、部品点数を削減でき、これによりコストダウンや省スペース化を図ることができる。また、カップリングコンデンサに起因していた同期信号の縮みやサグの発生も防止できる。
【図面の簡単な説明】
【図１】 本発明の１つの実施形態の外部出力映像信号処理装置のブロック図である。
【図２】 図１の外部出力映像信号処理装置のレベルシフト回路の回路図である。
【図３】 従来の実施形態の外部出力映像信号処理装置のブロック図である。
【図４】 図３の外部出力映像信号処理装置のより詳しいブロック図である。
【符号の説明】
１０，１０’：システム制御系、１１：ＤＳＰ、１２：抵抗、１３：インピーダンス変換回路
２０，２０’：映像信号処理回路、２１：レベルシフト回路、２２：後段処理回路、２３：クランプ回路
３０：カップリングコンデンサ
【発明の属する技術分野】
本発明は、映像信号を所定のp-p値で外部出力するための外部出力映像信号処理装置に関するものである。
【０００２】
【従来の技術】
従来より使用されている外部出力映像信号処理装置の基本的な構成を図３に示す。システム制御系１０’から出力された映像信号は、カップリングコンデンサ３０で直流成分がカットされ、１チップＩＣからなる映像信号処理回路２０’のクランプ回路２３（例えば、特許文献１参照）に取り込まれ直流再生されてから、後段処理回路２２に送られ、ここで振幅（p-p値）が調整されてから外部に出力される。後段処理回路２２から外部出力される映像信号は、これを７５Ωの抵抗で終端したとき１．０Ｖppになるよう決められているため、通常その出力振幅（p-p値）は２．０Ｖppとなる。
【０００３】
図４は図３のシステム制御系１０’をより詳しく示した外部出力映像信号処理装置の構成を示す図である。システム制御系１０’のＤＳＰ１１によって電流で出力される映像信号は、抵抗１２によって電流／電圧変換され、インピーダンス変換回路１３においてインピーダンスが変換され、カップリングコンデンサ３０に入力する。
【０００４】
システム制御系１０’から出力される映像信号が、基準レベルが固定されていない場合やシンクチップが最適なレベルでない場合には、そのまま映像信号処理回路２０’の後段処理回路２２に入力させると、その後段処理回路２２から出力される信号波形の上端や下端につぶれが発生し、その映像信号を再生したとき画質の劣化を招く。
【０００５】
そこで、この後段処理回路２２から出力する信号波形のつぶれ防止のために、上記のように、カップリングコンデンサ３０とクランプ回路２３を設けて、まずカップリングコンデンサ３０によって直流成分をカットして交流成分のみを抽出し、これをクランプ回路２３に入力して直流再生することによって、シンクチップレベルやペデスタルレベルを所定のレベルに固定して、最低限必要なダイナミックレンジを確保するようにしている。
【０００６】
【特許文献１】
特開平７−４６４４３号公報
【０００７】
【発明が解決しようとする課題】
以上のように、従来の外部出力映像信号処理装置では、必ずカップリングコンデンサ３０とクランプ回路２３を装備させていた。これは、システム制御系１０’から出力する映像信号のシンクチップレベルやペデスタルレベルが所定のレベルにあってもなくても同じであった。
【０００８】
ところが、上記のようにカップリングコンデンサ３０を使用すると、このカップリングコンデンサ３０とクランプ回路２３の入力インピーダンスとによりハイパスフィルタが構成されるため、そのカップリングコンデンサ３０の容量を小さくすると、同期信号の縮みやサグ（頂部の傾き）が発生してしまうという問題があり、これらの理由からカップリングコンデンサ３０の容量は小さくできないため、１チップＩＣである映像信号処理回路２０’に内蔵できず、外部出力映像信号処理装置の構成上部品点数が増大するという問題があった。
【０００９】
本発明の目的は、システム制御系から出力する映像信号のシンクチップレベルやペデスタルレベルが所定レベルにある場合は、カップリングコンデンサやクランプ回路が不要な外部出力映像信号処理装置を提供することである。
【００１０】
【課題を解決するための手段】
請求項にかかる発明は、シンクチップレベルやペデスタルレベルが所定値に固定された映像信号を電流信号で出力するＤＳＰと、該電流信号を電圧信号に変換する抵抗と、該電圧信号に変換された映像信号を直接入力してそのレベルを調整するレベルシフト回路と、該レベルシフト回路から出力する映像信号を入力しそのｐ−ｐ値を所定値に制御して出力する後段処理回路とを有することを特徴とする外部出力映像信号処理装置とした。
【００１２】
【発明の実施の形態】
図１は本発明の１つの実施形態の外部出力映像信号処理装置の構成を示すブロック図である。１０はシステム制御系であり、映像信号を電流信号で出力するＤＳＰ１１と、その電流信号を電圧信号に変換する抵抗１２を具備する。２０は１チップＩＣからなる映像信号処理回路であり、システム制御系１０から出力する信号レベルを直接入力してあるレベルにシフトするレベルシフト回路２１と、振幅（p-p値）が２．０Ｖppの映像信号を出力する後段処理回路２２を具備する。
【００１３】
ここでは、ＤＳＰ１１により電流出力された映像信号は、抵抗１２により電圧信号に変換されることにより、シンクチップレベルやペデスタルレベルが所定のレベルになる。つまり、ＤＳＰ１１からの電流の映像信号は、すでにシンクチップレベルやペデスタルレベルが所定値に固定されている。よって、このような映像信号は直流成分カットや直流再生を行うことなく、映像信号処理回路２０のレベルシフト回路２１に直接入力できる。ただし、そのまま後段処理回路２２に入力させたのでは、そこから２．０Ｖppの振幅の映像信号を出力することはできない。
【００１４】
そこで、レベルシフト回路２１を挿入して、システム制御系１０から出力する映像信号のレベルを調整してから後段処理回路２２に入力することにより、そこから２．０Ｖppの振幅の映像信号が出力できるようにする。
【００１５】
図２はレベルシフト回路２１の具体的な構成を示す回路図である。このレベルシフト回路２１は２段の反転増幅回路から構成されている。初段の反転増幅回路は反転増幅器２１１、入力抵抗２１２、帰還抵抗２１３、および電圧ＶＲ１の基準電圧源２１４から構成されている。また、後段の反転増幅回路は反転増幅器２１５、入力抵抗２１６、帰還抵抗２１７、および電圧ＶＲ２の基準電圧源２１８から構成されている。
【００１６】
シンクチップレベルやペデスタルレベルが固定された映像信号がこのように２段の反転増幅回路から構成されるレベルシフト回路２１で増幅されることによって、所定レベルの映像信号が生成されて後段処理回路２２に入力され、そこから２．０Ｖppの振幅の映像信号が出力する。
【００１７】
このように本実施形態の外部出力映像信号処理装置では、従来必要となっていたカップリングコンデンサやクランプ回路を削除しても、後段処理回路２２からは従来と同様にシンクチップレベルやペデスタルレベルが所定レベルで固定されかつ所定の振幅値（p-p値）の映像信号を出力させることができる。
【００１８】
【発明の効果】
以上から本発明によれば、カップリングコンデンサが不要となるため、部品点数を削減でき、これによりコストダウンや省スペース化を図ることができる。また、カップリングコンデンサに起因していた同期信号の縮みやサグの発生も防止できる。
【図面の簡単な説明】
【図１】 本発明の１つの実施形態の外部出力映像信号処理装置のブロック図である。
【図２】 図１の外部出力映像信号処理装置のレベルシフト回路の回路図である。
【図３】 従来の実施形態の外部出力映像信号処理装置のブロック図である。
【図４】 図３の外部出力映像信号処理装置のより詳しいブロック図である。
【符号の説明】
１０，１０’：システム制御系、１１：ＤＳＰ、１２：抵抗、１３：インピーダンス変換回路
２０，２０’：映像信号処理回路、２１：レベルシフト回路、２２：後段処理回路、２３：クランプ回路
３０：カップリングコンデンサ
Claims (1)
- シンクチップレベルやペデスタルレベルが所定値に固定された映像信号を電流信号で出力するＤＳＰと、該電流信号を電圧信号に変換する抵抗と、該電圧信号に変換された映像信号を直接入力してそのレベルを調整するレベルシフト回路と、該レベルシフト回路から出力する映像信号を入力しそのｐ−ｐ値を所定値に制御して出力する後段処理回路とを有することを特徴とする外部出力映像信号処理装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003102590A JP4351857B2 (ja) | 2003-04-07 | 2003-04-07 | 外部出力映像信号処理装置 |
| US10/820,362 US7250986B2 (en) | 2003-04-07 | 2004-04-07 | External output video signal processor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003102590A JP4351857B2 (ja) | 2003-04-07 | 2003-04-07 | 外部出力映像信号処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004312329A JP2004312329A (ja) | 2004-11-04 |
| JP4351857B2 true JP4351857B2 (ja) | 2009-10-28 |
Family
ID=33095302
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003102590A Expired - Fee Related JP4351857B2 (ja) | 2003-04-07 | 2003-04-07 | 外部出力映像信号処理装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7250986B2 (ja) |
| JP (1) | JP4351857B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7345714B2 (en) * | 2005-01-13 | 2008-03-18 | National Semiconductor Corporation | Video signal clamp |
| TW200803539A (en) * | 2006-06-02 | 2008-01-01 | Beyond Innovation Tech Co Ltd | Signal level adjusting apparatus |
| CN104780318B (zh) * | 2015-04-27 | 2017-07-25 | 吉林大学 | 模拟视频信号采集系统 |
| JP6592978B2 (ja) * | 2015-06-12 | 2019-10-23 | 富士電機株式会社 | スイッチング電源用制御ｉｃにおける入力前置回路および該入力前置回路を有するスイッチング電源制御装置 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5379075A (en) * | 1992-02-04 | 1995-01-03 | Sony Corporation | Video signal AGC circuit for adjusting the sync level of a video signal |
| JP3384045B2 (ja) | 1993-07-27 | 2003-03-10 | ソニー株式会社 | シンクチップクランプ／同期分離回路 |
| US5570090A (en) * | 1994-05-23 | 1996-10-29 | Analog Devices, Incorporated | DAC with digitally-programmable gain and sync level generation |
| KR0155616B1 (ko) * | 1995-06-30 | 1998-11-16 | 문정환 | 영상 신호 클램프 회로 |
| US5798802A (en) * | 1996-01-31 | 1998-08-25 | Deutsche Itt Industries Gmbh | Video signal clamping circuit |
| JPH10191101A (ja) * | 1996-12-25 | 1998-07-21 | Mitsubishi Electric Corp | 映像信号用クランプ回路および複合映像信号合成回路 |
| KR100207713B1 (ko) * | 1997-01-17 | 1999-07-15 | 윤종용 | 아날로그-디지탈 변환기의 top 전압을 이용한 agc 회로 |
| US6633340B1 (en) * | 1999-09-12 | 2003-10-14 | Matsushita Electric Industrial Co., Ltd. | Video signal processor |
| US7023497B2 (en) * | 2002-07-31 | 2006-04-04 | Texas Instruments Incorporated | Clamping circuit with wide input dynamic range for video or other AC coupled signals |
-
2003
- 2003-04-07 JP JP2003102590A patent/JP4351857B2/ja not_active Expired - Fee Related
-
2004
- 2004-04-07 US US10/820,362 patent/US7250986B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20040196409A1 (en) | 2004-10-07 |
| US7250986B2 (en) | 2007-07-31 |
| JP2004312329A (ja) | 2004-11-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3292167B2 (ja) | 差動入力インターフェイス | |
| EP1006650A2 (en) | BTL amplifier apparatus | |
| JP4351857B2 (ja) | 外部出力映像信号処理装置 | |
| JPS5972871A (ja) | 固体ビデオカメラの低輝度時雑音低減装置 | |
| JP4294721B2 (ja) | 映像信号出力回路およびこれを有する半導体集積回路 | |
| US20060285700A1 (en) | Anti-pop driver circuit | |
| JP4370156B2 (ja) | 映像信号出力回路 | |
| JP4932573B2 (ja) | オーディオ再生装置 | |
| US11258250B2 (en) | Over current protection with improved stability systems and methods | |
| US20060285702A1 (en) | Multi-mode driver circuit | |
| JP5113503B2 (ja) | 映像出力回路 | |
| JP2007165943A (ja) | ディジタルテレビ | |
| JP5182891B2 (ja) | オーディオデバイス | |
| TW201919337A (zh) | 具有高通濾波器的電路 | |
| JP4353841B2 (ja) | ショック音抑制回路 | |
| JP2006325262A (ja) | リミッタ制御装置及びリミッタ制御方法 | |
| JP2004274434A (ja) | 映像信号補正回路 | |
| KR100585072B1 (ko) | 클램프 펄스 발생 기능을 갖는 비디오 프리앰프 회로 | |
| US20050135638A1 (en) | Sound output method and apparatus | |
| KR0138101Y1 (ko) | 모노 모델의 사운드 강조 회로 | |
| JP2010148182A (ja) | バイアス電圧生成回路、それを用いたオーディオ信号処理回路および電子機器 | |
| JP2012160811A (ja) | オーディオ装置 | |
| JP2008054320A (ja) | スイッチング増幅器のｄｃカップリングキャパシタンスを減少させるための方法、装置及びシステム | |
| JP2008193352A (ja) | マイクロホン用フィルタ回路及びこれを用いたマイクロホン用信号制御回路 | |
| JP2006080926A (ja) | ミュート回路及びそれを備えた信号出力装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060308 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080918 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081021 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081222 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090715 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090727 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120731 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4351857 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120731 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150731 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |