JPH10191101A - 映像信号用クランプ回路および複合映像信号合成回路 - Google Patents

Abstract

(57)【要約】 【課題】 クランプパルスが抜け落ちた時でも複合映像
信号の信号レベルが大きく狂うことがない映像信号用ク
ランプ回路を提供する。 【解決手段】 パルス入力端子にクランプパルスを受け
ないときは、複合映像信号の水平同期信号の先端を第１
の基準電位にクランプし、複合映像信号を出力端子に出
力するシンクチップクランプ回路と、パルス入力端子に
クランプパルスを受けた時は、映像信号入力端子に受け
た複合映像信号のペデスタルＤＣ電位を第２の基準電位
にクランプし、複合映像信号を出力端子に出力するペデ
スタルクランプ回路と、シンクチップクランプ回路から
の第１の基準電位の出力信号とペデスタルクランプ回路
からの第２の基準電位の出力信号に基づいて複合映像信
号のＤＣ出力レベルを補正する直流電位補正回路とを有
するように構成される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、例えば、テレビ
ジョン信号（複合映像信号）とマイクロコンピュータか
らの信号（複合映像信号）とをスーパーポーズするため
のテレビジョン信号合成回路等に使用されるクランプ回
路に関するものであり、特に複合映像信号に対するクラ
ンプパルスの一部が抜け落ちる場合でも使用できるクラ
ンプ回路に関するものである。さらに、詳細に説明すれ
ば、クランプパルスが入力したときはペデスタルクラン
プ回路と同等の機能をもって動作し、クランプパルスが
入力しないとき（抜け落ちた場合を含む）はシンクチッ
プクランプ回路と同等の機能をもって動作するクランプ
回路に関するものである。

【０００２】

【従来の技術】複合映像信号（コンポジットビデオ信
号）を処理する際、複合映像信号はその情報、特に輝度
信号（明暗）によって平均電位が変わるので、クランプ
回路を用いて直流電位を一定にするクランプ処理が施さ
れる。このクランプ処理は、一般に２種類ある。一つ
は、シンクチップ（シンク部分の先端）レベルを一定の
直流電位（シンクチップ直流（ＤＣ）電位）に保つシン
クチップクランプ処理である。もう一方は、複合映像信
号のペデスタルレベルを一定の直流電位（ペデスタル直
流（ＤＣ）電位）に保つペデスタルクランプ処理であ
る。

【０００３】まず、これら２種類のクランプ処理を説明
する前に、シンクチップＤＣ電位、およびペデスタルＤ
Ｃ電位については図９を用いて説明する。図９は複合映
像信号とクランプパルスのタイミング関係を示す。図９
（ａ）は複合映像信号を示し、複合映像信号は、１水平
期間に、少なくとも水平同期パルス期間、ペデスタル期
間（カラーバーストを含む）、および映像信号期間（図
示、ギザギザにて示す部分）を有している。

【０００４】複合映像信号の最低電位は、記号Ａで示す
ように、水平同期パルスの部分すなわち、シンクと呼ば
れる部分であり、このシンクの部分がシンクチップレベ
ルであり、その直流電位をシンクチップＤＣ電位とい
う。一方、記号Ｂで示す中央の直流レベルがペデスタル
レベルであリ、その直流電位をペデスタルＤＣ電位とい
う。図９（ｂ）はクランプパルスを示す図である。クラ
ンプパルスは複合映像信号をクランプする部分で発生さ
れ、一般に、ペデスタルＤＣ電位を検出するために使用
される。

【０００５】以下、シンクチップクランプ処理について
説明する。この処理は、一般にピークホールド回路を用
いてシンク先端を一定に保つような回路が用いられ、例
えば図１０に示す回路で構成される。図１０において２
７はＮＰＮトランジスタ（Ｔｒ１）、２８は直流（Ｄ
Ｃ）バイアス源（その電位はＶsync）、２９はホ−ルド
用コンデンサ（Ｃ１）、３０はディスチャージ用抵抗
（Ｒ１）である。

【０００６】このように構成されたシンクチップクラン
プ回路は次のように動作する。入力端に入力される複合
映像信号のシンクチップＤＣ電位が、Ｖsync（ＤＣバイ
アス源２８からの直流電位）−Ｖbe（トランジスタ２７
のベース・エミッタ間電圧であり、約０．７Ｖ）より低
い時、トランジスタ２７は導通状態であり、急速にホ−
ルド用コンデンサ２９を充電する。この充電は、複合映
像信号におけるシンクチップのタイミング、つまり水平
同期パルス期間において、出力端における複合映像信号
のシンクチップＤＣ電位が［Ｖsync−Ｖbe］になり、ト
ランジスタ２７が非導通状態になるまで続く。従って、
出力端からは、シンクチップＤＣ電位が［Ｖsync−Ｖb
e］にされ、この電位を基準にした複合映像信号が出力
される。

【０００７】一方、入力端に入力される複合映像信号の
シンクチップＤＣ電位が、［Ｖsync−Ｖbe］より高い場
合、トランジスタ２７は非導通状態であるので、コンデ
ンサ２９の電荷は抵抗３０によってシンクチップＤＣ電
位が［Ｖsync−Ｖbe］になるまで放電される。従って、
出力端からは、シンクチップＤＣ電位が［Ｖsync−Ｖb
e］にされ、この電位を基準にした複合映像信号が出力
される。このようにしてシンクチップＤＣ電位は、一定
の電位［Ｖsync−Ｖbe］に収束され、この一定の電位
［Ｖsync−Ｖbe］を基準にした複合映像信号が出力端か
ら出力される。なお、トランジスタ２７の代わりにダイ
オードを使用した回路を用いてもよい。

【０００８】次に、ペデスタルクランプ処理について説
明する。この処理は、複合映像信号のペデスタル期間に
パルスが発生するクランプパルスを受け、このクランプ
パルスのパルス期間に複合映像信号の直流電位をモニタ
し、そのモニタした電位を一定に保つように処理するも
のであり、例えば、図１１に示す回路にて構成される。

【０００９】図１１において、３１は一対のＰＮＰトラ
ンジスタによるカレントミラー回路、３２は一対のＮＰ
Ｎトランジスタによる差動対トランジスタ、３３はクラ
ンプの基準電位Ｖpedを発生する基準電源、３４は定電
流源である。上記したカレントミラー回路３１、差動対
トランジスタ３２および定電流源３４で比較回路が構成
される。３５は一対のＰＮＰトランジスタによる差動対
トランジスタ、３６は定電流源、３７は一対のＮＰＮト
ランジスタによるカレントミラーである。上記した差動
対トランジスタ３５、定電流源３６およびカレントミラ
ー３７で差動増幅回路が構成される。３８はＤＣバイア
ス源、３９は抵抗、４０はサンプルホールド用のコンデ
ンサ、４１はＮＰＮトランジスタによるエミッタフォロ
ワトランジスタである。

【００１０】カレントミラー回路３１、差動対トランジ
スタ３２、定電流源３４で構成される比較回路は、入力
端に入力され、エミッタフォロワトランジスタ４１を介
して入力される複合映像信号のペデスタルＤＣ電位と基
準電源３３の基準電位Ｖpedとの電位差を検出する。こ
の比較回路はスイッチ１６を有し、このスイッチ１６の
オン／オフ動作により活性化／非活性化ガ制御される。
つまり、スイッチ１６に入力されるクランプパルスがハ
イレベルのとき（パルス期間）のみスイッチ１６がオン
し、比較回路が活性状態とされる。

【００１１】クランプパルスによりスイッチ１６がオン
されている時、比較回路は、入力される複合映像信号の
ペデスタルＤＣ電位と基準電源３３の基準電位Ｖｐｅｄ
とを比較し、その比較結果に基づいてコンデンサ４０を
充放電し、コンデンサ４０の電位を基準電位Ｖｐｅｄに
基づいた電位に保持する。一方、クランプパルスのパル
スが来ず、スイッチ１６がオフの時は、比較回路が非活
性状態であり、すなわち動作しないので、コンデンサ４
０の電位はそれまでの値を保持する。

【００１２】また、差動対トランジスタ３５、定電流源
３６およびカレントミラー３７により構成された差動増
幅回路は、コンデンサ４０に保持された電位により抵抗
３９に流れる電流を制御し、出力端に現れる直流電位を
制御する。今、仮に、入力端およびエミッタフォロワト
ランジスタ４１を介して入力された複合映像信号のペデ
スタルＤＣ電位が基準電位Ｖpedに比べて高いと、コン
デンサ４０は放電するため、コンデンサ４０の電位が低
くなる。すると、このコンデンサ４０の電位はＤＣバイ
アス源３８の基準電位より低くなり、差動増幅回路のカ
レントミラー３７は、抵抗３９の方から電流を引き抜く
ように働く。その結果、出力端のペデスタルＤＣ電位は
下がる。

【００１３】一方、入力端およびエミッタフォロワトラ
ンジスタ４１を介して入力された複合映像信号のペデス
タルＤＣ電位が基準電位Ｖpedに比べて低いと、コンデ
ンサ４０は充電され、差動増幅回路のカレントミラー３
７は、抵抗３９へ電流を流すため、出力端のペデスタル
ＤＣ電位は上がる。このようなフィードバック動作の結
果、出力端における複合映像信号のペデスタルＤＣ電位
は基準電位Ｖpedと一致するようになり、基準電位Ｖped
を基準にした複合映像信号が出力端から出力される。

【００１４】

【発明が解決しようとする課題】しかるに、シンクチッ
プクランプ処理では、クランプパルスを必要とせず、複
合映像信号を処理するシステムとして簡略化できるもの
の、複合映像信号がテレビジョン信号のように伝送され
てくるものであると、伝送状態の良否や種々の信号処理
回路によって、シンク縮みや伸び、つまり、入力される
複合映像信号のシンクチップＤＣ電位とペデスタルＤＣ
電位との間の電位差が小さくなったり大きくなったりす
ることがあり、ペデスタルＤＣ電位が変化してしまう。
その結果、本来の明暗を表すペデスタルの位置などにエ
ラーが生じてしまう。

【００１５】一方、ペデスタルクランプ処理では、ペデ
スタルＤＣ電位をクランプするため、クランプパルスが
正確に出力されている以上、ペデスタルの位置などにエ
ラーが生じることはないが、クランプパルスを必ず必要
とするため、クランプバルスにぬけが生じた場合、精度
が落ちるとともに、複合映像信号を処理するシステムに
おいては、クランプパルスを発生させず複合映像信号を
処理するモードを有しているものには適用できない。

【００１６】本発明は、上記した点に鑑みてなされたも
のであり、クランプパルスが正確に出力されている場合
は、ペデスタルクランプ処理を行い、精度の高いクラン
プ処理が行なえ、クランプパルスのパルスが抜けた場合
にはシンクチップクランプ処理を行い、ペデスタルクラ
ンプ処理の弱点を補うクランプ回路を得ることを目的と
するものである。

【００１７】本発明の第２の目的は、クランプパルスが
出力されて複合映像信号を処理するモードおよびクラン
プパルスが出力されず複合映像信号を処理するモードを
有するシステムにおいても精度よくクランプ処理が行な
えるクランプ回路を得ることである。

【００１８】本発明の第３の目的は、一つのサンプルホ
ールド用コンデンサにてペデスタルクランプ処理および
シンクチップクランプ処理を行なえ、半導体集積回路装
置に適したクランプ回路を得ることである。

【００１９】

【課題を解決するための手段】この発明の映像信号用ク
ランプ回路は、水平同期信号、ペデスタルおよび映像信
号を含む複合映像信号が入力される映像信号入力端と、
クランプパルスが入力されるクランクパルス入力端と、
複合映像信号を出力する出力端と、映像信号入力端から
の映像信号および補正制御信号を受け、受けた補正映像
信号に基づいて受けた複合映像信号の直流電位を補正し
て上記出力端に補正された複合映像信号を出力する直流
電位補正回路と、この直流電位補正回路からの複合映像
信号と第１の基準電位とを受け、直流電位補正回路に対
する補正信号を出力するシンクチップクランプ処理を行
なうための第１の処理回路と、直流電位補正回路からの
複合映像信号と第２の基準電位とパルス入力端子からの
クランプパルスを受け、直流電位補正回路に対する補正
信号を出力するペデスタルクランプ処理を行なうための
第２の処理回路とを有するように構成される。

【００２０】さらに、この発明の映像信号用クランプ回
路における直流電位補正回路は、映像信号入力端に接続
される非反転入力ノードと、サンフルホールドコンデン
サが接続されるサンプルホールド電位点に接続される反
転入力ノードとを有する差動増幅回路を備え、第１の処
理回路は、直流電位補正回路の出力ノードに接続される
第１の入力ノードと、第１の基準電位を受ける第２の入
力ノードとを有する比較回路を備え、出力ノードがサン
プルホールド電位点に接続され、第２の処理回路は、直
流電位補正回路の出力ノードに接続される第１の入力ノ
ードと、第２の基準電位を受ける第２の入力ノードとを
有し、クランプパルスに基づき活性／非活性状態が制御
される比較回路を備え、出力ノードがサンプルホールド
電位点に接続されるように構成される。

【００２１】さらに、この発明の発明の映像信号用クラ
ンプ回路における直流電位補正回路は、ベース電極に複
合映像信号が入力される第１のトランジスタおよびベー
ス電極に第１および第２の処理回路の出力が入力される
第２のトランジスタを有する第１の差動対トランジス
タ、第２のトランジスタに対する負荷抵抗、並びに第２
のトランジスタの出力を得るエミッタフォロワトランジ
スタを備え、第１の処理回路は、エミッタフォロワトラ
ンジスタの出力がベース電極に入力される第３のトラン
ジスタおよび第１の基準電位がベース電極に入力される
第４のトランジスタを有する第２の差動対トランジス
タ、この第２の差動対トランジスタの共通エミッタ接続
点に接続される定電流源、第２の差動対トランジスタの
コレクタ電極にそれぞれコレクタ電極が接続される一対
のトランジスタを有する第１のカレントミラー回路、並
びにこの第１のカレントミラー回路の出力で動作するス
イッチを備え、このスイッチから第１の処理回路の出力
が得られ、第２の処理回路は、エミッタフォロワトラン
ジスタの出力がベース電極に入力される第５のトランジ
スタと第２の基準電位がベース電極に入力される第６の
トランジスタを有する第３の差動対トランジスタ、この
第３の差動対トランジスタの共通得ミッタ接続点に接続
され、クランプパルスに応じて導通／非導通が制御され
る第１のスイッチと、２つのトランジスタ対を有し、一
方のトランジスタ対の一方のトランジスタのコレクタ電
極が第３の差動対トランジスタの一方のトランジスタの
コレクタ電極に接続され、他方のトランジスタ対の一方
のトランジスタのコレクタ電極が第３の差動対トランジ
スタの他方のトランジスタのコレクタ電極に接続される
第２のカレントミラー回路、第２のカレントミラー回路
の２つのトランジスタ対の他方のトランジスタのコレク
タ電極それぞれにコレクタ電極ガ接続される１対のトラ
ンジスタを有する第３のカレントミラー回路を備え、こ
の第３のカレントミラー回路から第２の処理回路の出力
が得られるように構成される。

【００２２】さらに、この発明の映像信号用クランプ回
路における直流電位補正回路における第１の基準電位
は、第２の基準電位から入力される複合映像信号の標準
シンク長を引いた電位よりも低い電位であるように構成
される。

【００２３】さらに、この発明の映像信号用クランプ回
路は、補正制御信号に基づいて入力された複合映像信号
の直流電位を補正して補正された複合映像信号として出
力する直流電位補正回路と、クランプパルスの有無を検
出し、クランプバルス有無信号を出力するクランプパル
ス有無判別回路と、このクランプパルス有無判別回路か
らのクランプパルス有無信号を受け、受けたクランプパ
ルス有無信号が無しを意味すると活性状態とされ、上記
直流電位補正回路から出力された複合映像信号の最も低
い電位を検知し、この検知された電位を第１の基準電位
にクランプして補正制御信号として直流電位補正回路に
出力するシンクチップクランプ処理を行なうための第１
の処理回路と、クランプパルスを受け、入力された複合
映像信号におけるクランプパルスのパルス期間の電位を
検知し、この検知された電位を第２の基準電位にクラン
プして補正制御信号として直流電位補正回路に出力する
ペデスタルクランプ処理を行なうように構成される。

【００２４】さらに、この発明の映像信号用クランプ回
路における直流電位補正回路は、映像信号入力端に接続
される非反転入力ノードと、サンフルホールドコンデン
サが接続されるサンプルホールド電位点に接続される反
転入力ノードとを有する差動増幅回路を備え、第１の処
理回路は、直流電位補正回路の出力ノードに接続される
第１の入力ノードと、第１の基準電位を受ける第２の入
力ノードとを有し、クランプパルス有無判別回路からの
クランプパルス有無信号に基づき活性／非活性状態が制
御される比較回路を備え、出力ノードがサンプルホール
ド電位点に接続され、第２の処理回路は、直流電位補正
回路の出力ノードに接続される第１の入力ノードと、第
２の基準電位を受ける第２の入力ノードとを有し、クラ
ンプパルスに基づき活性／非活性状態が制御される比較
回路を備え、出力ノードがサンプルホールド電位点に接
続されるように構成される。

【００２５】さらに、この発明の映像信号用クランプ回
路における直流電位補正回路は、ベース電極に複合映像
信号が入力される第１のトランジスタおよびベース電極
に第１および第２の処理回路の出力が入力される第２の
トランジスタを有する第１の差動対トランジスタ、第２
のトランジスタに対する負荷抵抗、並びに第２のトラン
ジスタの出力を得るエミッタフォロワトランジスタを備
え、第１の処理回路は、エミッタフォロワトランジスタ
の出力がベース電極に入力される第３のトランジスタお
よび第１の基準電位がベース電極に入力される第４のト
ランジスタを有する第２の差動対トランジスタ、この第
２の差動対トランジスタの共通エミッタ接続点に接続さ
れる定電流源、この定電流源と直列に接続され、クラン
プパルス有無判別回路からのクランプパルス有無信号に
基づき導通非導通状態が制御される第１のスイッチ、第
２の差動対トランジスタのコレクタ電極にそれぞれコレ
クタ電極が接続される一対のトランジスタを有する第１
のカレントミラー回路、並びにこの第１のカレントミラ
ー回路の出力で動作する第２のスイッチを備え、この第
２のスイッチから第１の処理回路の出力が得られ、第２
の処理回路は、エミッタフォロワトランジスタの出力が
ベース電極に入力される第５のトランジスタと第２の基
準電位がベース電極に入力される第６のトランジスタを
有する第３の差動対トランジスタ、この第３の差動対ト
ランジスタの共通得ミッタ接続点に接続され、クランプ
パルスに応じて導通／非導通が制御される第１のスイッ
チと、２つのトランジスタ対を有し、一方のトランジス
タ対の一方のトランジスタのコレクタ電極が第３の差動
対トランジスタの一方のトランジスタのコレクタ電極に
接続され、他方のトランジスタ対の一方のトランジスタ
のコレクタ電極が第３の差動対トランジスタの他方のト
ランジスタのコレクタ電極に接続される第２のカレント
ミラー回路、第２のカレントミラー回路の２つのトラン
ジスタ対の他方のトランジスタのコレクタ電極それぞれ
にコレクタ電極ガ接続される１対のトランジスタを有す
る第３のカレントミラー回路を備え、この第３のカレン
トミラー回路から第２の処理回路の出力が得られるよう
に構成される。

【００２６】さらに、この発明の映像信号用クランプ回
路におけるクランプパルス有無判別回路は、ベース電極
にクランプパルスが入力されるトランジスタ、このトラ
ンジスタのコレクタ電極とエミッタ電極間に設けられた
コンデンサ、このコンデンサに接続された定電流源、コ
ンデンサの電圧がベース電極に入力される第７のトラン
ジスタと第３の基準電位がベース電極に入力される第８
のトランジスタを有する第４の差動対トランジスタ、こ
の差動対トランジスタの共通エミッタ接続点に接続され
る定電流源、並びに第８のトランジスタのコレクタ電極
に接続される出力ノードとを備えるように構成される。

【００２７】さらに、この発明の映像信号用クランプ回
路における第１の基準電位は、第２の基準電位から入力
される複合映像信号の標準シンク長を引いた電位である
ように構成される。

【００２８】さらに、この発明の発明の複合映像信号合
成回路は、主たる複合映像信号を受けるとともにクラン
クパルスを受け、クランプパルスの入力がない時、直流
電位が第１の基準電位を基準にした主たる複合映像信号
を出力し、クランクパルスのパルスを受けると直流電位
が第２の基準電位を基準にした主たる複合映像信号を出
力する第１のクランプ回路と、従たる複合映像信号を受
けるとともにクランクパルスを受け、クランクパルスの
パルスを受けると直流電位が第２の基準電位を基準にし
た従たる複合映像信号を出力する第２のクランプ回路
と、第１および第２のクランプ回路からの主および従た
る複合映像信号を受けるとともに切替信号を受け、切替
信号に基づいて受けた主および従たる複合映像信号を選
択的に出力する切替回路を備えるように構成される。

【００２９】さらに、この発明の複合映像信号合成回路
における第１のクランプ回路および第２のクランプ回路
は、上記のいずれかの映像信号用クランプ回路によって
構成される。

【００３０】

【発明の実施の形態】

実施の形態１．図１は本発明の実施の形態１のクランプ
回路を示す図である。図１において、１００は非反転入
力ノードが複合映像信号が入力される入力端に接続さ
れ、反転入力端がサンプルホールド電位点に接続され、
出力ノードが出力端に接続される直流電位補正回路であ
り、反転入力ノードに入力される上記サンプルホールド
電位点の直流電位に基づいて非反転入力ノードに入力さ
れる複合映像信号の直流電位をクランプし、この直流電
位がクランプされた複合映像信号を出力ノードに出力す
るものであり、例えば差動増幅回路によって構成されて
いる。

【００３１】２００は第１の入力ノードが上記直流電位
補正回路１００の出力ノードに接続され、第２の入力ノ
ードが第１の基準電源１０に接続され、出力ノードが上
記サンプルホールド電位点に接続される第１の処理回路
である。この第１の処理回路は、第１の入力ノードに入
力される上記直流電位補正回路１００からの出力と第２
の入力ノードに入力される第１の基準電源１０からの第
１の基準電位（シンクチップクランプ用基準電位）Ｖsy
ncとを比較する。この比較結果に基づいた値からなる得
られる電位を上記サンプルホールド電位点に出力し、シ
ンクチップクランプ処理を行なう。この第１の処理回路
２００は、例えば比較回路によって構成されている。な
お、第１の基準電源１０は一般に知られている定電圧発
生回路によって構成され、第１の基準電源１０からの第
１の基準電位Ｖsyncは、複合映像信号におけるシンクチ
ップＤＣ電位に基づいて設定される。

【００３２】３００は第１の入力ノードが上記直流電位
補正回路１００の出力ノードに接続され、第２の入力ノ
ードが第２の基準電源１４に接続され、出力ノードがサ
ンプルホールド電位点に接続され、制御ノードがクラン
プパルスが入力されるクランプパルス入力端に接続され
る第２の処理回路である。第２の処理回路制御はノード
に入力されるクランプパルスのパルスを受けて活性状態
にされ、第１の入力ノードに入力される上記直流電位補
正回路１００からの出力と第２の入力ノードに入力され
る第２の基準電源１４からの第２の基準電位（ペデスタ
ルクランプ用基準電位）Ｖpedとを比較し、この比較結
果に基づいて得られる電位を上記サンプルホールド電位
点に出力し、ペデスタルクランプ処理を行なう。この第
２の処理回路は、例えばクランプパルスによって活性／
非活性状態が制御される比較回路によって構成される。
なお、第２の基準電源１４は一般に知られている定電圧
発生回路によって構成され、第２の基準電源１４の第１
の基準電位Ｖpedは、複合映像信号におけるペデスタル
ＤＣ電位に基づいて設定される。

【００３３】また、これら直流電位補正回路１００と第
１および第２の処理回路２００、３００は１つの半導体
集積回路装置に設けられる。さらに、第１および第２の
基準電源１０、１４も併せて半導体集積回路に設けても
良い。１５は一方の電極がサンプルホールド電位点に接
続され、他方の電極が接地電位点に接続されるサンプル
ホールド用コンデンサで、上記直流電位補正回路１００
と第１および第２の処理回路２００、３００が設けられ
る半導体集積回路装置とは別に外付けとして設けられ
る。

【００３４】次に、このクランプ回路の動作を説明す
る。入力端から入力された複合映像信号を受けた直流電
位補正回路１００は、反転入力ノードに入力されるサン
プルホールド電位点の直流電位に基づいて直流電位をク
ランプし、この直流電位がクランプされた複合映像信号
を出力ノードに出力し、複合映像信号の全体的なＤＣレ
ベルを補正する。直流電位補正回路１００の出力信号は
第１の処理回路２００および第２の処理回路３００に入
力されると共に出力端に出力される。

【００３５】第１の処理回路２００に入力された直流電
位補正回路１００の出力信号である複合映像信号は、第
１の基準電源１０の第１の電位Ｖsyncと第１の処理回路
２００にて比較される。その結果、第１の処理回路２０
０は、サンプルホールド電位点のサンプルホールド用コ
ンデンサ１５の直流電圧を制御し、複合映像信号のシン
クチップＤＣ電位を第１の基準電源１０の第１の基準電
位Ｖsyncに一致させるように動作する。一方、第２の処
理回路３００においては、クランプパルスのパルスを受
けると、入力された直流電位補正回路１００の出力信号
である複合映像信号と、第２の基準電源１４の第２の基
準電位Ｖpedとを比較する。その結果、第２の処理回路
３００は、サンプルホールド電位点のサンプルホールド
用コンデンサ１５の直流電圧を制御し、複合映像信号の
ペデスタルＤＣ電位を第２の基準電源１４の第２の基準
電位Ｖpedに一致させるように動作する。なお、クラン
プパルスのパルスを受けない時は、第２の処理回路３０
０は非活性状態であるため、サンプルホールド電位点に
何等影響を受けない。

【００３６】従って、このように構成されたクランプ回
路にあっては、クランプパルス入力端にクランプパルス
のパルスが入力されると、第２の処理回路３００は、直
流電位補正回路１００の出力信号である複合映像信号の
ペデスタルＤＣ電位が第２の基準電源１４の第２の基準
電位Ｖpedに一致するようにサンプルホールド用コンデ
ンサ１５をチャージ又はディスチャージさせ、サンプル
ホールド電位点に所定の電位を出力する。そして、この
サンプルホールド電位点に現れた電位に基づいて、直流
電位補正回路１００が入力複合映像信号のペデスタルＤ
Ｃ電位をクランプして出力端に出力する。その結果、出
力端における複合映像信号のペデスタルＤＣ電位は第２
の基準電位Ｖpedと一致するようになり、第２の基準電
位Ｖpedを基準にした複合映像信号が出力端から出力さ
れる。

【００３７】一方、クランプパルスのパルスが入力しな
い時、第２の処理回路３００は非活性状態であるため、
サンプルホールド電位点に何等影響を及ぼさない。この
ため、第１の処理回路２００は、直流電位補正回路１０
０の出力信号である複合映像信号のシンクチップＤＣ電
位が第１の基準電源１０の第１の基準電位Ｖsyncに一致
するようにサンプルホールド用コンデンサ１５をチャー
ジ又はディスチャージし、サンプルホールド電位点を所
定の電位にする。そして、このサンプルホールド電位点
に現れた電位に基づいて、直流電位補正回路１００が入
力複合映像信号のシンクチップＤＣ電位をクランプして
出力端に出力する。その結果、出力端における複合映像
信号のシンクチップＤＣ電位は第１の基準電位Ｖsyncと
一致するようになり、第１の基準電位Ｖsyncを基準にし
た複合映像信号が出力端から出力される。

【００３８】次に、図１に示したクランプ回路における
直流電位補正回路１００、第１および第２の処理回路２
００、３００の具体的一例を図２に基づいて説明する。
図２において、１は一対のＮＰＮトランジスタＴｒ１、
Ｔｒ２と抵抗Ｒ１、Ｒ２により構成される差動対トラン
ジスタである。ＮＰＮトランジスタＴｒ１のベース電極
は直流電位補正回路１００の非反転入力ノードに接続さ
れ、複合映像信号が入力される入力端に接続される。Ｎ
ＰＮトランジスタＴｒ１のコレクタ電極は電源電位ノー
ドＶccに接続され、エミッタ電極は抵抗Ｒ１の一端に接
続される。ＮＰＮトランジスタＴｒ２のベース電極は直
流電位補正回路１００の反転入力ノードに接続され、サ
ンプルホールド用コンデンサ１５の一方の電極が接続さ
れるサンプルホールド電位点に接続される。ＮＰＮトラ
ンジスタＴｒ２のコレクタ電極は負荷抵抗２を介して電
源電位ノードＶccに接続され、エミッタ電極は抵抗Ｒ２
の一端に接続される。抵抗Ｒ１、Ｒ２の他端同士は共通
接続され、定電流源Ｉ１を介して接地電位ノードに接続
される。これら差動対トランジスタ１、負荷抵抗２およ
び定電流源Ｉ１によって差動増幅回路が構成される。

【００３９】３はこの差動増幅回路の出力を取り出すた
めのＮＰＮトランジスタによるエミッタフォロワで、ベ
ース電極がＮＰＮトランジスタＴｒ２のコレクタ電極に
接続され、コレクタ電極が電源電位ノードＶccに接続さ
れ、エミッタ電極が直流電位補正回路１００の出力ノー
ドに接続されるとともに抵抗Ｒ３を介して接地電位ノー
ドに接続される。エミッタフォロア３と抵抗Ｒ３とによ
って出力バッフア回路を構成している。また、この出力
バッフア回路および上記差動増幅回路によって直流電位
補正回路１００を構成している。

【００４０】４は一対のＰＮＰトランジスタＴｒ３、Ｔ
ｒ４による差動対トランジスタである。ＰＮＰトランジ
スタＴｒ３のベース電極は第１の処理回路２００の第１
の入力ノードに接続され、直流電位補正回路１００の出
力ノードに接続される。ＰＮＰトランジスタＴｒ４のベ
ース電極は第１の処理回路２００の第２の入力ノードに
接続され、第１の基準電源１０に接続される。ＰＮＰト
ランジスタＴｒ３、Ｔｒ４のエミッタ電極は共通接続さ
れ、定電流源５を介して電源電位ノードＶccに接続され
る。

【００４１】６は一対のＮＰＮトランジスタＴｒ７、Ｔ
ｒ８によって構成されるカレントミラー回路である。Ｎ
ＰＮトランジスタＴｒ７のコレクタ電極はＰＮＰトラン
ジスタＴｒ３のコレクタ電極に接続され、エミッタ電極
は接地電位ノードに接続される。ＮＰＮトランジスタＴ
ｒ８のコレクタ電極はＰＮＰトランジスタＴｒ４のコレ
クタ電極に接続され、エミッタ電極は接地電位ノードに
接続され、ベース電極は自身のコレクタ電極に接続され
ると共にＮＰＮトランジスタＴｒ７のベース電極に接続
される。これら差動対トランジスタ４、定電流源５およ
びカレントミラー回路６によって比較回路を構成してい
る。

【００４２】９は飽和スイッチとなるＮＰＮトランジス
タである。ＮＰＮトランジスタ９のベース電極は比較回
路の出力ノード、つまり、ＰＮＰトランジスタＴｒ３の
コレクタ電極に接続される。ＮＰＮトランジスタ９のコ
レクタ電極は定電流源７を介して一端が電源電位ノード
Ｖccに接続されるとともに、第１の処理回路２００の出
力ノードに接続され、サンプルホールド電位点に接続さ
れる。ＮＰＮトランジスタ９のエミッタ電極は接地電位
ノードに接続される。これらＮＰＮトランジスタ９およ
び定電流源７によって出力バッフア回路を構成してい
る。また、この出力バッフア回路および上記比較回路に
よってシンクチップクランプ処理を行なう第１の処理回
路２００を構成している。

【００４３】１２は一対のＮＰＮトランジスタＴｒ５、
Ｔｒ６による差動対トランジスタである。ＮＰＮトラン
ジスタＴｒ５のベース電極は第２の処理回路３００の第
１の入力ノードに接続され、直流電位補正回路１００の
出力ノードに接続される。ＮＰＮトランジスタＴｒ６の
ベース電極は第２の処理回路３００の第２の入力ノード
に接続され、第２の基準電源１４に接続される。ＮＰＮ
トランジスタＴｒ５、Ｔｒ６のエミッタ電極は共通接続
され、スイッチ１６および定電流源１３の直列回路を介
して接地電位ノードに接続される。スイッチ１６は、例
えば、ＮＰＮトランジスタによって構成され、ベース電
極がクランプパルス入力端に接続されてクランプパルス
によってオン／オフ制御される。

【００４４】８は２対のＰＮＰトランジスタＴｒ９〜Ｔ
ｒ１２により構成されたカレントミラー回路である。Ｐ
ＮＰトランジスタＴｒ９〜Ｔｒ１２のエミッタ電極は電
源電位ノードＶccに接続される。ＰＮＰトランジスタＴ
ｒ９のコレクタ電極とベース電極とは共通接続されてＮ
ＰＮトランジスタＴｒ５のコレクタ電極に接続される。
ＰＮＰトランジスタＴｒ９はＮＰＮトランジスタＴｒ５
の負荷素子として機能する。ＰＮＰトランジスタＴｒ１
０のコレクタ電極とベース電極とは共通接続されてＮＰ
ＮトランジスタＴｒ６のコレクタ電極に接続される。Ｐ
ＮＰトランジスタＴｒ１０はＮＰＮトランジスタＴｒ６
の負荷素子として機能する。ＰＮＰトランジスタＴｒ１
１のベース電極はＰＮＰトランジスタＴｒ９のベース電
極に接続される。ＰＮＰトランジスタＴｒ９とＰＮＰト
ランジスタＴｒ１１は一つのカレントミラーを構成す
る。ＰＮＰトランジスタＴｒ１１のコレクタ電極は第２
の処理回路３００の出力ノードに接続され、サンプルホ
ールド電位点に接続される。ＰＮＰトランジスタＴｒ１
２のベース電極はＰＮＰトランジスタＴｒ１０のベース
電極に接続される。ＰＮＰトランジスタＴｒ１０とＰＮ
ＰトランジスタＴｒ１２は一つのカレントミラーを構成
する。これら差動対トランジスタ１２、スイッチ１６、
定電流源１３およびカレントミラー回路８のＰＮＰトラ
ンジスタＴｒ９、Ｔｒ１０によって、クランプパルスに
よって活性／非活性状態を制御される比較回路を構成し
ている。

【００４５】１１は一対のＮＰＮトランジスタＴｒ１
３、Ｔｒ１４によって構成されるカレントミラー回路で
ある。ＮＰＮトランジスタＴｒ１３、Ｔｒ１４のエミッ
タ電極は接地電位ノードに接続される。ＮＰＮトランジ
スタＴｒ１３のコレクタ電極はＰＮＰトランジスタＴｒ
１１のコレクタ電極に接続される。ＮＰＮトランジスタ
Ｔｒ１４のコレクタ電極とベース電極とは共通接続され
てＰＮＰトランジスタＴｒ１１のコレクタ電極に接続さ
れる。これらカレントミラー回路８のＰＮＰトランジス
タＴｒ１１、Ｔｒ１２およびカレントミラー回路１１に
よって出力バッフア回路を構成している。また、この出
力バッフア回路および上記比較回路によってペデスタル
クランプ処理を行なう第２の処理回路３００を構成して
いる。

【００４６】次に上記のように構成されたクランプ回路
の動作について説明する。複合映像信号は、入力端およ
び入力ノードを介して直流電位補正回路１００における
差動増幅回路のトランジスタＴｒ１のベース電極に入力
される。通常、差動増幅回路の利得は”１”程度で用い
られ、この実施例において”１”程度に設定されてい
る。一方、差動増幅回路のトランジスタＴｒ２のベース
電極に、第１および第２の処理回路１００および２００
からの出力信号（実際は、サンプルホールド用コンデン
サによって直流電位に変換される）がフィードバックさ
れ、このフィードバック信号により出力される複合映像
信号の直流電位が制御される。その様子を図３を用いて
説明する。

【００４７】図３は差動増幅回路のトランスファカーブ
を示す図である。図３の横軸は差動入力波形、すなわ
ち、トランジスタＴｒ１とトランジスタＴｒ２の各ベー
ス電極間の差電圧を示す。トランジスタＴｒ２のベース
電位は直流電圧であるので、実際には図３中に示すよう
にトランジスタＴｒ１のベース電極に入力される複合映
像信号のバイアス電位のみが変化した波形である。図３
の縦軸は電流分配率、すなわち、エミッタフォロワ３か
ら出力される複合映像信号波形のバイアス電位の高低を
示す。

【００４８】図３において、複合映像信号の直流電位
（トランジスタＴｒ１のベース電極への入力）とサンプ
ルホールド電位点の直流電位（トランジスタＴｒ２のベ
ース電極への入力）が変化すると、差動増幅回路のトラ
ンスファカーブが（ｉ）、（ii）、（iii）のように移
動する。トランスファカーブ（ii）の状態は、入力され
る複合映像信号の直流電位（シンクチップ直流電位又は
ペデスタル直流電位）とサンプルホールド電位点の直流
電位電位（第１又は第２の処理回路２００又は３００の
出力に基づく直流電位）とほぼ等しい状態である。すな
わち、電流分配率で言えば５０％となる。この図３より
分かるように、トランジスタＴｒ２のベース電極に入力
される直流電位を変化させることによって、出力端から
出力されるの複合映像信号の直流電圧レベルを変化させ
ることができる。

【００４９】このようなことを踏まえ、複合映像信号が
入力端に入力され、このクランプ回路にてクランプされ
て出力端から複合映像信号として出力される動作を説明
する。

【００５０】まず、クランプパルス入力端にクランプパ
ルスのパルスが入力しない時について説明する。この
時、第２の処理回路３００は非活性状態であり、サンプ
ルホールド電位点は何等影響を受けない。つまり、第２
の処理回路３００の出力ノードは電気的にフローティン
グの状態であり、本クランプ回路はシンクチップクラン
プ処理を行なう。

【００５１】すなわち、入力端から入力ノードを介して
差動増幅回路のトランジスタＴｒ１のベース電極に入力
された複合映像信号の直流電位と、差動増幅回路のトラ
ンジスタＴｒ２のベース電極に入力されたサンプルホー
ルド電位点に保持されている直流電位点との電圧差に応
じた電圧がエミッタフォロア３および抵抗Ｒ３からなる
出力バッファ回路から直流電位補正回路１００の出力ノ
ードに出力される。この直流電位補正回路１００の出力
ノードから出力された直流電位、つまり、出力端から出
力される複合映像信号の直流電位は、第１の処理回路２
００の第１の入力ノードに入力される。

【００５２】第１の処理回路２００は次のように動作す
る。第１の入力ノードを介して比較回路のトランジスタ
Ｔｒ３のベース電極に、直流電位補正回路１００の出力
ノードから出力された直流電位が入力され、第２の入力
ノードを介して比較回路のトランジスタＴｒ４のベース
電極に、第１の基準電源１０からの第１の基準電位Ｖsy
ncが入力される。従って、この比較回路は出力端から出
力される複合映像信号の直流電位と第１の基準電源１０
からの第１の基準電位Ｖsyncとを比較し、その比較結果
を出力ノードを介してサンプルホールド電位点に出力す
る。

【００５３】仮に、トランジスタＴｒ３のベース電位
（出力端から出力される複合映像信号の直流電位）≧ト
ランジスタＴｒ４のベース電位（第１の基準電源１０か
らの第１の基準電位Ｖsync）であれば、トランジスタＴ
ｒ３のコレクタ電流がトランジスタＴｒ７のコレクタ電
流より小さいため、飽和スイッチ９のトランジスタのベ
ース電極にはには電流が流れず、飽和スイッチ９のトラ
ンジスタは非動通状態になる。従ってサンプルホールド
用コンデンサ１５は、定電流源７によって徐々に充電さ
れ、サンプルホールド電位点の電位が上昇する。

【００５４】サンプルホールド電位点の電位の上昇に伴
い、トランジスタＴｒ２のベース電位が上昇し、トラン
ジスタＴｒ２の導通度が上がり、エミッタフォロアトラ
ンジスタ３の導通度が下がるため、直流電位補正回路１
００の出力ノードの直流電位、つまり出力される複合映
像信号の直流電位が徐々に下がる。この動作が継続され
ると、トランジスタＴｒ３のベース電極に入力される複
合映像信号のシンクの先端の電位（シンク直流電位）が
トランジスタＴｒ４のベース電位より下がる。

【００５５】すると、その瞬間、トランジスタＴｒ３の
コレクタ電流がトランジスタＴｒ７のコレクタ電流より
大きくなるため、飽和スイッチ９のトランジスタのベー
スに電流が流れ、飽和スイッチ９のトランジスタは導通
状態になり、サンプルホールド用コンデンサ１５は急速
に放電され、サンプルホールド電位点の電位は再び下が
る。この結果、トランジスタＴｒ２のベース電位は再び
下がり、直流電位補正回路１００の出力ノードの直流電
位は再び上昇する。以上のような動作を繰り返した結
果、直流電位補正回路１００の出力ノードの直流電位、
つまり、出力端から出力される複合映像信号のシンクチ
ップ直流電位は第１の基準電源１０からの第１の基準電
位Ｖsyncと同電位になる。

【００５６】ここで、複合映像信号のシンクチップ直流
電位がクランプされる条件を示す。複合映像信号のシン
ク以外の区間は、第１の処理回路２００のトランジスタ
Ｔｒ３のベース電位は常にトランジスタＴｒ４のベース
電位に比べて高い。従って、複合映像信号のシンク以外
の区間は、サンプルホールド用コンデンサ１５が定電流
源７によって充電され続ける。

【００５７】その充電された分を複合映像信号のシンク
チップの瞬間放電しなければならない。今、仮に、定電
流源７の定電流値＝１０μＡ、複合映像信号のシンク以
外の区間での充電時間＝６３．５μｓｅｃ、複合映像信
号のシンクチップでの放電時間＝５μｓｅｃとすると、
飽和スイッチ９のトランジスタの放電電流値の最小値は
１２７μＡ［＝（６３．５μｓｅｃ／５μｓｅｃ）×１
０μＡ］となる。

【００５８】従って、定電流源７の定電流値を１０μ
Ａ、飽和スイッチ９のトランジスタの放電電流値を１２
７μＡ以上に設定すれば、出力端から出力される複合映
像信号のシンクチップ直流電位は第１の基準電源１０か
らの第１の基準電位Ｖsyncと同電位になる。また、この
ように、小電流により、サンプルホールドコンデンサ１
５を充放電できるため、サンプルコンデンサ１５の容量
値を小さくでき、サンプルホールドコンデンサ１５を外
付けすることなく、本クランプ回路とともに半導体集積
回路内に組み込むことも可能である。

【００５９】次に、クランプパルス入力端にクランプパ
ルスのパルスが入力した時について説明する。この時、
第２の処理回路３００は、クランプパルスのパルスによ
ってスイッチ１６が導通状態にされるため、活性状態に
なる。従って、本クランプ回路はペデスタルクランプ処
理を行なう。

【００６０】すなわち、入力端から入力ノードを介して
差動増幅回路のトランジスタＴｒ１のベース電極に入力
された複合映像信号の直流電位と、差動増幅回路のトラ
ンジスタＴｒ２のベース電極に入力されたサンプルホー
ルド電位点に保持されている直流電位点との電圧差に応
じた電圧がエミッタフォロア３および抵抗Ｒ３からなる
出力バッファ回路から直流電位補正回路１００の出力ノ
ードに出力される。この直流電位補正回路１００の出力
ノードから出力された直流電位、つまり、出力端から出
力される複合映像信号の直流電位は、第２の処理回路３
００の第１の入力ノードに入力される。

【００６１】第２の処理回路３００は次のように動作す
る。第１の入力ノードを介して比較回路のトランジスタ
Ｔｒ５のベース電極に、直流電位補正回路１００の出力
ノードから出力された直流電位が入力され、第２の入力
ノードを介して比較回路のトランジスタＴｒ６のベース
電極に、第２の基準電源１４からの第２の基準電位Ｖpe
dが入力される。従って、この比較回路は出力端から出
力される複合映像信号の直流電位と第２の基準電源１４
からの第２の基準電位Ｖpedとを比較し、その比較結果
を出力ノードを介してサンプルホールド電位点に出力す
る。

【００６２】仮に、トランジスタＴｒ５のベース電位
（出力端から出力される複合映像信号の直流電位）≧ト
ランジスタＴｒ６のベース電位（第２の基準電源１４か
らの第２の基準電位Ｖped）であれば、トランジスタＴ
ｒ１１のコレクタ電流（トランジスタＴｒ９およびＴｒ
５のコレクタ電流と同じ）がトランジスタＴｒ１３のコ
レクタ電流（トランジスタＴｒ１４、Ｔｒ１２、Ｔｒ１
０およびＴｒ６のコレクタ電流と同じ）より大きいた
め、サンプルホールド用コンデンサ１５は、トランジス
タＴｒ１１によって充電され、サンプルホールド電位点
の電位が上昇する。

【００６３】サンプルホールド電位点の電位の上昇に伴
い、トランジスタＴｒ２のベース電位が上昇し、トラン
ジスタＴｒ２の導通度が上がり、エミッタフォロアトラ
ンジスタ３の導通度が下がるため、直流電位補正回路１
００の出力ノードの直流電位、つまり出力される複合映
像信号の直流電位が下がる。

【００６４】トランジスタＴｒ５のベース電極に入力さ
れる複合映像信号のペデスタル直流電位がトランジスタ
Ｔｒ６のベース電位より低いと、トランジスタＴｒ１１
のコレクタ電流（トランジスタＴｒ９およびＴｒ５のコ
レクタ電流と同じ）がトランジスタＴｒ１３のコレクタ
電流（トランジスタＴｒ１４、Ｔｒ１２、Ｔｒ１０およ
びＴｒ６のコレクタ電流と同じ）より小さいため、サン
プルホールド用コンデンサ１５は、トランジスタＴｒ１
３によって放電され、サンプルホールド電位点の電位が
下降する。

【００６５】サンプルホールド電位点の電位の下降に伴
い、トランジスタＴｒ２のベース電位が下降し、直流電
位補正回路１００の出力ノードの直流電位、つまり出力
される複合映像信号の直流電位が上がる。従って、直流
電位補正回路１００の出力ノードの直流電位、つまり、
出力端から出力される複合映像信号のペデスタル直流電
位は第２の基準電源１４からの第２の基準電位Ｖpedと
同電位になる。

【００６６】上記したように、本クランプ回路は、クラ
ンプパルス入力端にクランプパルスが入力されている時
は、ペデスタルクランプ処理を優先的に行い、クランプ
パルス入力端にクランプパルスを得られない時は、シン
クチップクランプ処理を行なうものである。

【００６７】なお、クランプパルス入力端にクランプパ
ルスが入力されている時に、ペデスタルクランプ処理を
優先的に行なわせるには、次のようにすればよい。今、
入力端に入力される複合映像信号を２Ｖｐ−ｐとする
と、シンクチップ直流電位とペデスタル直流電位との電
位差、つまり、複合映像信号のシンク長は一般に約５７
０ｍＶ（本クランプ回路で処理する標準シンク長）あ
る。従って、第１および第２の基準電位Ｖped，Ｖsync
の関係を、Ｖped−Ｖsync≧５７０ｍＶ＋αに設定す
る。ここで、αは、クランプ回路がペデスタルクランプ
処理を行なう時に第１の処理回路２００の比較回路が動
作しないためのマージンであり、たとえば、５２ｍＶで
ある。［５７０ｍＶ＋α］は本クランプ回路で処理する
最大シンク長となる。

【００６８】つまり、第２の処理回路３００にて出力端
から出力される複合映像信号のペデスタル直流電位が第
２の基準電源１４の第２の基準電位Ｖpedにクランプさ
れると、第１の処理回路２００の比較回路を構成するト
ランジスタＴｒ３のベース電位がトランジスタＴｒ４の
ベース電位より必ず高いため、飽和スイッチ９を非導通
状態とし、定電流源７からサンプルホールド電位点に電
流が流し込まれる。

【００６９】しかるに、第２の処理回路３００における
クランプパルスのパルス期間における最小放電電流値Ｉ
を次の式から理解できるように、３４２．５μＡにすれ
ばペデスタルクランプ処理が優先して行われるものであ
る。なお、第２の処理回路３００におけるクランプパル
スのパルス期間における放電電流は、トランジスタＴｒ
１３のコレクタ電流とトランジスタＴｒ１１のコレクタ
電流との差電流に相当する。 Ｉ＝（６８．５μｓｅｃ／２μｓｅｃ）×１０μＡ＝３
４２．５μＡ ここで、複合映像信号の１水平期間は６８．５μｓｅ
ｃ、クランプパルスの幅は２μｓｅｃ、定電流源７の定
電流値は１０μＡとする。従って、第２の基準電源１４
の第２の基準電位Ｖpedと第１の基準電源１０の第１の
基準電圧Ｖsyncとの差を複合映像信号の標準シンク長を
越えた値とし、第１の処理回路２００の定電流源７によ
る充電電流と第２の処理回路３００による放電電流の関
係が、上記式を満足すれば、具体的には、第２の処理回
路３００による放電電流が３４２．５μＡ以上に設定す
れば、ペデスタルクランプ処理が優先して行われ、出力
端から出力される複合映像信号のペデスタル直流電位は
第２の基準電源１４の第２の基準電位Ｖpedと同電位に
なる。また、この場合も、サンプルホールドコンデンサ
１５に対する充放電電流が小さいため、サンプルホール
ドコンデンサ１５を外付けすることなく、本クランプ回
路とともに半導体集積回路内に組み込んでも支障ないも
のである。

【００７０】実施の形態２．図４は本発明の実施の形態
２のクランプ回路を示す図である。実施の形態２におい
ては、上記図１に示した実施の形態１に対してクランプ
パルス有無判別回路４００を設け、このクランプパルス
有無判別回路４００により、第１の処理回路２００の活
性／非活性状態を制御するようにしたものである。すな
わち、クランプパルスが入力された時は第１の処理回路
２００を非活性状態にし、クランプパルスが入力されな
い時は、第１の処理回路２００を活性状態にして動作さ
せる。第１の処理回路２００が非活性状態の時、第１の
処理回路２００の出力ノードは電気的にフローティング
状態であるから、サンプルホールド電位点に第１の処理
回路２００は何等影響を及ぼさない。第１の処理回路２
００の活性状態における動作は上記した実施の形態１と
同じである。

【００７１】次に、このクランプ回路の動作を説明す
る。クランクパルス有無判別手段４００がクランプパル
ス入力端からクランプパルスが入力されていないと判断
すると、クランクパルス有無判別手段４００は第１の処
理回路２００を活性状態にする制御信号を出力する。従
って、第１の処理回路２００は活性状態になり、図１に
て示した実施の形態１と全く同じ動作をすることにな
る。すなわち、第２の処理回路３００はクランプパルス
のパルスを受けないため非活性状態であり、サンプルホ
ールド電位点に何等影響を及ぼさず、第１の処理回路２
００が直流電位補正回路１００の出力信号である複合映
像信号のシンクチップＤＣ電位が第１の基準電源１０の
第１の基準電位Ｖsyncに一致されるようにサンプルホー
ルド用コンデンサ１５に対してチャージ又はディスチャ
ージをさせ、サンプルホールド電位点に所定の電位を現
わさせる。そして、このサンプルホールド電位点に現れ
た電位に基づいて、直流電位補正回路１００が入力され
る複合映像信号のシンクチップＤＣ電位をクランプして
出力端に出力させる。その結果、出力端における複合映
像信号のシンクチップＤＣ電位は第１の基準電位Ｖsync
と一致するようになり、第１の基準電位Ｖsyncを基準に
した複合映像信号が出力端から出力される。

【００７２】クランクパルス有無判別手段４００がクラ
ンプパルス入力端からクランプパルスが入力されている
と判断すると、クランクパルス有無判別手段４００は第
１の処理回路２００を非活性状態にする制御信号を出力
する。従って、第１の処理回路２００は非活性状態にな
り、第１の処理回路２００の出力ノードは電気的にフロ
ーティング状態でなり、サンプルホールド電位点に第１
の処理回路２００は何等影響を及ぼさない。

【００７３】従って、本クランプ回路は、直流電位補正
回路１００と第２の処理回路３００とによるクランプ回
路と実質的に同じになり、図１に示した実施の形態１と
同様にペデスタルクランプ処理動作を行なうことにな
る。すなわち、クランプパルス入力端にクランプパルス
のパルスが入力されると、第２の処理回路３００は直流
電位補正回路１００の出力信号である複合映像信号のペ
デスタルＤＣ電位が第２の基準電源１４の第２の基準電
位Ｖpedに一致されるようにサンプルホールド用コンデ
ンサ１５に対してチャージ又はディスチャージをさせ、
サンプルホールド電位点に所定の電位を現わさせる。そ
して、このサンプルホールド電位点に現れた電位に基づ
いて、直流電位補正回路１００が入力される複合映像信
号のペデスタルＤＣ電位をクランプして出力端に出力さ
せる。その結果、出力端における複合映像信号のペデス
タルＤＣ電位は第２の基準電位Ｖpedと一致するように
なり、第２の基準電位Ｖpedを基準にした複合映像信号
が出力端から出力される。

【００７４】次に、図４に示したクランプ回路における
直流電位補正回路１００、第１および第２の処理回路２
００、３００、クランプパルス有無判別回路４００の具
体的一例を図５および図６に基づいて説明する。まず、
図５に基づいて説明する。図５は上記した実施の形態１
における図２に相当する回路図であり、上記した実施の
形態１とは、クランプパルス有無判別回路４００を新た
に設けた点、および第１の処理回路２００をクランプパ
ルス有無判別回路４００からの制御信号に基づき活性／
非活性状態にされるようにした点を除いては、図２に示
した実施の形態１と全く同じであるので、相違点を中心
に以下説明する。なお、図５において、図２と同一符号
は同一又は相当部分を示している。

【００７５】第１の処理回路２００は、図２に示した実
施の形態１に対して、比較回路を構成する差動対トラン
ジスタＴｒ３およびＴｒ４のエミッタ共通接続点と電源
電位ノードＶccとの間に定電流源５と直列に接続され
る、例えばＮＰＮトランジスタからなるスイッチ１７
と、出力バッファを構成する定電流源７と直列に出力ノ
ードと電源電位ノードＶccとの間に定電流源５と直列に
接続される、例えばＮＰＮトランジスタからなるスイッ
チ１８とを設けたものである。

【００７６】これらスイッチ１７および１８は、クラン
プパルス有無判別回路４００からの制御信号が活性状態
を示す、つまり、クランプパルスの入力がないと判別す
ると、導通状態になり、制御が非活性状態を示す、つま
り、クランプパルスの入力があると判別すると、非導通
状態になる。スイッチ１７が非導通状態になると第１の
処理回路２００の比較回路は全く動作せず、また、スイ
ッチ１８が非導通状態になると第１の処理回路２００の
出力バッフア回路が全く動作せず、第１の処理回路２０
０の出力ノードは電気的にフローティング状態となる。

【００７７】クランプパルス有無判別回路４００は、ク
ランプパルス入力端に入力ノードが接続され、クランプ
パルスの入力の有無に基づいた制御信号を、第１の処理
回路のスイッチ１７、１８に出力するものであり、具体
的には、図６のようになっている。

【００７８】図６において、１９は一端がクランプパル
ス入力端に接続される入力ノードに接続される電流制限
用抵抗、２０はベース電極がこの電流制限用抵抗の他端
に接続され、エミッタ電極が接地電位ノードに接続され
るＮＰＮトランジスタ、２１はこのＮＰＮトランジスタ
のコレクタ電極と電源電位ノードＶccとの間に接続され
た定電流源、２２はＮＰＮトランジスタ２０のコレクタ
電極と接地電位ノードとの間に接続されたコンデンサで
ある。これら電流制限用抵抗１９、ＮＰＮトランジスタ
２０、定電流源２１、およびコンデンサ２２によってク
ロックパルス検出回路を構成している。

【００７９】２５は一対のＮＰＮトランジスタＴｒ１
５、Ｔｒ１６によって構成される差動対トランジスタで
ある。ＮＰＮトランジスタＴｒ１５のベース電極はクロ
ックパルス検出回路の出力ノード、つまりコンデンサ２
２の一方の電極に接続される。ＮＰＮトランジスタＴｒ
１５のコレクタ電極は電源電位ノードＶccに接続され
る。ＮＰＮトランジスタＴｒ１５およびＮＰＮトランジ
スタＴｒ１６のエミッタ電極は、共通接続されて、定電
流源２３を介して接地電位ノードに接続される。ＮＰＮ
トランジスタＴｒ１６のコレクタ電極は負荷抵抗２４を
介して電源電位ノードＶccに接続されるとともに、この
クロックパルス有無判別回路４００の出力ノードに接続
される。ＮＰＮトランジスタＴｒ１６のベース電極は、
第３の基準電源２６からの基準電圧Ｖrefを受ける。こ
れら差動対トランジスタ２５、定電流源２３、および負
荷抵抗２４によって比較回路を構成している。

【００８０】次に、このように構成されたクランプ回路
の動作について説明する。図２に示した実施の形態２と
クロックパルス有無判別回路４００を設けた点で大きく
相違するのでこの点を中心して説明する。まず、クラン
プパルス入力端からクランプパルスが入力されている場
合のクランプ有無判別回路４００の動作を説明する。

【００８１】図７（ａ）に示すように、クランプパルス
が入力されると、ＮＰＮトランジスタ２０は導通状態に
なり、コンデンサ２２に蓄えられていた電荷はＮＰＮト
ランジスタ２０を介して放電される。クランプパルスの
次のパルスが来るまでは、ＮＰＮトランジスタ２０は非
導通状態であるため、コンデンサ２２は定電流源２１を
介して充電され、クランプパルス検出回路の出力ノード
の電位は図７（ｂ）に示すように徐々に上昇する。そし
て、クランプパルスの次のパルスがくると、再びＮＰＮ
トランジスタ２０は導通状態になり、コンデンサ２２に
蓄えられていた電荷はＮＰＮトランジスタ２０を介して
瞬時に放電され、クランプパルス検出回路の出力ノード
の電位は図７に示すように接地電位ノードになる。

【００８２】従って、クランプパルスの入力がある限
り、クランプパルス検出回路の出力ノードの電位は所定
電位以上に上昇しない。この所定電位が第３の基準電源
２６からの基準電圧Ｖref未満に設定されるので、比較
回路を構成するトランジスタＴｒ１５のベース電位は、
比較回路を構成するトランジスタＴｒ１６のベース電位
より低く、トランジスタＴｒ７は導通状態になり、クラ
ンプ有無判別回路４００の出力ノードは図７（ｃ）に示
すようにロウレベルになっている。

【００８３】一方、クランプパルス入力端からクランプ
パルスが入力されない場合は、ＮＰＮトランジスタ２０
は常時非導通状態であるため、コンデンサ２２は定電流
源２１を介して充電され続け、クランプパルス検出回路
の出力ノードの電位は図７（ｂ）に示すように徐々に上
昇する。このクランプパルス検出回路の出力ノードの電
位が第３の基準電源２６からの基準電圧Ｖref以上にな
ると、比較回路を構成するトランジスタＴｒ１５のベー
ス電位は、比較回路を構成するトランジスタＴｒ１６の
ベース電位より高くなり、トランジスタＴｒ７は非導通
状態になり、クランプ有無判別回路４００の出力ノード
は図７（ｃ）に示すようにハイレベルになる。

【００８４】今、仮に、定電流源２１の定電流値を０．
５μＡ、コンデンサ２２のコンデンサ値を５０ｐＦ、第
３の基準電源２６からの基準電圧Ｖrefを３．０Ｖとす
ると、クランプ有無判別回路４００がクランプパルスの
入力が無いと判別するまでの時間ｔ、つまり、検知開始
からクランプ有無判別回路４００の出力ノードの電位が
ハイレベルに変化するまでの時間は以下のようになる。 ｔ＝（Ｃ×Ｖ）／ｉ＝（５０ｐＦ×３．０）／０．５μ
Ａ＝ ３００μｓｅｃ すなわち、このクランプパルス有無判別回路４００にお
いては、検知開始後、例えば電源投入後、又はクランプ
パルスの最後のパルスが入力された後、約３００μｓｅ
ｃ後にクランプパルスの次のパルスが来ないと、クラン
プパルスの入力が無いと判断できる。

【００８５】このようにして、クランプパルス有無判別
回路４００によって、クランプパルスの入力が無いと判
断されると、クランプパルス有無判別回路４００からハ
イレベルの制御信号が第１の処理回路２００のスイッチ
１７および１８に出力される。ハイレベルの制御信号を
受けたスイッチ１７および１８は導通状態になるため、
図２に示した実施の形態１と全く同じ回路構成になるた
め、上記実施の形態１で説明したと同様にシンクチップ
クランプ処理を行なう。

【００８６】一方、クランプパルス有無判別回路４００
によって、クランプパルスの入力が有りと判断される
と、クランプパルス有無判別回路４００からロウレベル
の制御信号が第１の処理回路２００のスイッチ１７およ
び１８に出力される。ロウレベルの制御信号を受けたス
イッチ１７および１８は非導通状態になるため、第１の
処理回路２００は非活性状態になる。第１の処理回路２
００が非活性状態になると、第１の処理回路２００の出
力ノードは電気的にフローティング状態になり、サンプ
ルホールド電位点に何等影響を及ぼさない。

【００８７】その結果、本クランプ回路は、実質的に直
流電位補正回路１００と第２の処理回路３００とにより
クランプ処理される。この直流電位補正回路１００と第
２の処理回路３００とによりクランプ処理は、クランプ
パルスがある場合における図２に示した実施の形態１に
おける直流電位補正回路１００と第２の処理回路３００
のクランプ処理と同じになるため、上記実施の形態１で
説明したと同様にペデスタルクランプ処理を行なう。

【００８８】従って、このように構成されたクランプ回
路にあっても、上記した実施の形態１と同様の効果を奏
する他、次のよう効果を併せ持つものである。すなわ
ち、クランプパルスが入力されているときは、クランプ
パルス有無判別回路４００によって、第１の処理回路２
００は非活性状態にされ、第１の処理回路２００による
サンプルホールド電位点への影響が全くないため、第１
および第２の基準電源１０、１４からの第１および第２
の基準電位Ｖped，Ｖsyncとの差を複合映像信号のシン
ク長、一般に約５７０ｍＶ（本クランプ回路で処理する
標準シンク長）にできる。その結果、出力端からシンク
チップクランプ処理が行われて出力される複合映像信号
のシンクチップＤＣ電位と、ペデスタルクランプ処理が
行われて出力される複合映像信号のペデスタルＤＣ電位
との電位差を少なくできる。

【００８９】実施の形態３．図８はこの発明の実施の形
態３を示すテレビジョン信号合成回路を示す図である。
図８において、５００はテレビ信号である主たる複合映
像信号が入力されるとともに、クランプパルス入力端か
らのクランプパルスを受ける第１のクランプ回路で、上
記した実施の形態１又は実施の形態２にて示したクラン
プ回路で構成されている。６００は例えばマイコン等の
制御手段からの従たる複合映像信号（ＯＳＤ信号）にお
ける色信号および輝度信号に基づき従たる複合映像信号
を生成するＯＳＤ（On Screen Display）信号生成回
路、７００はこのＯＳＤ信号生成回路からの従たる複合
映像信号が入力されるとともに、クランプパルス入力端
からのクランプパルスを受ける第２のクランプ回路で、
上記した実施の形態１又は実施の形態２にて示したクラ
ンプ回路もしくは図１１に示したクランプ回路で構成さ
れている。なお、クランプパルスは例えば上記マイコン
等の制御手段によって主たる複合映像信号の水平同期パ
ルスに同期をとられて生成され、出力される。

【００９０】８００はこれら第１および第２のクランプ
回路５００、７００からの主および従たる複合映像信号
を受けるとともに切替信号（ＯＳＤ重畳パルス）を受け
る切替回路で、切替信号がロウレベルのとき（ＯＳＤ重
畳パルスのパルス発生時以外の期間）に第１のクランプ
回路５００からの主たる複合映像信号を出力し、切替信
号がハイレベルのとき（ＯＳＤ重畳パルスのパルス発生
時）に第２のクランプ回路７００からの従たる複合映像
信号を出力する。９００テレビジョン信号合成回路であ
る。

【００９１】次に、このように構成されたテレビジョン
信号合成回路９００の動作について説明する。まず、テ
レビジョン信号にマイコン等の制御手段からのＯＳＤ信
号を重畳する場合について説明する。この時、マイコン
等の制御手段からはＯＳＤ信号における色信号および輝
度信号とクランプパルスが出力される。テレビジョン信
号合成回路９００に入力されるテレビジョン信号はクラ
ンプ回路５００に入力され、クランプパルス入力端から
入力されるクランプパルスを受けたクランプ回路５００
によって、上記実施の形態１および２で述べたペデスタ
ルクランプ処理が施される。その結果、テレビジョン信
号のペデスタルＤＣ電位が第２の基準電位Ｖpedと一致
され、クランプ回路５００の出力端から第２の基準電位
Ｖpedを基準にしたテレビジョン信号が出力される。

【００９２】また、テレビジョン信号合成回路９００に
入力されるマイコン等の制御手段からのＯＳＤ信号の色
信号および輝度信号はＯＳＤ信号生成回路６００によっ
て複合映像信号であるＯＳＤ信号に変換されてクランプ
回路７００に入力される。このＯＳＤ信号は、クランプ
パルス入力端から入力されるクランプパルスを受けたク
ランプ回路７００によって、上記実施の形態１および２
で述べたペデスタルクランプ処理もしくは図１１で示し
たクランプ回路によるペデスタルクランプ処理が施され
る。その結果、ＯＳＤ信号のペデスタルＤＣ電位が第２
の基準電位Ｖpedと一致され、クランプ回路７００の出
力端から第２の基準電位Ｖpedを基準にしたＯＳＤ信号
が出力される。

【００９３】切替回路８００は、切替信号がロウレベル
のとき（ＯＳＤ重畳パルスのパルス発生時以外の期間）
に第１のクランプ回路５００からのテレビジョン信号を
出力し、切替信号がハイレベルのとき（ＯＳＤ重畳パル
スのパルス発生時）に第２のクランプ回路７００からの
ＯＳＤ信号を出力する。すなわち、切替回路８００から
は、ＯＳＤ重畳パルスのパルス発生時にＯＳＤ信号とな
るテレビジョン信号か出力されることになる。しかも、
テレビジョン信号とＯＳＤ信号ともに、第１、第２のク
ランプ回路５００、７００によって第２の基準電位Ｖpe
dを基準にした信号にされており、全く異和感のない合
成信号が得られる。

【００９４】一方、マイコン等の制御手段からのＯＳＤ
信号が出力されない場合、ＯＳＤ重畳パルスも出力され
ないため、テレビジョン信号合成回路９００は、第１の
クランプ回路５００にてクランプ処理したテレビジョン
信号を切替回路８００を介して常時出力する。この時、
モードによっては、クランプパルスを出力する場合、又
はクランプパルスを出力しない場合の両者が要求される
場合がある。しかるに、この実施の形態３にあっては、
第１のクランプ回路５００を上記実施の形態１および２
で述べたクランプ回路で構成しているため、クランプパ
ルスを出力するモードにおいては、上記実施の形態１お
よび２で述べたペデスタルクランプ処理が施され、第２
の基準電位Ｖpedを基準にしたテレビジョン信号が得ら
れ、クランプパルスを出力しないモードにおいては、上
記実施の形態１および２で述べたシンクチップクランプ
処理が施され、第１の基準電位Ｖsyncを基準にしたテレ
ビジョン信号が得らる。従って、種々モードのモードに
おいて、直流電位が特定された複合映像信号が得られ、
結果として画質の良い映像を提供できることになる。

【００９５】

【発明の効果】この発明の第１の発明の映像信号用クラ
ンプ回路は、クランプパルスがあるときにはペデスタル
クランプ動作をさせ、クランプパルスを得られない時は
優先的にシンクチップクランプ動作を行わせるように動
作するので、クランプパルスが抜けた場合でもシンクチ
ップクランプ回路が自動的に動作するので複合映像信号
の信号レベルが大きく狂うことがない。

【００９６】この発明の第２の発明の映像信号用クラン
プ回路は、クランプパルス有無判別回路を設け、クラン
プパルスがあるときにはペデスタルクランプ動作をさ
せ、クランプパルスを得られない時はシンクチップクラ
ンプ動作を行わせるように選択的に動作するので、クラ
ンプパルスが抜けた場合でもシンクチップクランプ回路
が不動作になる期間がなく、従って複合映像信号の信号
レベルが大きく狂うことがない。

【００９７】本発明の第３の発明の複合映像信号合成回
路は、主複合映像信号が入力する第１のクランプ回路
と、副複合映像信号が入力する第２のクランプ回路と、
副複合映像信号が入力したときに、副複合映像信号を主
複合映像信号に重畳する重畳回路とを備え、第１および
第２のクランプ回路には第１の発明または第３の発明の
クランプ回路を用いるので、主複合映像信号と副複合映
像信号の間のレベルを常に合わせることができるので、
常に副複合映像信号を主複合映像信号に重畳することが
できる。

【図面の簡単な説明】

【図１】 本発明の実施の形態１のクランプ回路の一例
を示す図である。

【図２】 図１の具体的な回路の一例を示す図である。

【図３】 本発明における直流電位補正回路のＤＣ電圧
の入出力関係を示す図である。

【図４】 本発明の実施の形態２のクランプ回路の一例
を示す図である。

【図５】 図２の具体的な回路の一例を示す図である。

【図６】 本発明の実施の形態２のクランプパルス有無
判別回路を示す図である。

【図７】 本発明の第２の実施の形態のクランプパルス
有無判別回路の動作説明図である。

【図８】 本発明のテレビジョン信号合成回路を示す図
である。

【図９】 映像信号とクランプパルスのタイミングを示
す図である。

【図１０】 従来のシンクチップクランプを示す図であ
る。

【図１１】 従来のペデスタルクランプ回路を示す図で
ある。

【符号の説明】

１・・・差動対トランジスタ、２・・・負荷抵抗、３・・・エミ
ッタフォロワ、４・・・差動対トランジスメ^、５・・・定電
流源、６・・・カレントミラー回路、７・・・定電流源、８・・
・カレントミラー回路、９・・・飽和スイッチ、１０・・・定
電圧源（電圧はＶsync）、１１・・・カレントミラー回
路、１２・・・差動対トランジスタ、１３・・・定電流源、１
４・・・定電圧源（電圧はＶped）、１５・・・サンプルホー
ルド用コンデンサ、１６・・・スイッチ、１７、１８・・・ス
イッチ、１９・・・電流制限用抵抗、２０・・・ＮＰＮトラン
ジスタ、２１・・・定電流源、２２・・・コンデンサ、２３・・
・定電流源、２４・・・負荷抵抗、２５・・・差動対トランジ
スタ、２６・・・基準電源（その基準電圧はＶref）、１０
０・・・直流電位補正回路、２００・・・シンクチップクラン
プ回路、３００・・・ペデスタルクランプ回路、４００・・・
クランプパルス有無判別回路

Claims (11)

【特許請求の範囲】
1. 【請求項１】 水平同期信号、ペデスタルおよび映像信
   号を含む複合映像信号が入力される映像信号入力端と、 クランプパルスが入力されるクランクパルス入力端と、 複合映像信号を出力する出力端と、 前記映像信号入力端からの映像信号および補正制御信号
   を受け、受けた補正映像信号に基づいて受けた複合映像
   信号の直流電位を補正して上記出力端に補正された複合
   映像信号を出力する直流電位補正回路と、 この直流電位補正回路からの複合映像信号と第１の基準
   電位とを受け、直流電位補正回路に対する前記補正信号
   を出力するシンクチップクランプ処理を行なうための第
   １の処理回路と、 前記直流電位補正回路からの複合映像信号と第２の基準
   電位と前記パルス入力端子からのクランプパルスを受
   け、前記直流電位補正回路に対する前記補正信号を出力
   するペデスタルクランプ処理を行なうための第２の処理
   回路とを備えた映像信号用クランプ回路。
2. 【請求項２】 前記直流電位補正回路は、前記映像信号
   入力端に接続される非反転入力ノードと、サンフルホー
   ルドコンデンサが接続されるサンプルホールド電位点に
   接続される反転入力ノードとを有する差動増幅回路を備
   え、 前記第１の処理回路は、前記直流電位補正回路の出力ノ
   ードに接続される第１の入力ノードと、前記第１の基準
   電位を受ける第２の入力ノードとを有する比較回路を備
   え、出力ノードが前記サンプルホールド電位点に接続さ
   れ、 前記第２の処理回路は、前記直流電位補正回路の出力ノ
   ードに接続される第１の入力ノードと、前記第２の基準
   電位を受ける第２の入力ノードとを有し、前記クランプ
   パルスに基づき活性／非活性状態が制御される比較回路
   を備え、出力ノードが前記サンプルホールド電位点に接
   続されていることを特徴とする請求項１記載の映像信号
   用クランプ回路。
3. 【請求項３】 前記直流電位補正回路は、ベース電極に
   複合映像信号が入力される第１のトランジスタおよびベ
   ース電極に前記第１および第２の処理回路の出力が入力
   される第２のトランジスタを有する第１の差動対トラン
   ジスタ、前記第２のトランジスタに対する負荷抵抗、並
   びに前記第２のトランジスタの出力を得るエミッタフォ
   ロワトランジスタを備え、 前記第１の処理回路は、前記エミッタフォロワトランジ
   スタの出力がベース電極に入力される第３のトランジス
   タおよび第１の基準電位がベース電極に入力される第４
   のトランジスタを有する第２の差動対トランジスタ、こ
   の第２の差動対トランジスタの共通エミッタ接続点に接
   続される定電流源、前記第２の差動対トランジスタのコ
   レクタ電極にそれぞれコレクタ電極が接続される一対の
   トランジスタを有する第１のカレントミラー回路、並び
   にこの第１のカレントミラー回路の出力で動作するスイ
   ッチを備え、このスイッチから第１の処理回路の出力が
   得られ、 前記第２の処理回路は、前記エミッタフォロワトランジ
   スタの出力がベース電極に入力される第５のトランジス
   タと第２の基準電位がベース電極に入力される第６のト
   ランジスタを有する第３の差動対トランジスタ、この第
   ３の差動対トランジスタの共通得ミッタ接続点に接続さ
   れ、クランプパルスに応じて導通／非導通が制御される
   第１のスイッチと、２つのトランジスタ対を有し、一方
   のトランジスタ対の一方のトランジスタのコレクタ電極
   が前記第３の差動対トランジスタの一方のトランジスタ
   のコレクタ電極に接続され、他方のトランジスタ対の一
   方のトランジスタのコレクタ電極が前記第３の差動対ト
   ランジスタの他方のトランジスタのコレクタ電極に接続
   される第２のカレントミラー回路、前記第２のカレント
   ミラー回路の２つのトランジスタ対の他方のトランジス
   タのコレクタ電極それぞれにコレクタ電極ガ接続される
   １対のトランジスタを有する第３のカレントミラー回路
   を備え、この第３のカレントミラー回路から第２の処理
   回路の出力が得られることを特徴とする請求項１記載の
   映像信号用クランプ回路。
4. 【請求項４】 第１の基準電位は、第２の基準電位から
   入力される複合映像信号の標準シンク長を引いた電位よ
   りも低い電位であることを特徴とする請求項１ないし請
   求項３のいずれかに記載の映像信号用クランプ回路
5. 【請求項５】 補正制御信号に基づいて入力された複合
   映像信号の直流電位を補正して補正された複合映像信号
   として出力する直流電位補正回路と、 クランプパルスの有無を検出し、クランプバルス有無信
   号を出力するクランプパルス有無判別回路と、 このクランプパルス有無判別回路からのクランプパルス
   有無信号を受け、受けたクランプパルス有無信号が無し
   を意味すると活性状態とされ、上記直流電位補正回路か
   ら出力された複合映像信号の最も低い電位を検知し、こ
   の検知された電位を第１の基準電位にクランプして補正
   制御信号として前記直流電位補正回路に出力するシンク
   チップクランプ処理を行なうための第１の処理回路と、 前記クランプパルスを受け、入力された複合映像信号に
   おけるクランプパルスのパルス期間の電位を検知し、こ
   の検知された電位を第２の基準電位にクランプして補正
   制御信号として前記直流電位補正回路に出力するペデス
   タルクランプ処理を行なうための第２の処理回路とを備
   えた映像信号用クランプ回路。
6. 【請求項６】 前記直流電位補正回路は、前記映像信号
   入力端に接続される非反転入力ノードと、サンフルホー
   ルドコンデンサが接続されるサンプルホールド電位点に
   接続される反転入力ノードとを有する差動増幅回路を備
   え、 前記第１の処理回路は、前記直流電位補正回路の出力ノ
   ードに接続される第１の入力ノードと、前記第１の基準
   電位を受ける第２の入力ノードとを有し、前記クランプ
   パルス有無判別回路からのクランプパルス有無信号に基
   づき活性／非活性状態が制御される比較回路を備え、出
   力ノードが前記サンプルホールド電位点に接続され、 前記第２の処理回路は、前記直流電位補正回路の出力ノ
   ードに接続される第１の入力ノードと、前記第２の基準
   電位を受ける第２の入力ノードとを有し、前記クランプ
   パルスに基づき活性／非活性状態が制御される比較回路
   を備え、出力ノードが前記サンプルホールド電位点に接
   続されていることを特徴とする請求項５記載の映像信号
   用クランプ回路。
7. 【請求項７】 前記直流電位補正回路は、ベース電極に
   複合映像信号が入力される第１のトランジスタおよびベ
   ース電極に前記第１および第２の処理回路の出力が入力
   される第２のトランジスタを有する第１の差動対トラン
   ジスタ、前記第２のトランジスタに対する負荷抵抗、並
   びに前記第２のトランジスタの出力を得るエミッタフォ
   ロワトランジスタを備え、 前記第１の処理回路は、前記エミッタフォロワトランジ
   スタの出力がベース電極に入力される第３のトランジス
   タおよび第１の基準電位がベース電極に入力される第４
   のトランジスタを有する第２の差動対トランジスタ、こ
   の第２の差動対トランジスタの共通エミッタ接続点に接
   続される定電流源、この定電流源と直列に接続され、前
   記クランプパルス有無判別回路からのクランプパルス有
   無信号に基づき導通非導通状態が制御される第１のスイ
   ッチ、前記第２の差動対トランジスタのコレクタ電極に
   それぞれコレクタ電極が接続される一対のトランジスタ
   を有する第１のカレントミラー回路、並びにこの第１の
   カレントミラー回路の出力で動作する第２のスイッチを
   備え、この第２のスイッチから第１の処理回路の出力が
   得られ、 前記第２の処理回路は、前記エミッタフォロワトランジ
   スタの出力がベース電極に入力される第５のトランジス
   タと第２の基準電位がベース電極に入力される第６のト
   ランジスタを有する第３の差動対トランジスタ、この第
   ３の差動対トランジスタの共通得ミッタ接続点に接続さ
   れ、クランプパルスに応じて導通／非導通が制御される
   第１のスイッチと、２つのトランジスタ対を有し、一方
   のトランジスタ対の一方のトランジスタのコレクタ電極
   が前記第３の差動対トランジスタの一方のトランジスタ
   のコレクタ電極に接続され、他方のトランジスタ対の一
   方のトランジスタのコレクタ電極が前記第３の差動対ト
   ランジスタの他方のトランジスタのコレクタ電極に接続
   される第２のカレントミラー回路、前記第２のカレント
   ミラー回路の２つのトランジスタ対の他方のトランジス
   タのコレクタ電極それぞれにコレクタ電極ガ接続される
   １対のトランジスタを有する第３のカレントミラー回路
   を備え、この第３のカレントミラー回路から第２の処理
   回路の出力が得られることを特徴とする請求項５記載の
   映像信号用クランプ回路。
8. 【請求項８】 前記クランプパルス有無判別回路は、ベ
   ース電極にクランプパルスが入力されるトランジスタ、
   このトランジスタのコレクタ電極とエミッタ電極間に設
   けられたコンデンサ、このコンデンサに接続された定電
   流源、前記コンデンサの電圧がベース電極に入力される
   第７のトランジスタと第３の基準電位がベース電極に入
   力される第８のトランジスタを有する第４の差動対トラ
   ンジスタ、この差動対トランジスタの共通エミッタ接続
   点に接続される定電流源、並びに第８のトランジスタの
   コレクタ電極に接続される出力ノードとを備えことを特
   徴とする請求項５ないし７のいずれかに記載の映像信号
   用クランプ回路。
9. 【請求項９】 第１の基準電位は、第２の基準電位から
   入力される複合映像信号の標準シンク長を引いた電位で
   あることを特徴とする請求項５ないし請求項８のいずれ
   かに記載の映像信号用クランプ回路。
10. 【請求項１０】 主たる複合映像信号を受けると共にク
    ランクパルスを受け、前記クランプパルスの入力がない
    時、直流電位が第１の基準電位を基準にした主たる複合
    映像信号を出力し、前記クランクパルスのパルスを受け
    ると直流電位が第２の基準電位を基準にした主たる複合
    映像信号を出力する第１のクランプ回路と、 従たる複合映像信号を受けるとともに前記クランクパル
    スを受け、前記クランクパルスのパルスを受けると直流
    電位が第２の基準電位を基準にした従たる複合映像信号
    を出力する第２のクランプ回路と、 前記第１および第２のクランプ回路からの主および従た
    る複合映像信号を受けるとともに切替信号を受け、切替
    信号に基づいて受けた主および従たる複合映像信号を選
    択的に出力する切替回路を備えた複合映像信号合成回
    路。
11. 【請求項１１】 前記の第１のクランプ回路および前記
    の第２のクランプ回路は、請求項１ないし請求項９のい
    ずれかに記載の映像信号用クランプ回路によって構成さ
    れることを特徴とする請求項１０記載の複合映像信号合
    成回路。