JP3108207B2 - 同期信号分離回路 - Google Patents
同期信号分離回路Info
- Publication number
- JP3108207B2 JP3108207B2 JP04201221A JP20122192A JP3108207B2 JP 3108207 B2 JP3108207 B2 JP 3108207B2 JP 04201221 A JP04201221 A JP 04201221A JP 20122192 A JP20122192 A JP 20122192A JP 3108207 B2 JP3108207 B2 JP 3108207B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- comparator
- input terminal
- reference voltage
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Synchronizing For Television (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、複合映像信号に含まれ
る同期信号を抽出する同期信号分離回路に関し、特にＭ
ＯＳＬＳＩへの搭載に適した同期信号分離回路に関す
る。
る同期信号を抽出する同期信号分離回路に関し、特にＭ
ＯＳＬＳＩへの搭載に適した同期信号分離回路に関す
る。
【０００２】
【従来の技術】同期信号分離回路は、複合映像信号に含
まれる映像信号と同期信号とに振幅の差があることを利
用し、トランジスタのカットオフ特性または非線形性を
用いて同期信号を振幅分離する回路である。従来テレビ
等の映像信号処理における同期信号分離回路は、一般に
アナログ回路で構成されてきたが、近年ＭＯＳデバイス
の高集積性及び高速性を生かしてこれらの分野にもＭＯ
Ｓデバイスが用いられるようになってきている。
まれる映像信号と同期信号とに振幅の差があることを利
用し、トランジスタのカットオフ特性または非線形性を
用いて同期信号を振幅分離する回路である。従来テレビ
等の映像信号処理における同期信号分離回路は、一般に
アナログ回路で構成されてきたが、近年ＭＯＳデバイス
の高集積性及び高速性を生かしてこれらの分野にもＭＯ
Ｓデバイスが用いられるようになってきている。
【０００３】このような状況下において、例えば図４に
示すようなＭＯＳ型の同期信号分離回路が考えられてい
る。図において、入力端子（１）に入力される複合映像
信号は直流成分を遮断するためのカップリングコンデン
サＣを介してコンパレ−タ（２）の反転側入力端子に印
加される。前記コンパレ−タ（２）の非反転側入力端子
には電源電位Ｖｄｄと接地電位Ｖｓｓ間に接続されたラ
ダ−抵抗から構成される基準電圧発生回路（３）により
発生され、前記コンパレ−タ（２）の閾値電圧となる基
準電圧Ｖｒｅｆが印加される。そして基準電圧Ｖｒｅｆ
を安定化し、基準電圧Ｖｒｅｆと同一の電圧を発生する
電圧源となるボルテ−ジフォロワ型オペアンプ（４）が
設けられ、該ボルテ−ジフォロワ型オペアンプ（４）の
出力と前記コンパレ−タ（２）の反転側入力端子間にア
ナログスイッチ（５）と抵抗Ｒが接続され、前記アナロ
グスイッチ（５）は前記コンパレ−タ（２）の出力がハ
イレベルの時オンし、前記コンパレ−タ（２）の出力が
ロウレベルの時オフするように制御されている。
示すようなＭＯＳ型の同期信号分離回路が考えられてい
る。図において、入力端子（１）に入力される複合映像
信号は直流成分を遮断するためのカップリングコンデン
サＣを介してコンパレ−タ（２）の反転側入力端子に印
加される。前記コンパレ−タ（２）の非反転側入力端子
には電源電位Ｖｄｄと接地電位Ｖｓｓ間に接続されたラ
ダ−抵抗から構成される基準電圧発生回路（３）により
発生され、前記コンパレ−タ（２）の閾値電圧となる基
準電圧Ｖｒｅｆが印加される。そして基準電圧Ｖｒｅｆ
を安定化し、基準電圧Ｖｒｅｆと同一の電圧を発生する
電圧源となるボルテ−ジフォロワ型オペアンプ（４）が
設けられ、該ボルテ−ジフォロワ型オペアンプ（４）の
出力と前記コンパレ−タ（２）の反転側入力端子間にア
ナログスイッチ（５）と抵抗Ｒが接続され、前記アナロ
グスイッチ（５）は前記コンパレ−タ（２）の出力がハ
イレベルの時オンし、前記コンパレ−タ（２）の出力が
ロウレベルの時オフするように制御されている。
【０００４】さらに前記コンパレ−タ（２）の反転側入
力端子から接地電位Ｖｓｓへ定電流Ｉ0を流すための定
電流源（６）が設けられていると共に、前記コンパレ−
タ（２）の出力はインバ−タ（７）、（８）を介して出
力端子（９）に出力される。この回路では入力端子
（１）に図５に示すような複合映像信号が入力される
と、同期信号期間ＴSにおいては、コンパレ−タ（２）
の閾値電圧Ｖｒｅｆとの比較に基ずいて、コンパレ−タ
（２）の出力がハイレベルとなり、これを受けてアナロ
グスイッチ（５）がオンし、カップリングコンデンサＣ
がボルテ−ジフォロワ型オペアンプ（４）によって充電
される。一方、映像信号期間Ｔ0においては、コンパレ
−タ（２）の出力がロウレベルとなり、これを受けてア
ナログスイッチ（５）がオフし、カップリングコンデン
サＣは定電流源（６）による定電流Ｉ 0によって放電さ
れる。このようにして出力端子（９）より同期信号を得
るようにしている。
力端子から接地電位Ｖｓｓへ定電流Ｉ0を流すための定
電流源（６）が設けられていると共に、前記コンパレ−
タ（２）の出力はインバ−タ（７）、（８）を介して出
力端子（９）に出力される。この回路では入力端子
（１）に図５に示すような複合映像信号が入力される
と、同期信号期間ＴSにおいては、コンパレ−タ（２）
の閾値電圧Ｖｒｅｆとの比較に基ずいて、コンパレ−タ
（２）の出力がハイレベルとなり、これを受けてアナロ
グスイッチ（５）がオンし、カップリングコンデンサＣ
がボルテ−ジフォロワ型オペアンプ（４）によって充電
される。一方、映像信号期間Ｔ0においては、コンパレ
−タ（２）の出力がロウレベルとなり、これを受けてア
ナログスイッチ（５）がオフし、カップリングコンデン
サＣは定電流源（６）による定電流Ｉ 0によって放電さ
れる。このようにして出力端子（９）より同期信号を得
るようにしている。
【０００５】ここで同期信号の分離レベルを決定するス
ライス電圧Ｖｓは、同期信号期間Ｔ Sにおいて、ボルテ
−ジフォロワ型オペアンプ（４）の出力と、コンパレ−
タ（２）の反転側入力端子間に生ずる電圧であり、この
回路ではボルテ−ジフォロワ型オペアンプ（４）とコン
パレ−タ（２）に同一の基準電圧Ｖｒｅｆが印加されて
いるため、このスライス電圧Ｖｓがコンパレ−タ（２）
の閾値電圧Ｖｒｅｆと同期信号の先端レベルの差を決定
する電圧となるものである。
ライス電圧Ｖｓは、同期信号期間Ｔ Sにおいて、ボルテ
−ジフォロワ型オペアンプ（４）の出力と、コンパレ−
タ（２）の反転側入力端子間に生ずる電圧であり、この
回路ではボルテ−ジフォロワ型オペアンプ（４）とコン
パレ−タ（２）に同一の基準電圧Ｖｒｅｆが印加されて
いるため、このスライス電圧Ｖｓがコンパレ−タ（２）
の閾値電圧Ｖｒｅｆと同期信号の先端レベルの差を決定
する電圧となるものである。
【０００６】図４と同様の回路は、特開平０４−１３８
７７４号公報に記載されている。
７７４号公報に記載されている。
【０００７】
【発明が解決しようとする課題】しかしながら図４に示
した従来の同期信号分離回路においては、本来コンパレ
−タ（２）及びボルテ−ジフォロワ型オペアンプ（４）
に発生しているオフセット電圧に起因して、入力端子
（１）に複合映像信号が入力されない無信号状態におい
て、コンパレ−タ（２）の反転側入力端子が発振状態に
なる場合があり、これを受けて出力端子（９）から不要
な発振出力が発生してしまうという問題がある。
した従来の同期信号分離回路においては、本来コンパレ
−タ（２）及びボルテ−ジフォロワ型オペアンプ（４）
に発生しているオフセット電圧に起因して、入力端子
（１）に複合映像信号が入力されない無信号状態におい
て、コンパレ−タ（２）の反転側入力端子が発振状態に
なる場合があり、これを受けて出力端子（９）から不要
な発振出力が発生してしまうという問題がある。
【０００８】いま、コンパレ−タ（２）及びボルテ−ジ
フォロワ型オペアンプ（４）に生ずるオフセット電圧を
それぞれＶOF1及びＶOF2とすると、コンパレ−タ（２）
の閾値電圧ＶTHは ＶTH ＝ Ｖｒｅｆ＋ＶOF1 （１） と表される。一方複合映像信号が入力されない無信号状
態におけるアナログスイッチ（５）がオンした定常状態
を考えると、コンパレ−タ（２）の反転側入力端子電圧
ＶINは ＶIN ＝ Ｖｒｅｆ＋ＶOF2−ΔＶ （２） となる。前記第（２）式のΔＶは無信号状態において、
ボルテ−ジフォロワ型オペアンプ（４）の出力からコン
パレ−タ（２）の反転側入力端子に至る降下電圧であ
り、定電流Ｉ0及び抵抗Ｒ0を用いて次式で表される。
フォロワ型オペアンプ（４）に生ずるオフセット電圧を
それぞれＶOF1及びＶOF2とすると、コンパレ−タ（２）
の閾値電圧ＶTHは ＶTH ＝ Ｖｒｅｆ＋ＶOF1 （１） と表される。一方複合映像信号が入力されない無信号状
態におけるアナログスイッチ（５）がオンした定常状態
を考えると、コンパレ−タ（２）の反転側入力端子電圧
ＶINは ＶIN ＝ Ｖｒｅｆ＋ＶOF2−ΔＶ （２） となる。前記第（２）式のΔＶは無信号状態において、
ボルテ−ジフォロワ型オペアンプ（４）の出力からコン
パレ−タ（２）の反転側入力端子に至る降下電圧であ
り、定電流Ｉ0及び抵抗Ｒ0を用いて次式で表される。
【０００９】 ΔＶ＝Ｉ0×Ｒ0 （３） ここで、抵抗Ｒ0は抵抗Ｒの抵抗値をＲとすると次式で
表わされるものである。 Ｒ0＝Ｒ＋アナログスイッチ（５）のオン抵抗 ＋ボルテ−ジフォロワ型オペアンプ（４）の出力抵抗 （４） いま上述したオフセット電圧ＶOF1及びＶOF2のバラツキ
状態によって Ｖｒｅｆ＋ＶOF1 ＜ Ｖｒｅｆ＋ＶOF2−ΔＶ （５） となると、コンパレ−タ（２）の反転側入力端子電圧Ｖ
INがコンパレ−タ（２）の閾値電圧ＶTHよりも高いた
め、コンパレ−タ（２）の出力はロウレベルとなり、ア
ナログスイッチ（５）はオフし、カップリングコンデン
サＣに充電された電荷は定電流Ｉ0で放電され、コンパ
レ−タ（２）の反転側入力端子電圧ＶINは接地電位Ｖｓ
ｓに向かって降下する。そしてコンパレ−タ（２）の反
転側入力端子電圧ＶINがコンパレ−タ（２）の閾値電圧
ＶTHより降下すると、その出力はハイレベルとなり、ア
ナログスイッチ（５）がオンし、カップリングコンデン
サＣは、ボルテ−ジフォロワ型オペアンプ（４）によっ
て充電され、コンパレ−タ（２）の反転側入力端子は、
定常状態における電圧(Ｖｒｅｆ＋ＶOF2−ΔＶ）に向か
って急峻に上昇する。そして再びコンパレ−タ（２）の
閾値電圧ＶTHを超えると、その出力はロウレベルとな
り、アナログスイッチ（５）がオフする。
表わされるものである。 Ｒ0＝Ｒ＋アナログスイッチ（５）のオン抵抗 ＋ボルテ−ジフォロワ型オペアンプ（４）の出力抵抗 （４） いま上述したオフセット電圧ＶOF1及びＶOF2のバラツキ
状態によって Ｖｒｅｆ＋ＶOF1 ＜ Ｖｒｅｆ＋ＶOF2−ΔＶ （５） となると、コンパレ−タ（２）の反転側入力端子電圧Ｖ
INがコンパレ−タ（２）の閾値電圧ＶTHよりも高いた
め、コンパレ−タ（２）の出力はロウレベルとなり、ア
ナログスイッチ（５）はオフし、カップリングコンデン
サＣに充電された電荷は定電流Ｉ0で放電され、コンパ
レ−タ（２）の反転側入力端子電圧ＶINは接地電位Ｖｓ
ｓに向かって降下する。そしてコンパレ−タ（２）の反
転側入力端子電圧ＶINがコンパレ−タ（２）の閾値電圧
ＶTHより降下すると、その出力はハイレベルとなり、ア
ナログスイッチ（５）がオンし、カップリングコンデン
サＣは、ボルテ−ジフォロワ型オペアンプ（４）によっ
て充電され、コンパレ−タ（２）の反転側入力端子は、
定常状態における電圧(Ｖｒｅｆ＋ＶOF2−ΔＶ）に向か
って急峻に上昇する。そして再びコンパレ−タ（２）の
閾値電圧ＶTHを超えると、その出力はロウレベルとな
り、アナログスイッチ（５）がオフする。
【００１０】以下上述した動作を繰り返すことにより、
図６に示す如くコンパレ−タ（２）の反転側入力端子が
発振状態となり、これを受けて出力端子（９）から不要
な発振出力が発生する。このため、この同期信号分離回
路を映像信号処理システムに組み込んだ場合に、複合映
像信号が入力されていないにもかかわらず、この発振出
力を同期信号として検出してしまい、システムが誤動作
するという問題が発生する。
図６に示す如くコンパレ−タ（２）の反転側入力端子が
発振状態となり、これを受けて出力端子（９）から不要
な発振出力が発生する。このため、この同期信号分離回
路を映像信号処理システムに組み込んだ場合に、複合映
像信号が入力されていないにもかかわらず、この発振出
力を同期信号として検出してしまい、システムが誤動作
するという問題が発生する。
【００１１】本発明は上述した問題点に鑑みて為された
ものであり、コンパレ−タ（２）及びボルテ−ジフォロ
ワ型オペアンプ（４）に発生するオフセット電圧にバラ
ツキが生じた場合においても、複合映像信号が入力され
ない無信号状態においては常にコンパレ−タ（２）の反
転側入力端子電圧ＶINを、コンパレ−タ（２）の閾値電
圧ＶTHよりも低く設定することにより、発振状態を防止
した同期信号分離回路を提供することを目的とするもの
である。
ものであり、コンパレ−タ（２）及びボルテ−ジフォロ
ワ型オペアンプ（４）に発生するオフセット電圧にバラ
ツキが生じた場合においても、複合映像信号が入力され
ない無信号状態においては常にコンパレ−タ（２）の反
転側入力端子電圧ＶINを、コンパレ−タ（２）の閾値電
圧ＶTHよりも低く設定することにより、発振状態を防止
した同期信号分離回路を提供することを目的とするもの
である。
【００１２】
【課題を解決するための手段】本発明は、従来コンパレ
−タ（２）及びボルテ−ジフォロワ型オペアンプ（４）
に供給されていた同一の基準電圧を、図１に示すように
コンパレ−タ（２）に供給される第１の基準電圧と、ボ
ルテ−ジフォロワ型オペアンプ（４）に供給される第２
の基準電圧とに分離し、且つ前記第２の基準電圧を前記
第１の基準電圧よりも低い電圧に設定したことを特徴と
するものである。
−タ（２）及びボルテ−ジフォロワ型オペアンプ（４）
に供給されていた同一の基準電圧を、図１に示すように
コンパレ−タ（２）に供給される第１の基準電圧と、ボ
ルテ−ジフォロワ型オペアンプ（４）に供給される第２
の基準電圧とに分離し、且つ前記第２の基準電圧を前記
第１の基準電圧よりも低い電圧に設定したことを特徴と
するものである。
【００１３】
【作用】上述の手段によれば、複合映像信号が入力され
ない無信号状態におけるコンパレ−タ（２）の反転側入
力端子電圧ＶINは、第１の基準電圧に基ずいて決定され
るコンパレ−タ（２）の閾値電圧ＶTHに独立して、第２
の基準電圧に基ずいて決定されることになる。これによ
り、コンパレ−タ（２）及びボルテ−ジフォロワ型オペ
アンプ（４）に発生するオフセット電圧のバラツキを考
慮しても、常にコンパレ−タ（２）の反転側入力端子電
圧ＶINを、コンパレ−タ（２）の閾値電圧ＶTHよりも低
い電圧に設計することが可能となり、もって発振状態を
防止することが可能となる。
ない無信号状態におけるコンパレ−タ（２）の反転側入
力端子電圧ＶINは、第１の基準電圧に基ずいて決定され
るコンパレ−タ（２）の閾値電圧ＶTHに独立して、第２
の基準電圧に基ずいて決定されることになる。これによ
り、コンパレ−タ（２）及びボルテ−ジフォロワ型オペ
アンプ（４）に発生するオフセット電圧のバラツキを考
慮しても、常にコンパレ−タ（２）の反転側入力端子電
圧ＶINを、コンパレ−タ（２）の閾値電圧ＶTHよりも低
い電圧に設計することが可能となり、もって発振状態を
防止することが可能となる。
【００１４】
【実施例】本発明の実施例を図面を参照して説明する。
図１は本発明の実施例に係る同期信号分離回路を示す回
路図である。尚、図１において図４と同一の符号を付し
た構成部分は、同一の構成部分を示すものである。本発
明の同期信号分離回路の構成に係る従来例と異なる点
は、従来コンパレ−タ（２）及び電圧源となるボルテ−
ジフォロワ型オペアンプ（４）に供給されていた同一の
基準電圧Ｖｒｅｆを分離したことである。
図１は本発明の実施例に係る同期信号分離回路を示す回
路図である。尚、図１において図４と同一の符号を付し
た構成部分は、同一の構成部分を示すものである。本発
明の同期信号分離回路の構成に係る従来例と異なる点
は、従来コンパレ−タ（２）及び電圧源となるボルテ−
ジフォロワ型オペアンプ（４）に供給されていた同一の
基準電圧Ｖｒｅｆを分離したことである。
【００１５】即ち図１に示す如く、電源電位Ｖｄｄと接
地電位Ｖｓｓ間に直列接続されたラダ−抵抗で構成さ
れ、第１、第２の基準電圧を発生する基準電圧発生回路
（１０）を備え、第１の基準電圧Ｖｒｅｆはコンパレ−
タ（２）の非反転側入力端子に印加され、第２の基準電
圧Ｖｒｅｆ’は、Ｖｒｅｆ’と同一の電圧を発生するた
めの電圧源となるボルテ−ジフォロワ型オペアンプ
（４）の非反転側入力端子に印加されているもので、そ
の他の構成は従来例と同一に構成される同期信号分離回
路である。
地電位Ｖｓｓ間に直列接続されたラダ−抵抗で構成さ
れ、第１、第２の基準電圧を発生する基準電圧発生回路
（１０）を備え、第１の基準電圧Ｖｒｅｆはコンパレ−
タ（２）の非反転側入力端子に印加され、第２の基準電
圧Ｖｒｅｆ’は、Ｖｒｅｆ’と同一の電圧を発生するた
めの電圧源となるボルテ−ジフォロワ型オペアンプ
（４）の非反転側入力端子に印加されているもので、そ
の他の構成は従来例と同一に構成される同期信号分離回
路である。
【００１６】ここで、第２の基準電圧Ｖｒｅｆ’は、第
１の基準電圧ＶｒｅｆよりもΔＶｒだけ低い電圧とする
ものである。次に図１乃至図３を参照しながら本発明の
同期信号分離回路の動作を以下の場合に分けて説明す
る。 複合映像信号が入力されない無信号状態の場合：上述
した構成に基ずくと、従来例において前記第（１）式及
び第（２）式で表されたコンパレ−タ（２）の閾値電圧
ＶTH及び該コンパレ−タ（２）の反転側入力端子電圧Ｖ
INは次式で表されることになる。
１の基準電圧ＶｒｅｆよりもΔＶｒだけ低い電圧とする
ものである。次に図１乃至図３を参照しながら本発明の
同期信号分離回路の動作を以下の場合に分けて説明す
る。 複合映像信号が入力されない無信号状態の場合：上述
した構成に基ずくと、従来例において前記第（１）式及
び第（２）式で表されたコンパレ−タ（２）の閾値電圧
ＶTH及び該コンパレ−タ（２）の反転側入力端子電圧Ｖ
INは次式で表されることになる。
【００１７】 ＶTH ＝ Ｖｒｅｆ＋ＶOF1 （６） ＶIN ＝ Ｖｒｅｆ’＋ＶOF2−ΔＶ （７） ここで、第２の基準電圧Ｖｒｅｆ’は第１の基準電圧Ｖ
ｒｅｆよりもΔＶｒだけ低い電圧であることから前記第
（７）式は ＶIN ＝ Ｖｒｅｆ＋ＶOF2−ΔＶ−ΔＶｒ （８） となる。
ｒｅｆよりもΔＶｒだけ低い電圧であることから前記第
（７）式は ＶIN ＝ Ｖｒｅｆ＋ＶOF2−ΔＶ−ΔＶｒ （８） となる。
【００１８】従って、ΔＶｒを適当な値に設定すること
により、オフセット電圧ＶOF1及びＶOF2にバラツキが生
じた場合でも、図２に示す如く常にＶTH ＞ ＶINを保証
することが可能となる。これによりコンパレ−タ（２）
の出力はハイレベルとなり、これを受けてアナログスイ
ッチ（５）がオンした定常状態で、コンパレ−タ（２）
の反転側入力端子は安定することになり、発振状態を防
止することが可能となる。 複合映像信号が入力されている場合：入力端子（１）
に図３に示すような複合映像信号が入力されると、同期
信号期間ＴSにおいては、コンパレ−タ（２）の閾値電
圧ＶTH（＝Ｖｒｅｆ＋ＶOF1）との比較に基ずいて、コ
ンパレ−タ（２）の出力がハイレベルとなり、これを受
けてアナログスイッチ（５）がオンし、カップリングコ
ンデンサＣがボルテ−ジフォロワ型オペアンプ（４）に
よって充電される。一方、映像信号期間Ｔ0において
は、コンパレ−タ（２）の出力がロウレベルとなり、こ
れを受けてアナログスイッチ（５）がオフし、カップリ
ングコンデンサＣは定電流Ｉ0によって放電される。こ
のようにして出力端子（９）より同期信号が得られる。
により、オフセット電圧ＶOF1及びＶOF2にバラツキが生
じた場合でも、図２に示す如く常にＶTH ＞ ＶINを保証
することが可能となる。これによりコンパレ−タ（２）
の出力はハイレベルとなり、これを受けてアナログスイ
ッチ（５）がオンした定常状態で、コンパレ−タ（２）
の反転側入力端子は安定することになり、発振状態を防
止することが可能となる。 複合映像信号が入力されている場合：入力端子（１）
に図３に示すような複合映像信号が入力されると、同期
信号期間ＴSにおいては、コンパレ−タ（２）の閾値電
圧ＶTH（＝Ｖｒｅｆ＋ＶOF1）との比較に基ずいて、コ
ンパレ−タ（２）の出力がハイレベルとなり、これを受
けてアナログスイッチ（５）がオンし、カップリングコ
ンデンサＣがボルテ−ジフォロワ型オペアンプ（４）に
よって充電される。一方、映像信号期間Ｔ0において
は、コンパレ−タ（２）の出力がロウレベルとなり、こ
れを受けてアナログスイッチ（５）がオフし、カップリ
ングコンデンサＣは定電流Ｉ0によって放電される。こ
のようにして出力端子（９）より同期信号が得られる。
【００１９】ここで上述した如く、同期信号期間ＴSに
おいて、スライス電圧Ｖｓはボルテ−ジフォロワ型オペ
アンプ（４）の出力と、コンパレ−タ（２）の反転側入
力端子間に生ずる電圧であり、複合映像信号が入力され
ている期間においては、上述した動作により、カップリ
ングコンデンサＣに充放電される電荷量に関し、次式が
成立することになる。
おいて、スライス電圧Ｖｓはボルテ−ジフォロワ型オペ
アンプ（４）の出力と、コンパレ−タ（２）の反転側入
力端子間に生ずる電圧であり、複合映像信号が入力され
ている期間においては、上述した動作により、カップリ
ングコンデンサＣに充放電される電荷量に関し、次式が
成立することになる。
【００２０】 （Ｖｓ／Ｒ0）×ＴS＝Ｉ0×（Ｔ0＋ＴS） （９） 従って Ｖｓ＝Ｉ0×Ｒ0×（Ｔ0＋ＴS）／ＴS （１０） となり、スライス電圧Ｖｓは図３に示す同期信号の先端
レベルと映像信号の先端レベル差ＡＰＬ及びコンパレ−
タ（２）の閾値電圧ＶTHからの映像信号振幅Ｖａのいず
れにも依存しない。さらに、Ｉ0またはＲ0を適当な値に
設計することにより、スライス電圧Ｖｓの設定を容易に
実現できる。
レベルと映像信号の先端レベル差ＡＰＬ及びコンパレ−
タ（２）の閾値電圧ＶTHからの映像信号振幅Ｖａのいず
れにも依存しない。さらに、Ｉ0またはＲ0を適当な値に
設計することにより、スライス電圧Ｖｓの設定を容易に
実現できる。
【００２１】本発明の同期信号分離回路においては、ボ
ルテ−ジフォロワ型オペアンプ（４）に供給される第２
の基準電圧Ｖｒｅｆ’はコンパレ−タ（２）に供給され
る第１の基準電圧ＶｒｅｆよりもΔＶｒだけ低い電圧と
しているため、コンパレ−タ（２）の閾値電圧ＶTHから
見た同期信号の先端レベルは、従来例の同期信号分離回
路と比較して、およそΔＶｒだけ下がることになり、結
果として同期信号の分離レベルとなるコンパレ−タ
（２）の閾値電圧ＶTHと同期信号の先端レベルの差ＶL
はΔＶｒだけ大きくなる。
ルテ−ジフォロワ型オペアンプ（４）に供給される第２
の基準電圧Ｖｒｅｆ’はコンパレ−タ（２）に供給され
る第１の基準電圧ＶｒｅｆよりもΔＶｒだけ低い電圧と
しているため、コンパレ−タ（２）の閾値電圧ＶTHから
見た同期信号の先端レベルは、従来例の同期信号分離回
路と比較して、およそΔＶｒだけ下がることになり、結
果として同期信号の分離レベルとなるコンパレ−タ
（２）の閾値電圧ＶTHと同期信号の先端レベルの差ＶL
はΔＶｒだけ大きくなる。
【００２２】しかしながら上述した如く、スライス電圧
Ｖｓは、Ｉ0またはＲ0によって容易に調整可能な電圧で
あるため、必要ならばこのＩ0またはＲ0を再設定するこ
とにより、スライス電圧ＶｓをΔＶｒだけ小さくなるよ
うに設定すれば、結果としてコンパレ−タ（２）の閾値
電圧ＶTHと同期信号の先端レベルの差ＶLを従来例と同
等値にすることが可能となる。これにより、ボルテ−ジ
フォロワ型オペアンプ（４）に供給される第２の基準電
圧Ｖｒｅｆ’をコンパレ−タ（２）に供給される第１の
基準電圧Ｖｒｅｆよりも低い電圧にしたことによる弊害
はなくなり、従来例と同等の分離レベルを維持しつつ、
ＡＰＬ、Ｖａに依存しない安定した同期分離が可能とな
る。
Ｖｓは、Ｉ0またはＲ0によって容易に調整可能な電圧で
あるため、必要ならばこのＩ0またはＲ0を再設定するこ
とにより、スライス電圧ＶｓをΔＶｒだけ小さくなるよ
うに設定すれば、結果としてコンパレ−タ（２）の閾値
電圧ＶTHと同期信号の先端レベルの差ＶLを従来例と同
等値にすることが可能となる。これにより、ボルテ−ジ
フォロワ型オペアンプ（４）に供給される第２の基準電
圧Ｖｒｅｆ’をコンパレ−タ（２）に供給される第１の
基準電圧Ｖｒｅｆよりも低い電圧にしたことによる弊害
はなくなり、従来例と同等の分離レベルを維持しつつ、
ＡＰＬ、Ｖａに依存しない安定した同期分離が可能とな
る。
【００２３】
【発明の効果】以上説明したように、本発明の同期信号
分離回路によれば、複合映像信号が入力されない無信号
状態において、本来コンパレ−タ（２）及びボルテ−ジ
フォロワ型オペアンプ（４）に発生しているオフセット
電圧に起因して起こるコンパレ−タ（２）の反転側入力
端子の発振状態を完全に防止することを可能とすると共
に、複合映像信号が入力される期間においては、従来例
と同等の分離レベルを維持しつつ、ＡＰＬ、Ｖａに依存
しない安定した同期分離が可能となる。
分離回路によれば、複合映像信号が入力されない無信号
状態において、本来コンパレ−タ（２）及びボルテ−ジ
フォロワ型オペアンプ（４）に発生しているオフセット
電圧に起因して起こるコンパレ−タ（２）の反転側入力
端子の発振状態を完全に防止することを可能とすると共
に、複合映像信号が入力される期間においては、従来例
と同等の分離レベルを維持しつつ、ＡＰＬ、Ｖａに依存
しない安定した同期分離が可能となる。
【図１】本発明に係る同期信号分離回路の回路図であ
る。
る。
【図２】本発明に係る同期信号分離回路に複合映像信号
が入力されない無信号時の安定した定常状態を示す図で
ある。
が入力されない無信号時の安定した定常状態を示す図で
ある。
【図３】本発明に係る同期信号分離回路の動作を説明す
るための複合映像信号波形図である。
るための複合映像信号波形図である。
【図４】従来例に係る同期信号分離回路の回路図であ
る。
る。
【図５】従来例に係る同期信号分離回路の動作を説明す
るための複合映像信号波形図である。
るための複合映像信号波形図である。
【図６】従来例に係る同期信号分離回路に複合映像信号
が入力されない無信号時の発振状態を示す発振波形図で
ある。
が入力されない無信号時の発振状態を示す発振波形図で
ある。
１ 入力端子 ２ コンパレ−タ ４ 電圧源となるボルテ−ジフォロワ型オペア
ンプ ５ アナログスイッチ ６ 定電流源 ７、８ インバ−タ ９ 出力端子 １０ 基準電圧発生回路 Ｃ カップリングコンデンサ Ｒ 抵抗 Ｉ0 定電流 Ｖｄｄ 電源電位 Ｖｓｓ 接地電位 Ｖｒｅｆ 第１の基準電圧 Ｖｒｅｆ’ 第２の基準電圧 ΔＶｒ 第１の基準電圧と第２の基準電圧の電圧差
ンプ ５ アナログスイッチ ６ 定電流源 ７、８ インバ−タ ９ 出力端子 １０ 基準電圧発生回路 Ｃ カップリングコンデンサ Ｒ 抵抗 Ｉ0 定電流 Ｖｄｄ 電源電位 Ｖｓｓ 接地電位 Ｖｒｅｆ 第１の基準電圧 Ｖｒｅｆ’ 第２の基準電圧 ΔＶｒ 第１の基準電圧と第２の基準電圧の電圧差
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平３−21170（ＪＰ，Ａ) 特開 平４−117074（ＪＰ，Ａ) 特開 平２−134079（ＪＰ，Ａ) 特開 平４−79575（ＪＰ，Ａ) 特開 平６−46282（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H04N 5/04 - 5/12
Claims (2)
- 【請求項１】 複合映像信号の直流成分を遮断するカッ
プリングコンデンサが一方の入力端子に接続され、第１
の基準電圧が他方の入力端子に接続されたコンパレ−タ
と、第２の基準電圧と同一の電圧を発生するための電圧
源と、前記電圧源の出力と、前記一方の入力端子間に接
続され、前記コンパレ−タの出力によって制御されたア
ナログスイッチと、前記一方の入力端子から接地電位へ
定電流を流すための定電流源とを備え、前記第２の基準
電圧は、前記第１の基準電圧より低い電圧であることを
特徴とする同期信号分離回路。 - 【請求項２】 前記第１、第２の基準電圧は電源電位と
接地電位間に直列接続されたラダ−抵抗により発生され
る電圧であることを特徴とする請求項１記載の同期信号
分離回路
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04201221A JP3108207B2 (ja) | 1992-07-28 | 1992-07-28 | 同期信号分離回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04201221A JP3108207B2 (ja) | 1992-07-28 | 1992-07-28 | 同期信号分離回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0654223A JPH0654223A (ja) | 1994-02-25 |
| JP3108207B2 true JP3108207B2 (ja) | 2000-11-13 |
Family
ID=16437351
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04201221A Expired - Lifetime JP3108207B2 (ja) | 1992-07-28 | 1992-07-28 | 同期信号分離回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3108207B2 (ja) |
-
1992
- 1992-07-28 JP JP04201221A patent/JP3108207B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0654223A (ja) | 1994-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04212570A (ja) | クランプ回路 | |
| US5995166A (en) | Clamp circuit for clamping a video signal and a circuit for superimposing composite video signals | |
| JPH09260974A (ja) | 増幅回路 | |
| US6940985B2 (en) | Shock sound prevention circuit | |
| JP3108207B2 (ja) | 同期信号分離回路 | |
| US5045943A (en) | Synchronous signal separation circuit | |
| JP3182417B2 (ja) | 発振器を含む同期化回路 | |
| US4999707A (en) | Synchronizing signal separating circuit separating synchronizing signal from a composite video signal | |
| US5155395A (en) | Filter circuit comprising an amplifier and a capacitor | |
| US4414569A (en) | Transistor circuit | |
| JP3100664B2 (ja) | 積分器用コンパレータ回路装置及び比較方法 | |
| JPH0568154B2 (ja) | ||
| JP3879148B2 (ja) | クランプ回路およびそれを用いた同期分離回路 | |
| JPH0441660Y2 (ja) | ||
| JP3030971B2 (ja) | 同期分離装置 | |
| JP3863312B2 (ja) | バーストゲートパルス発生回路 | |
| US7176985B2 (en) | Clamping circuit for video signals | |
| KR930005603B1 (ko) | 텔리텍스트 데이타 추출 기준레벨 발생회로 | |
| JP2707955B2 (ja) | Ｐｌｌ回路 | |
| JPH0449739A (ja) | 光受信装置 | |
| KR900003075B1 (ko) | 합성비디오 신호에 포함되어 있는 디지탈 정보신호 분리 및 디지탈 동기신호 분리용 집적회로 | |
| JP3067388B2 (ja) | パルス発生装置 | |
| EP0107205A2 (en) | Gate pulse generating circuit and color television receiver | |
| JPH099104A (ja) | ソフトクランプ装置及びソフトクランプ方法 | |
| JP3369831B2 (ja) | クランプ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070908 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080908 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090908 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100908 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100908 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110908 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120908 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term |