JP3100664B2 - 積分器用コンパレータ回路装置及び比較方法 - Google Patents
積分器用コンパレータ回路装置及び比較方法Info
- Publication number
- JP3100664B2 JP3100664B2 JP03127092A JP12709291A JP3100664B2 JP 3100664 B2 JP3100664 B2 JP 3100664B2 JP 03127092 A JP03127092 A JP 03127092A JP 12709291 A JP12709291 A JP 12709291A JP 3100664 B2 JP3100664 B2 JP 3100664B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- input
- integrator
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
- H03K5/2409—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using bipolar transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
Description
【０００１】
【産業上の利用分野】本発明は積分器用コンパレータ回
路装置及び比較方法に関する。
路装置及び比較方法に関する。
【０００２】
【従来の技術】多くの電気回路では信号のレベルを検出
し、当該レベルの瞬時の高さに依存して出力信号をそれ
のロジックレベルにおいて変化させる（例えば積分器使
用下でのランプ関数発生器のため）ことが必要である。
し、当該レベルの瞬時の高さに依存して出力信号をそれ
のロジックレベルにおいて変化させる（例えば積分器使
用下でのランプ関数発生器のため）ことが必要である。
【０００３】当該コンパレータ機能は集積化コンパレー
タで形成され得、例えばメーカー；ナショナル半導体社
Ｎａｔｉｏｎａｌ Ｓｅｍｉｃｏｎｄｕｃｔｏｒの型式
ＬＭ１１１で形成され得、積分器機能は例えば型式７４
１又は帰還されたトランジスタで形成される。両者の結
合体は１つのチップ上で集積化され得る。
タで形成され得、例えばメーカー；ナショナル半導体社
Ｎａｔｉｏｎａｌ Ｓｅｍｉｃｏｎｄｕｃｔｏｒの型式
ＬＭ１１１で形成され得、積分器機能は例えば型式７４
１又は帰還されたトランジスタで形成される。両者の結
合体は１つのチップ上で集積化され得る。
【０００４】通常はコンパレータの所定の動作のために
はそれの入力電圧はアース電位よりもほぼ１〜２Ｖ上回
り、動作電圧よりもほぼ１〜２Ｖ下回る領域に存在しな
ければならない。要するに、利用可能な入力電圧領域は
明らかに動作電圧に対して制限されている。成程、アー
ス電位まで入力電圧が利用可能であるコンパレータ、例
えばナショナル半導体社Ｎａｔｉｏｎａｌ Ｓｅｍｉｃ
ｏｎｄｕｃｔｏｒの型式ＬＭ１９３が存在する。然し乍
ら入力電圧領域の上限は上記型式においても、動作電圧
をほぼ１〜２Ｖ下回る。更にそのような公知のコンパレ
ータ用の回路はコスト高であって、積分器用の集積化コ
ンパレータ回路は比較的大きなチップ面積が必要とされ
ることとなる。
はそれの入力電圧はアース電位よりもほぼ１〜２Ｖ上回
り、動作電圧よりもほぼ１〜２Ｖ下回る領域に存在しな
ければならない。要するに、利用可能な入力電圧領域は
明らかに動作電圧に対して制限されている。成程、アー
ス電位まで入力電圧が利用可能であるコンパレータ、例
えばナショナル半導体社Ｎａｔｉｏｎａｌ Ｓｅｍｉｃ
ｏｎｄｕｃｔｏｒの型式ＬＭ１９３が存在する。然し乍
ら入力電圧領域の上限は上記型式においても、動作電圧
をほぼ１〜２Ｖ下回る。更にそのような公知のコンパレ
ータ用の回路はコスト高であって、積分器用の集積化コ
ンパレータ回路は比較的大きなチップ面積が必要とされ
ることとなる。
【０００５】
【発明の目的】本発明の目的ないし課題とするところは
積分器のため、拡大された入力電圧領域を有しかつ回路
コストの低減されたコンパレータ回路装置及び比較方法
を提供することにある。
積分器のため、拡大された入力電圧領域を有しかつ回路
コストの低減されたコンパレータ回路装置及び比較方法
を提供することにある。
【０００６】
【発明の構成】上記課題は請求項１に記載の構成要件に
より解決される。本発明の別の発展形態が引用請求項に
記載されている。
より解決される。本発明の別の発展形態が引用請求項に
記載されている。
【０００７】本発明のコンパレータ回路装置では積分器
により制御される相補トランジスタの飽和状態が次のよ
うに利用される、即ち、当該コンパレータ出力（側）が
飽和電圧に到達の際はじめて切換わる（動作する）よう
にして利用される。相補トランジスタの相応の飽和電圧
が夫々ほぼ５０ｍである。例えば２つのコンパレータ出
力側が設けられ得る。コンパレータ回路装置の入力電圧
が第１の限界値（アース電位＋ＶＣＥｓａｔ）に達する
と、一方の出力（側）はそのロジックレベルが変わり、
第２限界値（動作電圧−ＶＣＥｓａｔ）に達すると他方
の出力（側）にて、そのロジックレベルが変わる。第１
の限界値に対する出力トランジスタは例えばＮＰＮトラ
ンジスタにより制御され、第２限界値に対する出力トラ
ンジスタがＰＮＰトランジスタにより制御される。
により制御される相補トランジスタの飽和状態が次のよ
うに利用される、即ち、当該コンパレータ出力（側）が
飽和電圧に到達の際はじめて切換わる（動作する）よう
にして利用される。相補トランジスタの相応の飽和電圧
が夫々ほぼ５０ｍである。例えば２つのコンパレータ出
力側が設けられ得る。コンパレータ回路装置の入力電圧
が第１の限界値（アース電位＋ＶＣＥｓａｔ）に達する
と、一方の出力（側）はそのロジックレベルが変わり、
第２限界値（動作電圧−ＶＣＥｓａｔ）に達すると他方
の出力（側）にて、そのロジックレベルが変わる。第１
の限界値に対する出力トランジスタは例えばＮＰＮトラ
ンジスタにより制御され、第２限界値に対する出力トラ
ンジスタがＰＮＰトランジスタにより制御される。
【０００８】次に図１を用いて従来公知技術を説明し、
図２を用いて本発明の実施例を説明する。
図２を用いて本発明の実施例を説明する。
【０００９】図１にはアンプ１０と積分コンデンサ１１
とから成る積分器が示してある。この積分器の出力側に
は２つの差動アンプ１２，１３が接続されている。これ
らアンプは動作電圧２６（Ｖｃｃ）とアース電位２７に
接続されている。第１差動アンプ１３の入力側１３１に
基準電圧Ｖｌｏｗが加わり、第２差動アンプ１２の入力
側１２１には基準電圧Ｖｈｉｇｈが加わる。第２差動ア
ンプ１２の入力側１２１におけるＶｈｉｇｈは例えば最
大値（Ｖｃｃ−２Ｖ）をとり、第１差動アンプ１３の入
力側におけるＶｌｏａｗは例えば最小値（アース電位＋
１Ｖ）を取り得る。最大のコンパレータ入力電圧変化量
（幅）は動作電圧２６より２〜３Ｖ低く、積分器及びコ
ンパレータの相応に集積化した結合体は比較的大きなチ
ップ面積を要する。
とから成る積分器が示してある。この積分器の出力側に
は２つの差動アンプ１２，１３が接続されている。これ
らアンプは動作電圧２６（Ｖｃｃ）とアース電位２７に
接続されている。第１差動アンプ１３の入力側１３１に
基準電圧Ｖｌｏｗが加わり、第２差動アンプ１２の入力
側１２１には基準電圧Ｖｈｉｇｈが加わる。第２差動ア
ンプ１２の入力側１２１におけるＶｈｉｇｈは例えば最
大値（Ｖｃｃ−２Ｖ）をとり、第１差動アンプ１３の入
力側におけるＶｌｏａｗは例えば最小値（アース電位＋
１Ｖ）を取り得る。最大のコンパレータ入力電圧変化量
（幅）は動作電圧２６より２〜３Ｖ低く、積分器及びコ
ンパレータの相応に集積化した結合体は比較的大きなチ
ップ面積を要する。
【００１０】
【実施例】図２はトランジスタ２４１，２４２と積分コ
ンデンサ２１とから成る積分器を示す。積分器は入力側
２４における電流により制御され、カレントミラーとし
て接続構成されたトランジスタ２５１からその給電電流
を得る。このトランジスタ２５１はトランジスタ２５２
を有する電流源の電流の相似的な電流を供給する。積分
コンデンサ２１は同様にトランジスタ２５１を有するミ
ラー構成配置の電流源に接続されている。入力側２４に
電流が流れ込むと、トランジスタ２５１，２５２と積分
コンデンサ２１との接続点における電圧が低下する、そ
れというのは上記コンデンサは放電されるからである。
上記接続点における電圧は益々値零に近づく。トランジ
スタＴ２４２が飽和状態におかれコレクタとエミッタと
の間の飽和電圧がほぼ５０ｍＶになると上記過程は終了
される。それによりトランジスタ２４２にてベース電流
が流れる。このベース電流はトランジスタ２４１のコレ
クタをも流れ、抵抗２５５が取出され、従ってトランジ
スタ２５６には流れない。それによりトランジスタ２５
６（ないし抵抗２５７）における電圧が低下し、トラン
ジスタ２３は阻止（オフ）状態になる。さらに入力側２
４に電流が流れると、トランジスタ２４１も飽和状態に
なり、その結果この電流は有利に積分コンデンサ２１に
流れないで、トランジスタ２４１のベースに流れ込む。
従って上記接続点２５１，２４２，２１における電圧の
下方レベルが、阻止状態のトランジスタ２３によって検
出される。トランジスタ２４１が飽和すると、トランジ
スタ２５２を流れる電流はトランジスタ２４１のコレク
タにおける電圧変動によってはわずかな影響しか受けな
い。入力側２４のところから電流が流れ出る場合はトラ
ンジスタ２５１，２４２を積分コンデンサ２１との接続
点における電圧が上昇する、それというのは、上記コン
デンサ２１は充電されるからである。上記接続点におけ
る電圧は益々動作電圧２６（Ｖｃｃ）に近づく。上記の
過程は次のような際に終了される、即ち、トランジスタ
Ｔ２５１が飽和状態におかれコレクタとエミッタ間の飽
和電圧がほぼ５０ｍＶになる際上記過程は終了される。
そうすると、トランジスタ２５１にてベース電流が流れ
る。このベース電流はトランジスタ２５３のコレクタを
通って、また、さらに抵抗２５４を通って流される。そ
れにより、抵抗２５４における電圧が上昇し、トランジ
スタ２２が導通状態になる。上記接続点、２５１，２４
２と２１の接続点における電圧の上方レベルが、導通状
態のトランジスタ２２により検出される。
ンデンサ２１とから成る積分器を示す。積分器は入力側
２４における電流により制御され、カレントミラーとし
て接続構成されたトランジスタ２５１からその給電電流
を得る。このトランジスタ２５１はトランジスタ２５２
を有する電流源の電流の相似的な電流を供給する。積分
コンデンサ２１は同様にトランジスタ２５１を有するミ
ラー構成配置の電流源に接続されている。入力側２４に
電流が流れ込むと、トランジスタ２５１，２５２と積分
コンデンサ２１との接続点における電圧が低下する、そ
れというのは上記コンデンサは放電されるからである。
上記接続点における電圧は益々値零に近づく。トランジ
スタＴ２４２が飽和状態におかれコレクタとエミッタと
の間の飽和電圧がほぼ５０ｍＶになると上記過程は終了
される。それによりトランジスタ２４２にてベース電流
が流れる。このベース電流はトランジスタ２４１のコレ
クタをも流れ、抵抗２５５が取出され、従ってトランジ
スタ２５６には流れない。それによりトランジスタ２５
６（ないし抵抗２５７）における電圧が低下し、トラン
ジスタ２３は阻止（オフ）状態になる。さらに入力側２
４に電流が流れると、トランジスタ２４１も飽和状態に
なり、その結果この電流は有利に積分コンデンサ２１に
流れないで、トランジスタ２４１のベースに流れ込む。
従って上記接続点２５１，２４２，２１における電圧の
下方レベルが、阻止状態のトランジスタ２３によって検
出される。トランジスタ２４１が飽和すると、トランジ
スタ２５２を流れる電流はトランジスタ２４１のコレク
タにおける電圧変動によってはわずかな影響しか受けな
い。入力側２４のところから電流が流れ出る場合はトラ
ンジスタ２５１，２４２を積分コンデンサ２１との接続
点における電圧が上昇する、それというのは、上記コン
デンサ２１は充電されるからである。上記接続点におけ
る電圧は益々動作電圧２６（Ｖｃｃ）に近づく。上記の
過程は次のような際に終了される、即ち、トランジスタ
Ｔ２５１が飽和状態におかれコレクタとエミッタ間の飽
和電圧がほぼ５０ｍＶになる際上記過程は終了される。
そうすると、トランジスタ２５１にてベース電流が流れ
る。このベース電流はトランジスタ２５３のコレクタを
通って、また、さらに抵抗２５４を通って流される。そ
れにより、抵抗２５４における電圧が上昇し、トランジ
スタ２２が導通状態になる。上記接続点、２５１，２４
２と２１の接続点における電圧の上方レベルが、導通状
態のトランジスタ２２により検出される。
【００１１】そのようにして、コンパレータに対して有
利に（Ｖｃｃ−２＊ＶＣＥｓａｔ）の電圧領域が利用さ
れ得る。
利に（Ｖｃｃ−２＊ＶＣＥｓａｔ）の電圧領域が利用さ
れ得る。
【００１２】積分器に結合されたコンパレータのわずか
な回路コストにより、集積化の際に必要なチップ面積が
小さくなり当該回路に対する給電電流が有利に小にな
る。
な回路コストにより、集積化の際に必要なチップ面積が
小さくなり当該回路に対する給電電流が有利に小にな
る。
【００１３】コンパレータ出力側２２２，２３２を利用
して例えばそのつど１つの電流源が極性反転されてこの
電流源がたんに入力側２４にのみ接続される場合にはラ
ンプ関数発生器が形成される。この発生器の出力電圧は
積分コンデンサ２１とトランジスタ２４２，２５１の接
続点から取出可能である。
して例えばそのつど１つの電流源が極性反転されてこの
電流源がたんに入力側２４にのみ接続される場合にはラ
ンプ関数発生器が形成される。この発生器の出力電圧は
積分コンデンサ２１とトランジスタ２４２，２５１の接
続点から取出可能である。
【００１４】図３には入力側２４にて流れ込む電流の場
合に対して、図２のコンパレータ回路装置における幾つ
かの時間的電流、電圧経過が示してある。ここにおける
シンボルは下記の内容を意味する。
合に対して、図２のコンパレータ回路装置における幾つ
かの時間的電流、電圧経過が示してある。ここにおける
シンボルは下記の内容を意味する。
【００１５】 −ｉｂ（ｑ２） トランジスタ２４２のベース電流 −ｉｃ（ｑ１） トランジスタ２４１のコレクタ電流 −ｉｅ（ｑ５） トランジスタ２５６のエミッタ電流 −ｉｂ（ｑ１） トランジスタ２４１のベース電流 − ｖ（ｋ１） トランジスタのコレクタにおける電圧 − ｖ（ｋ２） トランジスタのコレクタにおける電圧 − ｖ（ｋ６） トランジスタ２４２のベースにおける
電圧 − ｖ（ｋ５） トランジスタ２３のベースにおける電
圧 − ｖ（ｋ２３２）トランジスタ２３のコレクタにおけ
る電圧（このトランジスタ２３が抵抗を介して動作電圧
２６と接続されている場合） 図４には入力側２４のところから流れ出る電流の場合に
対して図２のコンパレータ回路装置における幾つかの時
間的電流、電圧経過を示す。ここにおけるシンボルは下
記の内容を意味する。
電圧 − ｖ（ｋ５） トランジスタ２３のベースにおける電
圧 − ｖ（ｋ２３２）トランジスタ２３のコレクタにおけ
る電圧（このトランジスタ２３が抵抗を介して動作電圧
２６と接続されている場合） 図４には入力側２４のところから流れ出る電流の場合に
対して図２のコンパレータ回路装置における幾つかの時
間的電流、電圧経過を示す。ここにおけるシンボルは下
記の内容を意味する。
【００１６】 −ｉｃ（ｑ３） トランジスタ２５１のコレクタ電流 −ｉｃ（ｑ４） トランジスタ２５３のコレクタ電流 −ｉｂ（ｑ３） トランジスタ２５１のベース電流 − ｖ（ｋ１） トランジスタ２４２のコレクタにおけ
る電圧 − ｖ（ｋ６） トランジスタ２４２のベースにおける
電圧 − ｖ（ｋ４） トランジスタ２２のベースにおける電
圧 − ｖ（ｋ２２２）トランジスタ２２のコレクタにおけ
る電圧（上記トランジスタ２２が抵抗を介して動作電圧
２６と接続されている場合） Ｖｃｃが５Ｖの値を有する場合、利用可能な電圧変化量
は（５Ｖ−２×０．０５Ｖ）＝４．９Ｖとなる。それに
より、積分コンデンサ２１の相応の大きさのもとで例え
ば１０μｓの周期期間を有するランプ関数が実現され得
る。
る電圧 − ｖ（ｋ６） トランジスタ２４２のベースにおける
電圧 − ｖ（ｋ４） トランジスタ２２のベースにおける電
圧 − ｖ（ｋ２２２）トランジスタ２２のコレクタにおけ
る電圧（上記トランジスタ２２が抵抗を介して動作電圧
２６と接続されている場合） Ｖｃｃが５Ｖの値を有する場合、利用可能な電圧変化量
は（５Ｖ−２×０．０５Ｖ）＝４．９Ｖとなる。それに
より、積分コンデンサ２１の相応の大きさのもとで例え
ば１０μｓの周期期間を有するランプ関数が実現され得
る。
【００１７】相応の公知の回路では例えば（Ｖｃｃ−
２．５Ｖ）＝２．５Ｖの電圧変化量のみが利用され得る
に過ぎない。同じ周期期間を有するランプ関数を実現す
るには積分コンデンサ２１は近似的に２倍の値を有しな
ければならないこととなり、相応して２倍のチップ面積
を要することとなる。
２．５Ｖ）＝２．５Ｖの電圧変化量のみが利用され得る
に過ぎない。同じ周期期間を有するランプ関数を実現す
るには積分コンデンサ２１は近似的に２倍の値を有しな
ければならないこととなり、相応して２倍のチップ面積
を要することとなる。
【００１８】
【発明の効果】本発明によれば積分器のため拡大された
入力電圧領域を有しかつ回路コストの低減されたコンパ
レータ回路装置を実現できる効果が奏される。
入力電圧領域を有しかつ回路コストの低減されたコンパ
レータ回路装置を実現できる効果が奏される。
【図面の簡単な説明】
【図１】積分器用の公知のコンパレータ回路装置の構成
図である。
図である。
【図２】積分器用の本発明のコンパレータ評価回路装置
の回路図である。
の回路図である。
【図３】当該入力側にて電流が流れる際のコンパレータ
回路装置の電流電圧特性図である。
回路装置の電流電圧特性図である。
【図４】当該入力側外に電流が流れる際のコンパレータ
回路装置の電流電圧特性図である。
回路装置の電流電圧特性図である。
１０ アンプ １１ 積分コンデンサ １２，１３ 差動アンプ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ルードルフ コブリッツ ドイツ連邦共和国 フィリンゲン ヨッ ト． ヨット．リーガーシュトラーセ 12アー (72)発明者 クノ レンツ ドイツ連邦共和国 フィリンゲン ヴィ ルストルフシュトラーセ 20 (56)参考文献 特開 昭57−19805（ＪＰ，Ａ) 特開 昭62−21320（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G06G 7/18 G01R 19/165 H03K 5/24
Claims (8)
- 【請求項１】 積分器（２１，２４２）を有するコンパ
レータ回路装置（２２，２３，２５４，２５６，２５
７）において、 電流源（２５２）から給電される第１トランジスタ（２
５１）を有し、該第１トランジスタ（２５１）は電圧給
電源の一方の端子（２６）に接続されていて、飽和電圧
状態に制御され得るように構成されており、前記第１の
トランジスタ（２５１）の出力側は、コンデンサ（２
１）の一方の端子及び第２のトランジスタ（２４２）の
１つの出力側に配属されており、前記第２トランジスタ
（２４２）は、電圧給電源の他方の端子（２７）に接続
されており、それの飽和電圧状態に制御され得るもので
あり、更に、積分器入力側（２４）が設けられており、
該積分器入力側（２４）は、コンデンサ（２１）の他方
の端子及び第３のトランジスタ（２４１）の入力側に配
属されており、前記第３トランジスタ（２４１）の一方
の出力側は、第２トランジスタ（２４２）の入力側に配
属されており、他方の出力側は、コンパレータ回路の入
力側と、コンパレータ回路に接続された電流源（２５
２）の入力側とに配属されている、 ことを特徴とする積
分器用コンパレータ回路装置。 - 【請求項２】 前記第１トランジスタ（２５１）及び第
２トランジスタ（２４２）は、コンデンサ（２１）の充
電及び放電期間中非飽和状態におかれている請求項１記
載の装置。 - 【請求項３】 前記第１トランジスタ（２５１）及び第
２トランジスタ（２４２）は相補トランジスタである請
求項１又は２記載の装置。 - 【請求項４】 前記第１トランジスタ（２５１）は、カ
レントシラーの機能を有する請求項１から３までの何れ
か１項記載の装置。 - 【請求項５】 前記第１トランジスタ（２５１）はＰＮ
Ｐ形であり、前記第２トランジスタ（２４２）及び第３
トランジスタ（２４１）はＮＰＮ形であり、ここで、前
記第１トランジスタのコレクタは、第２トランジスタの
コレクタに配属され、第３トランジスタのコレクタは、
コンパレータ回路に配属されている請求項１から４まで
のうち何れか１項又は複数項記載の装置。 - 【請求項６】 積分器は、電流制御される入力側（２
４）を有する請求項１ から５までのうち何れか１項又は
複数項記載の装置。 - 【請求項７】 コンパレータ回路は、積分器の入力側
（２４）に接続された電流源の極性反転を制御するよう
に構成されている請求項６記載の装置。 - 【請求項８】 入力電圧を低い及び高い基準電圧と比較
する方法において、前記入力電圧を積分器（２１，２４
１）において積分し、積分された入力電圧を２つの相補
トランジスタ（２５１，２４２）に供給し、該２つの相
補トランジスタ（２５１，２４２）は、夫々電圧給電源
の何れか１つの端子（２６，２７）に接続されており、
コンパレータ（２２，２３，２５４，２５６，２５７）
の高い及び低い電圧を決定するために前記相補トランジ
スタの飽和状態を使用するステップを具備することを特
徴とする比較方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE4017738.6 | 1990-06-01 | ||
| DE4017738A DE4017738A1 (de) | 1990-06-01 | 1990-06-01 | Komparatorschaltung fuer einen integrator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0793444A JPH0793444A (ja) | 1995-04-07 |
| JP3100664B2 true JP3100664B2 (ja) | 2000-10-16 |
Family
ID=6407659
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03127092A Expired - Fee Related JP3100664B2 (ja) | 1990-06-01 | 1991-05-30 | 積分器用コンパレータ回路装置及び比較方法 |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US5237222A (ja) |
| EP (1) | EP0459313B1 (ja) |
| JP (1) | JP3100664B2 (ja) |
| KR (1) | KR0177175B1 (ja) |
| AT (1) | ATE143195T1 (ja) |
| DE (2) | DE4017738A1 (ja) |
| ES (1) | ES2091833T3 (ja) |
| HK (1) | HK66097A (ja) |
| SG (1) | SG46478A1 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6407594B1 (en) | 1993-04-09 | 2002-06-18 | Sgs-Thomson Microelectronics S.R.L. | Zero bias current driver control circuit |
| EP0627810B1 (en) * | 1993-05-31 | 1996-12-18 | STMicroelectronics S.r.l. | Half-bridge turn-off slew-rate controller using a single capacitor |
| US11736022B2 (en) * | 2020-07-29 | 2023-08-22 | Infineon Technologies Austria Ag | Power supply and winding switch control via an integrator voltage |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3098939A (en) * | 1961-12-21 | 1963-07-23 | Ibm | Integrating pulse circuit having regenerative feed back to effect pulse shaping |
| GB1152488A (en) * | 1966-06-20 | 1969-05-21 | Brookdeal Electronics Ltd | Electronic Circuit Arrangements |
| GB1218149A (en) * | 1968-04-30 | 1971-01-06 | Tesla Np | Improvements in and relating to transistorized sawtooth voltage generator |
| DE3408220A1 (de) * | 1984-03-07 | 1985-09-12 | Telefunken electronic GmbH, 7100 Heilbronn | Steuerbarer integrator |
| US4598259A (en) * | 1984-12-05 | 1986-07-01 | Sprague Electric Company | Stable frequency sawtooth oscillator |
| JPS62101116A (ja) * | 1985-10-29 | 1987-05-11 | Toko Inc | パルス遅延回路 |
| US4682059A (en) * | 1985-10-31 | 1987-07-21 | Harris Corporation | Comparator input stage for interface with signal current |
| IT1215369B (it) * | 1987-02-25 | 1990-02-08 | Sgs Microelettronica Spa | Generatore di segnali periodici con andamento esponenziale, in particolare per alimentatori a commutazione. |
-
1990
- 1990-06-01 DE DE4017738A patent/DE4017738A1/de not_active Withdrawn
-
1991
- 1991-05-24 EP EP91108419A patent/EP0459313B1/de not_active Expired - Lifetime
- 1991-05-24 ES ES91108419T patent/ES2091833T3/es not_active Expired - Lifetime
- 1991-05-24 DE DE59108188T patent/DE59108188D1/de not_active Expired - Lifetime
- 1991-05-24 SG SG1996004987A patent/SG46478A1/en unknown
- 1991-05-24 AT AT91108419T patent/ATE143195T1/de active
- 1991-05-30 US US07/707,481 patent/US5237222A/en not_active Expired - Lifetime
- 1991-05-30 JP JP03127092A patent/JP3100664B2/ja not_active Expired - Fee Related
- 1991-05-31 KR KR1019910009018A patent/KR0177175B1/ko not_active IP Right Cessation
-
1997
- 1997-05-15 HK HK66097A patent/HK66097A/xx not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| ATE143195T1 (de) | 1996-10-15 |
| KR0177175B1 (ko) | 1999-04-01 |
| JPH0793444A (ja) | 1995-04-07 |
| KR920001840A (ko) | 1992-01-30 |
| HK66097A (en) | 1997-05-23 |
| US5237222A (en) | 1993-08-17 |
| DE59108188D1 (de) | 1996-10-24 |
| SG46478A1 (en) | 1998-02-20 |
| DE4017738A1 (de) | 1991-12-05 |
| ES2091833T3 (es) | 1996-11-16 |
| EP0459313B1 (de) | 1996-09-18 |
| EP0459313A1 (de) | 1991-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0697766A1 (en) | Buffer circuit with wide dynamic range | |
| US6498517B2 (en) | Peak hold circuit | |
| JP3100664B2 (ja) | 積分器用コンパレータ回路装置及び比較方法 | |
| KR100270033B1 (ko) | 충전 장치, 전류 검출 회로 및 전압 검출 회로 | |
| EP0582289B1 (en) | Transistor circuit for holding peak/bottom level of signal | |
| US4636659A (en) | Sample and hold circuit | |
| JP3015585B2 (ja) | Ｆｍステレオ復調器用信号発生回路 | |
| US20020163378A1 (en) | Reduced noise band gap reference with current feedback and method of using | |
| JP2838212B2 (ja) | のこぎり波発振器段 | |
| EP0409322A1 (en) | Filter circuit comprising an amplifier and a capacitor | |
| JPS59163916A (ja) | リセツトパルス発生装置 | |
| JP2699310B2 (ja) | 波形変換回路 | |
| JPH05218826A (ja) | 半導体装置 | |
| JPH0568154B2 (ja) | ||
| JP3012407B2 (ja) | レベル変換回路 | |
| JP2508501B2 (ja) | クロツクドライバ | |
| JP2550416B2 (ja) | クランプ回路 | |
| JP2723703B2 (ja) | 演算回路 | |
| SU1698964A1 (ru) | Амплитудный формирователь | |
| JPH03220913A (ja) | 電子コンパレータデバイス | |
| JPH0671315B2 (ja) | フイ−ドバツク型クランプ回路 | |
| JPS61114607A (ja) | 増幅器のスピ−ドアツプ回路 | |
| JP2002141782A (ja) | 台形波出力回路 | |
| JPS584867B2 (ja) | スイチヨクヘンコウカイロ | |
| KR19980020084A (ko) | 손상방지를 위한 발진회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070818 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080818 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |