JPH05218826A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH05218826A JPH05218826A JP1907592A JP1907592A JPH05218826A JP H05218826 A JPH05218826 A JP H05218826A JP 1907592 A JP1907592 A JP 1907592A JP 1907592 A JP1907592 A JP 1907592A JP H05218826 A JPH05218826 A JP H05218826A
- Authority
- JP
- Japan
- Prior art keywords
- comparator
- voltage
- capacitor
- circuit
- constant current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】
【目的】直流入力信号の電圧を時間変位に比例して変化
させ、その変化させた電圧と予め定められた基準電圧と
をコンパレータによって比較する半導体装置に関し、コ
ンパレータの入力にノイズが混入しても誤動作すること
がなく正確な比較動作を行うことことを目的とする。 【構成】直流入力信号の電圧をコンデンサＣに充電し、
そのコンデンサＣに充電された電荷を定電流回路１によ
って放電することによって、直流入力信号の電圧を時間
変位に比例して変化させ、その変化させた電圧と予め定
められた基準電圧ＶR とをコンパレータ２によって比較
する。制御回路３は、前記コンパレータ２の出力の反転
を検出して制御信号を出力する。第２の定電流回路４
は、前記制御回路３の制御信号に基づいて定電流回路１
に並列に接続されて動作し、前記定電流回路１によるコ
ンデンサＣの放電をより促進させる。
させ、その変化させた電圧と予め定められた基準電圧と
をコンパレータによって比較する半導体装置に関し、コ
ンパレータの入力にノイズが混入しても誤動作すること
がなく正確な比較動作を行うことことを目的とする。 【構成】直流入力信号の電圧をコンデンサＣに充電し、
そのコンデンサＣに充電された電荷を定電流回路１によ
って放電することによって、直流入力信号の電圧を時間
変位に比例して変化させ、その変化させた電圧と予め定
められた基準電圧ＶR とをコンパレータ２によって比較
する。制御回路３は、前記コンパレータ２の出力の反転
を検出して制御信号を出力する。第２の定電流回路４
は、前記制御回路３の制御信号に基づいて定電流回路１
に並列に接続されて動作し、前記定電流回路１によるコ
ンデンサＣの放電をより促進させる。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置に係り、詳し
くは直流入力信号の電圧を時間変位に比例して変化さ
せ、その変化させた電圧と予め定められた基準電圧とを
コンパレータによって比較する回路に関するものであ
る。
くは直流入力信号の電圧を時間変位に比例して変化さ
せ、その変化させた電圧と予め定められた基準電圧とを
コンパレータによって比較する回路に関するものであ
る。
【０００２】近年、上記の回路において、電源ラインや
配線ライン等からノイズが混入しても誤動作しないこと
が要求されている。
配線ライン等からノイズが混入しても誤動作しないこと
が要求されている。
【０００３】
【従来の技術】従来、図４に示すように、コンパレータ
３１の反転入力端子に予め定められた基準電圧ＶR が入
力され、コンパレータ３１の非反転入力端子とグランド
との間にコンデンサＣおよび定電流源３２が接続された
回路がある。
３１の反転入力端子に予め定められた基準電圧ＶR が入
力され、コンパレータ３１の非反転入力端子とグランド
との間にコンデンサＣおよび定電流源３２が接続された
回路がある。
【０００４】この回路において、コンパレータ３１の非
反転入力端子に基準電圧ＶR より低い電圧である直流入
力信号が印加されると、その直流入力信号によってコン
デンサＣが充電されると共に、コンパレータ３１の比較
出力はローレベルになる。
反転入力端子に基準電圧ＶR より低い電圧である直流入
力信号が印加されると、その直流入力信号によってコン
デンサＣが充電されると共に、コンパレータ３１の比較
出力はローレベルになる。
【０００５】そして、直流入力信号の入力が終了する
と、コンデンサＣに充電された電荷は定電流源３２から
コンデンサＣに流れ込む定電流Ｉに従って放電される。
すなわち、図５に示すように、定電流源３２によるコン
デンサＣの放電に基づいて、時間の経過と共にコンパレ
ータ３１の非反転入力端子の電圧は上昇する。
と、コンデンサＣに充電された電荷は定電流源３２から
コンデンサＣに流れ込む定電流Ｉに従って放電される。
すなわち、図５に示すように、定電流源３２によるコン
デンサＣの放電に基づいて、時間の経過と共にコンパレ
ータ３１の非反転入力端子の電圧は上昇する。
【０００６】コンパレータ３１の非反転入力端子の電圧
が反転入力端子の電圧である基準電圧ＶR より低いとき
には、コンパレータ３１の比較出力はローレベルにな
る。そして、コンパレータ３１の非反転入力端子の電圧
が基準電圧ＶR を越えると、コンパレータ３１の比較出
力は反転してハイレベルになる。
が反転入力端子の電圧である基準電圧ＶR より低いとき
には、コンパレータ３１の比較出力はローレベルにな
る。そして、コンパレータ３１の非反転入力端子の電圧
が基準電圧ＶR を越えると、コンパレータ３１の比較出
力は反転してハイレベルになる。
【０００７】
【発明が解決しようとする課題】ところで、電源ライン
や配線ライン等からのノイズがコンパレータ３１の非反
転入力端子に混入することがある。コンパレータ３１の
非反転入力端子の電圧と基準電圧ＶR の差が小さいと
き、図６に示すように、その差より大きなノイズが混入
するとコンパレータ３１の比較出力は一時的にＬレベル
になって誤動作するという問題がある。
や配線ライン等からのノイズがコンパレータ３１の非反
転入力端子に混入することがある。コンパレータ３１の
非反転入力端子の電圧と基準電圧ＶR の差が小さいと
き、図６に示すように、その差より大きなノイズが混入
するとコンパレータ３１の比較出力は一時的にＬレベル
になって誤動作するという問題がある。
【０００８】本発明は上記問題点を解決するためになさ
れたものであって、その目的は、直流入力信号の電圧を
時間変位に比例して変化させ、その変化させた電圧と予
め定められた基準電圧とをコンパレータによって比較す
る半導体装置において、コンパレータの入力にノイズが
混入しても誤動作することがなく正確な比較動作を行う
ことが可能な半導体装置を提供することにある。
れたものであって、その目的は、直流入力信号の電圧を
時間変位に比例して変化させ、その変化させた電圧と予
め定められた基準電圧とをコンパレータによって比較す
る半導体装置において、コンパレータの入力にノイズが
混入しても誤動作することがなく正確な比較動作を行う
ことが可能な半導体装置を提供することにある。
【０００９】
【課題を解決するための手段】図１は本発明の原理説明
図である。直流入力信号の電圧をコンデンサＣに充電
し、そのコンデンサＣに充電された電荷を定電流回路１
によって放電することによって、直流入力信号の電圧を
時間変位に伴って変化させ、その変化させた電圧と予め
定められた基準電圧ＶR とをコンパレータ２によって比
較する。
図である。直流入力信号の電圧をコンデンサＣに充電
し、そのコンデンサＣに充電された電荷を定電流回路１
によって放電することによって、直流入力信号の電圧を
時間変位に伴って変化させ、その変化させた電圧と予め
定められた基準電圧ＶR とをコンパレータ２によって比
較する。
【００１０】制御回路３は、前記コンパレータ２の出力
の反転を検出して制御信号を出力する。第２の定電流回
路４は、前記制御回路３の制御信号に基づいて定電流回
路１に並列に接続されて動作し、前記定電流回路１によ
るコンデンサＣの放電をより促進させる。
の反転を検出して制御信号を出力する。第２の定電流回
路４は、前記制御回路３の制御信号に基づいて定電流回
路１に並列に接続されて動作し、前記定電流回路１によ
るコンデンサＣの放電をより促進させる。
【００１１】
【作用】コンパレータ２の出力が反転すると、制御回路
３の制御信号に基づいて定電流回路１と並列に第２の定
電流回路４が接続される。すると、コンデンサＣに充電
された電荷の放電が促進され、直流入力信号の電圧を時
間変位に比例して変化させた電圧と、基準電圧ＶR との
差が大きくなる。従って、電源ラインや配線ライン等か
らのノイズがコンパレータ２の入力端子に混入しても、
コンパレータ３１が誤動作することはなく正確な比較動
作を行うことができる。
３の制御信号に基づいて定電流回路１と並列に第２の定
電流回路４が接続される。すると、コンデンサＣに充電
された電荷の放電が促進され、直流入力信号の電圧を時
間変位に比例して変化させた電圧と、基準電圧ＶR との
差が大きくなる。従って、電源ラインや配線ライン等か
らのノイズがコンパレータ２の入力端子に混入しても、
コンパレータ３１が誤動作することはなく正確な比較動
作を行うことができる。
【００１２】
【実施例】以下、本発明を具体化した一実施例を図２，
図３に従って説明する。尚、本実施例において、図４に
示す従来例と同じ構成については符号を等しくしてその
詳細な説明を省略する。
図３に従って説明する。尚、本実施例において、図４に
示す従来例と同じ構成については符号を等しくしてその
詳細な説明を省略する。
【００１３】図２に示すように、グランドと低電位側電
源ＶEEとの間において、抵抗Ｒ１とＰＮＰトランジスタ
Ｔ１１および定電流源１１が直列に接続されていると共
に、抵抗Ｒ２とＰＮＰトランジスタＴ１２およびＮＰＮ
トランジスタＴ１３が直列に接続されている。
源ＶEEとの間において、抵抗Ｒ１とＰＮＰトランジスタ
Ｔ１１および定電流源１１が直列に接続されていると共
に、抵抗Ｒ２とＰＮＰトランジスタＴ１２およびＮＰＮ
トランジスタＴ１３が直列に接続されている。
【００１４】グランドとコンパレータ３１の非反転入力
端子との間において、抵抗Ｒ３とＰＮＰトランジスタＴ
１４が直列に接続されている。ＰＮＰトランジスタＴ１
４は２コレクタのマルチコレクタトランジスタであっ
て、その一方のコレクタ（以下、コレクタＡとする）が
コンパレータ３１の非反転入力端子に接続されていると
共に、他方のコレクタ（以下、コレクタＢとする）がＰ
ＮＰトランジスタＴ１２のコレクタに接続されている。
その各コレクタＡ，Ｂは、ダイオード接続されたＰＮＰ
トランジスタＴ１５を介して接続されている。
端子との間において、抵抗Ｒ３とＰＮＰトランジスタＴ
１４が直列に接続されている。ＰＮＰトランジスタＴ１
４は２コレクタのマルチコレクタトランジスタであっ
て、その一方のコレクタ（以下、コレクタＡとする）が
コンパレータ３１の非反転入力端子に接続されていると
共に、他方のコレクタ（以下、コレクタＢとする）がＰ
ＮＰトランジスタＴ１２のコレクタに接続されている。
その各コレクタＡ，Ｂは、ダイオード接続されたＰＮＰ
トランジスタＴ１５を介して接続されている。
【００１５】各ＰＮＰトランジスタＴ１１，Ｔ１２，Ｔ
１４のベースはそれぞれ接続され、ＰＮＰトランジスタ
Ｔ１６を介して低電位側電源ＶEEに接続されている。Ｐ
ＮＰトランジスタＴ１６のベースはＰＮＰトランジスタ
Ｔ１１のコレクタに接続されている。
１４のベースはそれぞれ接続され、ＰＮＰトランジスタ
Ｔ１６を介して低電位側電源ＶEEに接続されている。Ｐ
ＮＰトランジスタＴ１６のベースはＰＮＰトランジスタ
Ｔ１１のコレクタに接続されている。
【００１６】従って、ＰＮＰトランジスタＴ１１，Ｔ１
６と定電流源１１は定電流回路１２を構成している。ま
た、ＰＮＰトランジスタＴ１１とＰＮＰトランジスタＴ
１２、および、ＰＮＰトランジスタＴ１１とＰＮＰトラ
ンジスタＴ１４はそれぞれカレントミラー回路を構成し
ている。そのため、ＰＮＰトランジスタＴ１１，Ｔ１２
の各コレクタには定電流回路１２の定電流ｉと等しい電
流が流れる。
６と定電流源１１は定電流回路１２を構成している。ま
た、ＰＮＰトランジスタＴ１１とＰＮＰトランジスタＴ
１２、および、ＰＮＰトランジスタＴ１１とＰＮＰトラ
ンジスタＴ１４はそれぞれカレントミラー回路を構成し
ている。そのため、ＰＮＰトランジスタＴ１１，Ｔ１２
の各コレクタには定電流回路１２の定電流ｉと等しい電
流が流れる。
【００１７】コントロール信号発生回路１３は、コンパ
レータ３１の比較出力がローレベルのとき低電位側電源
電圧ＶEEより低い電圧であるコントロール信号をＰＮＰ
トランジスタＴ１３のベースに出力し、コンパレータ３
１の比較出力がハイレベルのときコントロール信号を出
力しない。
レータ３１の比較出力がローレベルのとき低電位側電源
電圧ＶEEより低い電圧であるコントロール信号をＰＮＰ
トランジスタＴ１３のベースに出力し、コンパレータ３
１の比較出力がハイレベルのときコントロール信号を出
力しない。
【００１８】次に、上記のように構成した半導体装置の
動作を図２，図３に従って説明する。コンパレータ３１
の非反転入力端子に基準電圧ＶR より低い電圧である直
流入力信号が印加されると、その直流入力信号によって
コンデンサＣが充電されると共に、コンパレータ３１の
比較出力はローレベルになる。
動作を図２，図３に従って説明する。コンパレータ３１
の非反転入力端子に基準電圧ＶR より低い電圧である直
流入力信号が印加されると、その直流入力信号によって
コンデンサＣが充電されると共に、コンパレータ３１の
比較出力はローレベルになる。
【００１９】そして、直流入力信号の入力が終了する
と、コンデンサＣに充電された電荷はＰＮＰトランジス
タＴ１４のコレクタＡからコンデンサＣに流れ込む定電
流ｉに従って放電される。尚、ダイオード接続されたＰ
ＮＰトランジスタＴ１５には逆方向の電圧がかかるた
め、ＰＮＰトランジスタＴ１４のコレクタＡに流れる定
電流ｉがＰＮＰトランジスタＴ１３を介して低電位側電
源ＶEEに流れ込むことはない。
と、コンデンサＣに充電された電荷はＰＮＰトランジス
タＴ１４のコレクタＡからコンデンサＣに流れ込む定電
流ｉに従って放電される。尚、ダイオード接続されたＰ
ＮＰトランジスタＴ１５には逆方向の電圧がかかるた
め、ＰＮＰトランジスタＴ１４のコレクタＡに流れる定
電流ｉがＰＮＰトランジスタＴ１３を介して低電位側電
源ＶEEに流れ込むことはない。
【００２０】また、コンパレータ３１の比較出力がロー
レベルであるため、コントロール信号発生回路１３のコ
ントロール信号がＰＮＰトランジスタＴ１３に入力され
ＰＮＰトランジスタＴ１３はオンする。従って、ＰＮＰ
トランジスタＴ１４のコレクタＢおよびＰＮＰトランジ
スタＴ１２のコレクタに流れる各定電流ｉは、オンした
ＰＮＰトランジスタＴ１３を介して低電位側電源ＶEEに
流れ込む。
レベルであるため、コントロール信号発生回路１３のコ
ントロール信号がＰＮＰトランジスタＴ１３に入力され
ＰＮＰトランジスタＴ１３はオンする。従って、ＰＮＰ
トランジスタＴ１４のコレクタＢおよびＰＮＰトランジ
スタＴ１２のコレクタに流れる各定電流ｉは、オンした
ＰＮＰトランジスタＴ１３を介して低電位側電源ＶEEに
流れ込む。
【００２１】コンデンサＣの放電に基づいて、時間の経
過と共にコンパレータ３１の非反転入力端子の電圧は上
昇する。コンパレータ３１の非反転入力端子の電圧が反
転入力端子の電圧である基準電圧ＶR より低いときに
は、コンパレータ３１の比較出力はローレベルになって
いる。そして、コンパレータ３１の非反転入力端子の電
圧が基準電圧ＶR を越えると、コンパレータ３１の比較
出力は反転してハイレベルになる。
過と共にコンパレータ３１の非反転入力端子の電圧は上
昇する。コンパレータ３１の非反転入力端子の電圧が反
転入力端子の電圧である基準電圧ＶR より低いときに
は、コンパレータ３１の比較出力はローレベルになって
いる。そして、コンパレータ３１の非反転入力端子の電
圧が基準電圧ＶR を越えると、コンパレータ３１の比較
出力は反転してハイレベルになる。
【００２２】すると、コントロール信号発生回路１３の
コントロール信号が出力されなくなり、ＰＮＰトランジ
スタＴ１３はオフする。従って、ＰＮＰトランジスタＴ
１４のコレクタＢ、および、ＰＮＰトランジスタＴ１２
のコレクタに流れる各定電流ｉは、ＰＮＰトランジスタ
Ｔ１５を介してコンデンサＣに流れ込む。すなわち、コ
ンデンサＣに流れ込む放電電流は、ＰＮＰトランジスタ
Ｔ１４のコレクタＡから流れる定電流ｉに、ＰＮＰトラ
ンジスタＴ１４のコレクタＢおよびＰＮＰトランジスタ
Ｔ１２のコレクタに流れる各定電流ｉを加えた値（＝３
ｉ）となり、コンデンサＣに充電された電荷はその増加
した放電電流３ｉに従って放電される。
コントロール信号が出力されなくなり、ＰＮＰトランジ
スタＴ１３はオフする。従って、ＰＮＰトランジスタＴ
１４のコレクタＢ、および、ＰＮＰトランジスタＴ１２
のコレクタに流れる各定電流ｉは、ＰＮＰトランジスタ
Ｔ１５を介してコンデンサＣに流れ込む。すなわち、コ
ンデンサＣに流れ込む放電電流は、ＰＮＰトランジスタ
Ｔ１４のコレクタＡから流れる定電流ｉに、ＰＮＰトラ
ンジスタＴ１４のコレクタＢおよびＰＮＰトランジスタ
Ｔ１２のコレクタに流れる各定電流ｉを加えた値（＝３
ｉ）となり、コンデンサＣに充電された電荷はその増加
した放電電流３ｉに従って放電される。
【００２３】このように本実施例においては、コンパレ
ータ３１の比較出力がローレベルからハイレベルに反転
すると同時に、コンデンサＣに流れ込む放電電流の値を
３倍に増加させることによって放電を促進させる。従っ
て、図３に示すように、コンパレータ３１の比較出力が
ローレベルからハイレベルに反転すると、時間変位に対
するコンパレータ３１の非反転出力端子の電圧の傾きが
大きくなり、非反転入力端子の電圧と基準電圧ＶR の差
が大きくなる。そのため、電源ラインや配線ライン等か
らのノイズがコンパレータ３１の非反転入力端子に混入
しても、図６に示す従来例のようにコンパレータ３１が
誤動作することはなく正確な比較動作を行うことができ
る。
ータ３１の比較出力がローレベルからハイレベルに反転
すると同時に、コンデンサＣに流れ込む放電電流の値を
３倍に増加させることによって放電を促進させる。従っ
て、図３に示すように、コンパレータ３１の比較出力が
ローレベルからハイレベルに反転すると、時間変位に対
するコンパレータ３１の非反転出力端子の電圧の傾きが
大きくなり、非反転入力端子の電圧と基準電圧ＶR の差
が大きくなる。そのため、電源ラインや配線ライン等か
らのノイズがコンパレータ３１の非反転入力端子に混入
しても、図６に示す従来例のようにコンパレータ３１が
誤動作することはなく正確な比較動作を行うことができ
る。
【００２４】尚、本発明は上記実施例に限定されるもの
ではなく、例えば、低電位側電源ＶEEをもちいずに高電
位側電源を用いて実施してもよい。その場合は、コンデ
ンサＣの放電に従ってコンパレータ３１の比較出力はハ
イレベルからローレベルに反転する。また、コンパレー
タ３１の比較出力が反転すると同時に放電電流を増加さ
せる構成であればどのように実施してもよい。
ではなく、例えば、低電位側電源ＶEEをもちいずに高電
位側電源を用いて実施してもよい。その場合は、コンデ
ンサＣの放電に従ってコンパレータ３１の比較出力はハ
イレベルからローレベルに反転する。また、コンパレー
タ３１の比較出力が反転すると同時に放電電流を増加さ
せる構成であればどのように実施してもよい。
【００２５】
【発明の効果】以上詳述したように本発明によれば、直
流入力信号の電圧を時間変位に比例して変化させ、その
変化させた電圧と予め定められた基準電圧とをコンパレ
ータによって比較する半導体装置において、コンパレー
タの入力にノイズが混入しても誤動作することがなく正
確な比較動作を行うことができる優れた効果がある。
流入力信号の電圧を時間変位に比例して変化させ、その
変化させた電圧と予め定められた基準電圧とをコンパレ
ータによって比較する半導体装置において、コンパレー
タの入力にノイズが混入しても誤動作することがなく正
確な比較動作を行うことができる優れた効果がある。
【図１】本発明の原理説明図である。
【図２】本発明を具体化した一実施例の回路図である。
【図３】一実施例の特性図である。
【図４】従来例のブロック回路図である。
【図５】従来例の特性図である。
【図６】従来例の特性図である。
【符号の説明】 １ 定電流回路 ２ コンパレータ ３ 制御回路 ４ 第２の定電流回路 Ｃ コンデンサ ＶR 基準電圧
Claims (1)
- 【請求項１】 直流入力信号の電圧をコンデンサ（Ｃ）
に充電し、そのコンデンサ（Ｃ）に充電された電荷を定
電流回路（１）によって放電することによって、直流入
力信号の電圧を時間変位に伴って変化させ、その変化さ
せた電圧と予め定められた基準電圧（ＶR ）とをコンパ
レータ（２）によって比較する半導体装置において、 前記コンパレータ（２）の出力の反転を検出して制御信
号を出力する制御回路（３）と、 前記制御回路（３）の制御信号に基づいて動作し、前記
定電流回路（１）によるコンデンサ（Ｃ）の放電をより
促進させる第２の定電流回路（４）とを備えたことを特
徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1907592A JPH05218826A (ja) | 1992-02-04 | 1992-02-04 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1907592A JPH05218826A (ja) | 1992-02-04 | 1992-02-04 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05218826A true JPH05218826A (ja) | 1993-08-27 |
Family
ID=11989323
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1907592A Pending JPH05218826A (ja) | 1992-02-04 | 1992-02-04 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05218826A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020502919A (ja) * | 2016-12-14 | 2020-01-23 | マイクロ−エプシロン・メステヒニク・ゲーエムベーハー・ウント・コンパニー・カー・ゲーＭｉｃｒｏ−Ｅｐｓｉｌｏｎ Ｍｅｓｓｔｅｃｈｎｉｋ Ｇｅｓｅｌｌｓｃｈａｆｔ Ｍｉｔ Ｂｅｓｃｈｒａｎｋｔｅｒ Ｈａｆｔｕｎｇ ＆ Ｃｏｍｐａｇｎｉｅ Ｋｏｍｍａｎｄｉｔｇｅｓｅｌｌｓｃｈａｆｔ | 測定信号を線形化する線形化回路およびその方法 |
-
1992
- 1992-02-04 JP JP1907592A patent/JPH05218826A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020502919A (ja) * | 2016-12-14 | 2020-01-23 | マイクロ−エプシロン・メステヒニク・ゲーエムベーハー・ウント・コンパニー・カー・ゲーＭｉｃｒｏ−Ｅｐｓｉｌｏｎ Ｍｅｓｓｔｅｃｈｎｉｋ Ｇｅｓｅｌｌｓｃｈａｆｔ Ｍｉｔ Ｂｅｓｃｈｒａｎｋｔｅｒ Ｈａｆｔｕｎｇ ＆ Ｃｏｍｐａｇｎｉｅ Ｋｏｍｍａｎｄｉｔｇｅｓｅｌｌｓｃｈａｆｔ | 測定信号を線形化する線形化回路およびその方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB1570972A (en) | Ignition system including threshold circuit | |
| JPS59108418A (ja) | 信号発生回路 | |
| JP3963421B2 (ja) | 制御発振システムとその方法 | |
| JPH05218826A (ja) | 半導体装置 | |
| US4422023A (en) | Starting circuit for electronically controlled motor apparatus | |
| US5841306A (en) | Pulse generator for generating output pulse of a predetermined width | |
| JP2001209441A (ja) | 定電圧電源回路 | |
| JPH0160672B2 (ja) | ||
| JP3100664B2 (ja) | 積分器用コンパレータ回路装置及び比較方法 | |
| US20020163378A1 (en) | Reduced noise band gap reference with current feedback and method of using | |
| JP3509497B2 (ja) | 不感応コンパレータ回路 | |
| JP2002152015A (ja) | 出力回路 | |
| JPS6022862A (ja) | 電源回路 | |
| JPS6025154Y2 (ja) | ミユ−テイング回路 | |
| JPH0568154B2 (ja) | ||
| JP3270242B2 (ja) | 制御信号発生回路 | |
| JP2623890B2 (ja) | 鋸歯状波発生回路 | |
| JPS5825571A (ja) | 電子調整点火装置 | |
| JPH057778Y2 (ja) | ||
| SU1513579A1 (ru) | Стабилизирующий источник электропитани | |
| JPS63246024A (ja) | 遅延時間制御回路 | |
| JPH0224271Y2 (ja) | ||
| JPH09116401A (ja) | 遅延回路付き半導体集積回路 | |
| JPH03198622A (ja) | システムリセット回路 | |
| JPS62294974A (ja) | パルス周期検出回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990518 |