JP4294721B2 - 映像信号出力回路およびこれを有する半導体集積回路 - Google Patents
映像信号出力回路およびこれを有する半導体集積回路 Download PDFInfo
- Publication number
- JP4294721B2 JP4294721B2 JP2008513043A JP2008513043A JP4294721B2 JP 4294721 B2 JP4294721 B2 JP 4294721B2 JP 2008513043 A JP2008513043 A JP 2008513043A JP 2008513043 A JP2008513043 A JP 2008513043A JP 4294721 B2 JP4294721 B2 JP 4294721B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- video signal
- signal output
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/63—Generation or supply of power specially adapted for television receivers
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Picture Signal Circuits (AREA)
Description
本発明は、半導体集積回路に組み込まれる映像信号出力回路、特に、映像信号を電流出力として出力することで、低電源電圧化による消費電力の低減を図った映像信号出力回路、およびこれを有する半導体集積回路に関する。
近年、低消費電力化の進展や、微細ゲート長プロセスを使用することによるゲート酸化膜の耐圧低下などにより、デジタル信号処理回路部の低電源電圧化が進んでいる。アナログ信号処理回路部においても、デジタル信号処理部と同じ電源電圧での動作が望まれており、映像ライン出力の駆動回路である映像信号出力回路を有する半導体集積回路においても、低電源電圧化、低消費電力化が求められている。
以下、従来の映像信号出力回路について説明する。
図11は、もっとも一般的な映像信号出力回路の構成例である。図11に示すように、従来の映像信号出力回路は、映像信号入力端子51に、カップリング容量52、電圧増幅回路53、映像信号出力端子54が順次接続されて構成される。映像信号出力端子54には、直列に抵抗55と伝送線路である同軸ケーブル56が接続され、同軸ケーブル56の他端にはグランドとの間に負荷抵抗57が接続される。
このように構成された映像信号出力回路では、カップリング容量52でバイアス分がカットされた入力信号を、低出力インピーダンスをもつ電圧増幅回路53で増幅して映像信号出力端子54から出力するという動作を行う。なお出力された映像信号の伝送系においては、出力端子54に直列に抵抗55を入れ、また、伝送経路の反射などの影響を少なくするために、同軸ケーブル56の他端に負荷抵抗57をグランドとの間に接続して、同軸ケーブル56の両端のインピーダンスを合わせている。映像信号の分野においては、これら抵抗55と負荷抵抗57とは、75Ωにするのが通例である。
図12は、図11に示した従来の映像信号出力回路から出力される映像信号の出力スイング量としての電圧幅を示すものである。図12に示すように、図11中のV02点でのスイング量は、映像信号が平均値0Vであるとき約±1V必要となる。このため、映像信号の出力端子であるV01点での出力スイング量は±2Vとなる。また、そのときの正電源電圧VDDとしては+2.0V以上、負電源電圧VSSとしては−2.0V以下の電圧が必要になる。
次に、従来の映像信号出力回路の他の例として、電流出力タイプのものについて説明する。図13に示した電流出力タイプの映像信号出力回路は、映像入力端子61にカップリング容量62、電圧−電流(V/I)変換回路63、電流増幅回路64、映像信号出力端子65が順次接続されて構成される。映像信号出力端子65には、グランドとの間に抵抗66が接続され、さらに、伝送線路である同軸ケーブル67が接続され、同軸ケーブル67の他端には、グランドとの間に負荷抵抗68が接続される。
このように構成された映像信号出力回路では、カップリング容量62でバイアス分がカットされた入力信号を、V/I変換回路63で電圧−電流の変換を行い、さらに、高出力インピーダンスをもつ電流増幅器回路64で増幅して、電流信号として映像信号を出力する。抵抗66をグランドとの間に入れて、さらに、同軸ケーブル67の両端のインピーダンスをあわせるために、負荷抵抗68を同軸ケーブル67の他端とグランドとの間に設ける。ここでも、抵抗66と負荷抵抗68とは、いずれも75Ωである。図14に出力信号のスイング量を示すとおり、V04点での映像信号としては、平均値0Vであるとき約±1V必要となる。電流出力であるため、V03点での出力スイング量も同様に±1Vとなる。また、そのときの正電源電圧VDDは1.0V以上、負電源電圧VSSは−1.0V以下の電圧が必要になる。
ここで、図12と図14の出力スイング量の比較から明らかなように、図14で示した電流出力タイプの映像信号出力回路の方が低電源電圧化には有利である。
図15は、図13で示した電流出力タイプの映像信号出力回路に用いられる電流増幅回路64の構成例を示している。
図15において、71、72はトランジスタで、73,74は電流源であり、これらによりカレントミラー回路を構成している。トランジスタ71のアスペクト比とトランジスタ72のアスペクト比との関係を1:Nとし、電流源73と電流源74との電流比も1:Nとすることで、N倍の電流利得をもつ電流増幅回路を構成することができる。なお、図13の映像信号出力回路に用いた場合のように、映像信号出力端子65で±1.0Vの出力信号スイング量を確保するためには、75Ωの抵抗が並列に2つ接続されていることから、
1(V)/(75÷2(Ω))=0.0267(A)
となって、N側の電流源74の電流量として約27mAが必要になる。例えば、電流源74が能力を保つことができる両端電圧を0.2Vとした場合は、VSSの値は
(−1.0V)+(−0.2V)
で−1.2Vとなり、負側、すなわちV03の電圧が−1Vのときに消費される消費電力は、
27(mA)×1.2(V)=32.4(mW)
で32.4mWになる。
1(V)/(75÷2(Ω))=0.0267(A)
となって、N側の電流源74の電流量として約27mAが必要になる。例えば、電流源74が能力を保つことができる両端電圧を0.2Vとした場合は、VSSの値は
(−1.0V)+(−0.2V)
で−1.2Vとなり、負側、すなわちV03の電圧が−1Vのときに消費される消費電力は、
27(mA)×1.2(V)=32.4(mW)
で32.4mWになる。
なお、このような従来の映像信号出力回路における出力端子に直列または並列に接続される抵抗によって生じる、電圧または電流の浪費を防ぐために、電流ミラーを構成する二つのトランジスタと二つの演算相互コンダクタンス増幅器を用いる技術が、特許文献1に記載されている。
特表2000−511023号公報
しかしながら、上述した従来構成の映像信号出力回路は、図11に示したものでは、正負にそれぞれ2V以上の電源電圧が必要であるため低電源電圧化に適さず、また図13に示したものでは、±1Vの信号スイングを得るためのアイドリング電流として27mAの大電流を必要とするので消費電力が高くなるという課題がある。
さらに、特許文献1記載の構成では、映像出力回路にフィードバック回路を備えて同軸ケーブル両端の終端抵抗を等しくしているが、映像信号帯域の全てにおいて終端抵抗を等しく合わせるためには、フィードバック回路に周波数特性の良い高コストな微細プロセスルールの使用が必要となる。また、出力部にフィードバックループがあることが、発振の原因となるなどの危険性が高まることが考えられる。
また、負電源をチャージポンプ回路などで内蔵電源として発生させる場合、この負電源VSSに流れ込む電流が大きいことは、内蔵電源に高い電源能力を要求することとなり、トランジスタサイズの増加、チップ面積の増大という問題や、さらに、チャージポンプ回路のスイッチングノイズの影響が映像信号に影響するという危険性も高くなる。
そこで本発明は、消費電力の低減が簡単な回路構成で実現できる映像出力回路、およびこれが内蔵された半導体集積回路を得ることを目的とする。
上記課題を解決するため、本発明の映像信号出力回路は、映像信号入力端子と、前記映像信号入力端子に接続されたクランプ回路と、前記クランプ回路に接続された電圧−電流変換回路と、前記電圧−電流変換回路に接続された電流増幅回路と、前記電流増幅回路に接続された映像信号出力端子とを備え、前記映像信号出力端子には、グランドとの間に抵抗が、さらに、他端とグランドとの間に前記抵抗と同じ抵抗値の負荷抵抗が接続された伝送線路が、ともに接続される映像信号出力回路であって、前記クランプ回路が負側の信号電圧を固定するものであることを特徴とする。
また、本発明の映像信号出力回路は、輝度信号を出力する系として、輝度信号入力端子と、前記輝度信号入力端子に接続されたクランプ回路と、前記クランプ回路に接続された輝度信号電圧−電流変換回路と、前記輝度信号電圧−電流変換回路に接続された輝度信号電流増幅回路と、前記輝度信号電流増幅回路に接続された輝度信号出力端子とを備え、また、色信号を出力する系として、色信号入力端子と、前記色信号入力端子に接続された色信号電圧−電流変換回路と、前記色信号電圧−電流変換回路に接続された色信号電流増幅回路と、前記色信号電流増幅回路に接続された色信号出力端子とを備え、前記色信号出力端子が容量を介して接続された前記輝度信号出力端子が映像信号出力端子となる映像信号出力回路であって、前記クランプ回路が負側の信号電圧を固定するものであることを特徴とする。
このようにすることで、本発明の映像信号増幅回路では、クランプ回路によって負電源電圧値を下げることができ、低電源電圧でさらに消費電力を削減した映像信号出力回路およびこれを有する半導体集積回路を得ることができる。
上記、本発明の映像信号出力回路においては、前記輝度信号を出力する系において、前記輝度信号から同期期間を検出し、前記同期期間以外の期間では同期信号を除去した前記輝度信号を前記輝度信号電流増幅回路で増幅して出力し、前記同期期間では同期信号に見合った電流を出力することが望ましい。また、前記輝度信号からの前記同期期間の検出を同期分離回路で行い、前記同期分離回路の出力により前記輝度信号をペデステルクランプ回路にてクランプした後、前記輝度信号から前記同期信号を除去することが望ましい。このようにすることで、負側の電源電圧をよりいっそう低減することができる。
さらに、前記映像信号出力端子の出力信号波形から、負荷がある場合の最低電位と負荷がない場合の最低電位とを計測し、前記負荷がある場合の最低電位と前記負荷がない場合の最低電位との間にリファレンス電位を設定することで、前記映像出力端子に負荷が接続されているか否かを検出する端子検出回路を備えることが好ましい。このようにすることで、映像信号を電流出力するものであるために負荷が外れた際に振幅が増えることを利用して、負荷検出を行うことができる。
そして、本発明にかかる半導体集積回路は、上記した本発明にかかるいずれかの映像信号出力回路を有することを特徴とする。
以下、本発明の実施形態について、図面を参照しながら説明する。
(第1の実施形態)
図1は、本発明の第1の実施の形態にかかる映像出力回路の回路構成を示している。
図1は、本発明の第1の実施の形態にかかる映像出力回路の回路構成を示している。
図1に示すように本実施の形態にかかる映像出力回路では、映像信号入力端子1に入力容量2が接続され、以下、クランプ回路3、電圧―電流(V/I)変換回路4,電流増幅回路5,映像信号出力端子6が順次接続されてなる。ここで、図13に記載した従来の映像信号出力回路と比較して、本実施形態の映像信号出力回路が異なっているのは、クランプ回路3が設けられている点にあり、V/I変換回路4,電流増幅回路5については、図13に示した従来のV/I変換回路63および電流増幅回路64と同じものであってかまわない。
映像信号出力端子6には、グランドとの間に抵抗8が接続される。また、伝送線路である同軸ケーブル9が接続される。そして、同軸ケーブル9の両端のインピーダンスをあわせるために、同軸ケーブル9の映像信号出力端子6と接続される端部とは異なる他端には、抵抗8と同じ抵抗値の負荷抵抗10がグランドとの間に接続される。なお、映像信号分野では、この抵抗値は通例75Ωである。
以上のように構成された本発明の第1の実施形態の映像信号出力回路での信号処理を、図1および図1に示した各点での信号波形を示した図2を用いて説明する。
図1において、例えばクランプ回路3が最低電位を一定電圧に固定するクランプ回路であるとき、映像信号入力端子1に入力された映像信号(A点)は、クランプ回路3のクランプ動作によって、B点で映像信号の最低電位を負の一定電圧値に固定される。このときの一定電圧は、図2にBとして示すように、例えば映像信号の同期信号成分が負の振幅の電圧となるよう、NTSC方式なら−0.286V、PAL方式なら−0.3Vとする。なお、ここで0Vに合わせた、輝度信号と同期信号との境界の電位(位置)をペデスタル位置という。
このB点での信号波形をそのままC点に伝え、V/I変換回路5でそのまま電流信号に変換し、その反転出力を電流増幅回路5で電流増幅する。電流増幅回路5の反転出力が、映像信号出力端子6に接続された、抵抗8、同軸ケーブル9、および、負荷抵抗10からなる回路負荷に流し込まれることにより、同軸ケーブル9の両端部D、Eにおける映像信号が所望のものとなる。従って、B点、C点、D点、E点での信号波形は、図2に示すように全て同じとなる。
なお、端子検出回路7は、映像信号出力端子6に接続されて、負荷抵抗10がグランドに接続されて終端しているか、オープン状態になっているかの判別を行うものであるが、詳細は追って説明する。
図3は、図1に示した本実施形態における映像信号出力回路の、D点とE点における出力信号のスイング量を示す。本実施形態では、上記したとおり、クランプ回路3によって負側の最大の信号電圧の値を、PAL方式の場合の−0.3Vに固定している。このため、図3から明らかなように、出力信号の負側の振幅が−0.3Vまでに抑えられるので、必要な負側のVSS電源電圧の値を低く抑えることができる。この結果として、映像信号出力回路の消費電力を抑えることができる。
例えば、同期信号の高さ(絶対値)を0.3Vとすると、出力端子に接続された電流源に必要な電流量は、
0.3(V)/(75÷2(Ω))=0.008(A)
から、8mAとなる。
0.3(V)/(75÷2(Ω))=0.008(A)
から、8mAとなる。
この電流源の両端の電圧に0.2Vが必要であるとした場合を考えると、VSSは
(−0.3V)+(−0.2V)
で、−0.5Vとなる。
(−0.3V)+(−0.2V)
で、−0.5Vとなる。
したがって、負側で消費される消費電力は、
8(mA)×0.5(V)=4.0(mW)
で、4.0mWとなり、従来回路での32.4mWと比べ、全体の消費電力を大幅に低減できたことがわかる。
8(mA)×0.5(V)=4.0(mW)
で、4.0mWとなり、従来回路での32.4mWと比べ、全体の消費電力を大幅に低減できたことがわかる。
なお、上記第1の実施形態では、クランプ回路3のクランプ電圧の値を、一例としてNTSC方式なら−0.286V、PAL方式なら−0.3Vとして説明したが、本発明はこれに限られるものではない。例えば、代表的な映像信号であるカラーバーの場合は、その出力信号の平均DC値が0Vとなるようにクランプ電圧を設定するなど、クランプ電圧の設定については、消費電力や出力信号の平均DCの仕様を元に適宜設定すればよい。
(第2の実施形態)
次に、本発明にかかる映像信号出力回路の第2の実施形態について、その回路構成図である図4を用いて説明する。
次に、本発明にかかる映像信号出力回路の第2の実施形態について、その回路構成図である図4を用いて説明する。
図4に示す本発明の第2の実施形態にかかる映像信号出力回路は、いわゆるY/C分離と呼ばれる、映像信号が輝度信号と色信号に分割された状態で入力され、これらを別々に増幅した後に合成して映像信号として出力するものであり、輝度信号を出力する系と色信号を出力する系の二つの系からなっている。
このうち、輝度信号を出力する系は、輝度信号入力端子11に接続された入力容量2を介してクランプ回路3が接続され、クランプ回路3の出力が電圧―電流(V/I)変換回路4で電流変換された後、その反転出力が電流増幅回路16で増幅されて、さらにその反転出力が輝度信号出力端子でもある映像信号出力端子6に出力される。このように、輝度信号の処理における基本的な流れは、上記第1の実施形態の映像信号増幅回路として図1に示したものと同じであるので、この共通部分については図1の回路構成をそのまま利用することもできる。図4における符号も、図1と同じとして示している。
本実施形態にかかる映像信号出力回路では、図1に示した回路構成と比較しても、さらなる消費電力低減を図る回路構成としているのでその内容を説明する。
本実施形態における映像信号出力回路において輝度信号は、後段において同期信号を分離するために、まず、入力容量2に接続されたクランプ回路3で任意のクランプ電圧VCLAMPにクランプされる。また、図4に示すように、このクランプ回路3の出力端から、DCシフト回路12、DCシフト用容量13、OPアンプ14、スライス回路15が順次接続されている。さらに、クランプ回路3の出力は同期分離回路17に入力され、この同期分離回路17の出力が、クランプパルスを発生するパルス発生回路18を介してOPアンプ14を駆動させる第1のスイッチ(SW1)19に切り替え信号を与える。
また、同期分離回路17は、定電流源21の電流を映像信号出力端子6に出力するように切り替える第2のスイッチ(SW2)20にも切り替え信号を与える。具体的には、例えばパルス発生回路18の出力であるクランプパルスがHiの期間に、SW1がONとなってOPアンプ14を動作させるように設定する。また、例えば同期分離回路17の出力がHiの期間に、SW2がONとなるように設定する。
次に、色信号を出力する系は、色信号入力端子22に接続された色信号用の入力容量23に,電圧―電流(V/I)変換回路24、電流増幅回路25、色信号出力端子26が順次接続されて構成されている。色信号出力端子26は、色信号重畳用の容量27を介して輝度信号出力端子を兼ねる映像信号出力端子6に接続される。
映像信号出力端子6には、上記した第1の実施形態と同じく、グランドとの間に抵抗8が接続され、また、伝送線路である同軸ケーブル9が接続される。そして、同軸ケーブル9の両端のインピーダンスをあわせるために、同軸ケーブル9の他端側には、抵抗8と同じ抵抗値の負荷抵抗10がグランドとの間に接続される。本実施形態においても、抵抗8と付加抵抗10の抵抗値は75Ωである。
以上のように構成された、本発明の第2の実施形態の映像信号出力回路での信号処理を、図4および、図4に示した各点での信号波形を示した図5、図6を用いて説明する。
図5にその波形を示すように、輝度信号入力端子11から入力された輝度信号(F点)は、入力容量2を介しクランプ回路3に入力される。上記したように、本実施形態で輝度信号は、G点で任意のクランプ電圧VCLAMPにてクランプされ、DCシフト回路12に入力される。そして、輝度信号は、DCシフト回路12、OPアンプ14、DCシフト用容量13により構成されるペデスタルクランプ回路によって、ペデスタルクランプ位置にクランプされる。具体的には、同期分離回路17とパルス発生回路18で発生させたクランプパルスがHiとなる同期期間ではない期間、すなわち、輝度信号に含まれる輝度情報が出力されている期間に、SW1がONになってOPアンプ14が動作し、ペデスタル位置が0Vになるように容量13にバイアスを与えるフィードバックループが機能して、ペデスタルクランプが行われる。このときのH点での波形を図5に示す。
ペデスタルクランプされた輝度信号が、0V以下をスライスするスライス回路15に入力され、出力としてI点の波形である輝度信号から同期信号を除去した信号として0V以上の輝度電圧信号が得られる。その信号に、V/I変換回路4によって電流変換が行われ、V/I変換回路4の反転出力が電流増幅回路16へ入力される。さらに、電流増幅回路16において電流増幅を行われ、反転出力にて、映像信号出力端子6から、抵抗8、同軸ケーブル9,負荷抵抗10よりなる負荷に、電流Iaとして輝度信号が出力される。
一方、輝度信号のうち、輝度情報ではなく同期信号が与えられる同期期間では、同期分離回路17により発生したパルスがHiとなり、SW2がONとなる。そして、この同期期間に、同期電流を発生する電流源21で同期信号高さに見合った電流Ibが、映像信号出力端子6から、抵抗8、同軸ケーブル9、負荷抵抗10よりなる負荷に、輝度信号の内の同期信号部分として出力される。
色信号を出力する系においては、色信号入力端子22から入力された色信号(J点)は、入力容量23を介し、電圧−電流(V/I)変換回路24に入力されて電流変換が行われ、V/I変換回路24の反転出力が色信号用の電流増幅回路25に入力される。そして電流増幅回路25によって電流増幅が行われ、反転出力が色信号出力端子26に出力される。この色信号出力端子26は、色信号重畳用の容量27を介して映像信号出力端子6に接続され、色信号である電流Icが輝度信号(Ia+Ib)と合成されて映像出力信号となる。
映像信号出力端子6で合成された映像出力信号(D点)と、これが伝送されたE点での信号波形は、図5に示すように、第1の実施形態に示した映像信号出力回路の出力信号波形と同じとなる。
上記したように、本実施形態にかかる映像信号出力回路においては、3つの信号電流Ia、Ib、Icを合算することにより、所望の映像出力信号を得る。
図6は、本実施形態における映像信号出力回路の、SW1およびSW2の制御信号波形を示す。図6に示す、入力されたA点での輝度信号は、クランプ回路3で任意のクランプ電圧VCLAMPにクランプされて同期分離回路17に入力され、同期信号のみが分離されて同期期間をHiとするK点でのパルス波形としてSW2に入力される。また、同期分離回路17の出力はパルス発生回路18に入力され、同期期間後のある時間幅、一例として例えば1μs〜4μsの間、Hi期間になるクランプパルス(L点)をSW1に与える。このようにすることで、輝度信号の中から、同期期間の同期信号と、同期期間以外の同期信号を除いた実質的に輝度情報のみである信号とに分離を行うことができるのである。
端子検出回路7は、映像信号出力端子6に接続され、負荷抵抗10がグランドに終端しているか、オープン状態になっているのかを判別するのであるが、この詳細については後述する。
このように、本発明の第2の実施形態で示した映像信号出力回路においても、第1の実施形態として示した映像信号出力回路と同様に負側の振幅を抑えることができる。このため、負側のVSSの電源電圧を低く抑えることができ、消費電力を抑えることができる。電圧スイング量に関しては本発明の第1の実施形態と同じく、図3のように表される。
さらに、本発明の第2の実施形態にかかる映像信号出力回路では、負側のVSSの電源電圧に流れるこむ電流を同期期間のみに限定することで、常時VSSに流すアイドリング電流を削減でき、負電源が発生する消費電力を効果的に抑えることができる。なお、第2の実施形態の映像信号出力回路の構成では、輝度信号の他に色信号の電流増幅回路26が別に必要となるため、その分、例えば図1に第1の実施形態として示したような、映像信号を分離せずに出力する映像信号出力回路と比較した場合には、回路全体の消費電力としては高くなる。しかしながら、図4に示した回路構成のように同期期間の電流出力を別途電流源から供給するようにすることで、図1に示した映像信号を輝度信号と色信号に分けない場合と同レベルの消費電力の映像出力回路を得ることができる。
さらにまた、本実施形態で図4として示した回路構成を採用することにより、負電源として内蔵のチャージポンプ回路を使用することができるので、同期期間以外の負電源への電流流入がなく同期期間以外でのチャージポンプ回路の充放電に起因するスイッチングノイズが抑えられる。このため、出力する映像信号にスイッチングノイズの影響が生じることを抑えることができるという効果も得ることができる。
図7は、図4の輝度信号を出力する系に使用される電流増幅回路16の一例を示す回路図である。図7において、28、29はともにPMOSトランジスタである。PMOSトランジスタ28と29とでカレントミラーを構成し、トランジスタ28のアスペクト比とトランジスタ29のアスペクト比の関係を1:Nとすることで、N倍の電流利得をもつ電流増幅器を構成できる。なお、本実施形態では、スライス回路15で0V以上の信号のみを電流変換しているため、図15に示した従来の映像出力回路での電流増幅回路64で使用されていた定電流源73,74が不要になる。
図8は、本実施形態において色信号を出力する系に使用される電流増幅器25の一例の回路構成を示す図である。図8の30、31はPMOSトランジスタ、32は電流源、33はNMOSトランジスタ、34はOPアンプ、35は抵抗、36は容量、37はリファレンス電圧である。抵抗35と容量36はローパスフィルタを構成して色信号をカットし、PMOSトランジスタ31のドレイン電圧の直流分を得るため回路である。また、PMOSトランジスタ31のドレイン電圧の直流分をOPアンプ34のプラス入力に、リファレンス電圧37をOPアンプ34のマイナス入力にそれぞれ入力し、OPアンプ34の出力をNMOSトランジスタ33のゲートに入力することにより、PMOSトランジスタ31のドレイン端子の直流電圧をリファレンス電圧37に安定とさせるフィードバックループを構成する。PMOSトランジスタ30、31でカレントミラーを構成し、トランジスタ30のアスペクト比とトランジスタ31とのアスペクト比の関係を1:Nにすることで、N倍の電流利得をもつ電流増幅器を構成できる。そして、図8に示す回路では、DC安定が行われるようにフィードバックループを構成しているので、電流源32とNMOSトランジスタ33のドレイン電流の比もほぼ1:Nの関係となる。以上の構成を持つことで、色信号出力を、容量27を介して輝度信号出力と結合する場合においても、色信号を出力する系の電流増幅回路26の出力のDCレベルは安定となり、色信号の電流出力が可能となる。
次に、上記本発明の第1の実施形態および第2の実施形態にかかる映像信号出力回路の構成の一部として示した端子検出回路7について、少し詳細に説明する。
図9に具体的な回路構成を示すように、端子検出回路7は、NMOSトランジスタ41、電流源42、PMOSトランジスタ43,ピーク検波用容量44、放電用高抵抗45、比較器46、リファレンス電圧47からなっている。
図10は、図1および図4に示す映像信号出力回路の構成で、負荷抵抗10がグランドに接続されている、負荷ありの場合と、負荷抵抗10がグランドと接続されずにオープンになっている、負荷なしの場合の、図1および図4における映像信号出力端子であるD点での出力信号波形と、図9のM点での波形を示している。
図1および図4におけるD点の出力波形は、負荷ありの場合、図10(a)に示すDaの波形のようになる。このとき、図9に示した端子検出回路において、NMOSトランジスタ41、電流源42で構成されるソースフォロアによってPMOSトランジスタ43のゲートに信号を伝え、PMOSトランジスタ43、容量44、抵抗45で構成された負側のピーク検波回路により最低電位を保持する。ここで、動作時のNMOSトランジスタ41とPMOSトランジスタ43のゲート−ソース間電圧が等しいとすると、D点の信号の下限値が図9におけるM点で保持されたこととなる。検出された下限値の電位は、図10(a)にMaとして示した電位となる。なお、保持された電圧は抵抗45で緩やかに放電されるが、同期期間が来るたびに改めて下限値を保持しなおす。
一方、負荷なしの場合は、負荷ありの場合に比べ映像出力信号の振幅が2倍になる。したがって、M点の電圧も負側に大きくなる。この負荷なしの状態における、D点での映像出力信号の波形DbとM点での電位Mbとを図10(b)に示す。リファレンス電圧(VREF)47を、図10に示すように、負荷ありの時のM点での電位Maと負荷なし時のM点での電位Mbとの間の値に設定することで、比較器46の出力において出力端子に負荷が正しく接続されているか否かの端子検出を簡単に実現することができる。このため、図9に例示した端子検出回路を備えることによって、例えば、映像信号出力回路の動作中に負荷が外れた場合に、自動的に映像信号出力回路をパワーセーブモードにすることができ、簡易な回路構成で負荷検出機能を付加することができるようになる。
(第3の実施形態)
本発明についての第3の実施形態として、上記第1および第2の実施形態にて説明してきた映像信号出力回路を有する半導体集積回路について説明する。
本発明についての第3の実施形態として、上記第1および第2の実施形態にて説明してきた映像信号出力回路を有する半導体集積回路について説明する。
本発明の半導体集積回路は、たとえばポータブル機器(ディジタルスチルカメラ、ディジタルビデオカメラ、携帯電話など)として映像表示機能を有するものとして用いられるものであり、上記各実施形態として説明してきた映像出力信号回路を有している。なお、通例では、映像信号出力回路と共に用いられる音声信号出力回路や、これらに所定の電力電圧を供給するチャージポンプ負電源回路等の電源回路を、一つの半導体集積回路内に備えていることが多い。そして、このような半導体集積回路は、上記した本発明の第1および第2の実施形態にかかる映像信号出力回路を有することで、半導体集積回路全体として、低電源電圧での動作を実現する中で、消費電力を削減することができるものである。
以上述べてきたように、本発明にかかる映像信号出力回路は、電流出力タイプにおいて信号出力系の中にクランプ回路を付加することにより、負側のスイング量を所定の範囲、一例として例えば同期信号高さに設定して一定とすることで、負電源電圧VSSの電圧値を下げて消費電力を低減することができる。
また、第2の実施形態として示したように、輝度信号と色信号とを分けて入力し映像信号として合成して出力する映像信号出力回路においては、輝度信号については、同期期間のみ負電源電圧VSSに流れ込む電流源を駆動し、輝度情報を表す信号部分においては正電源とグランド間でのみ動作させる。このようにすることで、より一層顕著に負電源電圧側で発生する消費電力を抑えることができ、映像信号出力回路全体、又は、これを有する半導体集積回路全体として消費電力を低減することができる。
以上のように、本発明によれば、映像信号出力回路およびこれを有する半導体集積回路として、低消費電力での動作を実現することができる。
このため、低電圧・低消費電力を追求するポータブル機器などにおいて特に有効に利用できる。
1 映像入力端子
2 入力容量
3 クランプ回路
4 電圧―電流(V/I)変換回路
5 電流増幅回路
6 映像信号出力端子
7 端子検出回路
8 抵抗
9 同軸ケーブル
10 負荷抵抗
2 入力容量
3 クランプ回路
4 電圧―電流(V/I)変換回路
5 電流増幅回路
6 映像信号出力端子
7 端子検出回路
8 抵抗
9 同軸ケーブル
10 負荷抵抗
Claims (6)
- 映像信号入力端子と、前記映像信号入力端子に接続されたクランプ回路と、前記クランプ回路に接続された電圧−電流変換回路と、前記電圧−電流変換回路に接続された電流増幅回路と、前記電流増幅回路に接続された映像信号出力端子とを備え、前記映像信号出力端子には、グランドとの間に抵抗が、さらに、他端とグランドとの間に前記抵抗と同じ抵抗値の負荷抵抗が接続された伝送線路が、ともに接続される映像信号出力回路であって、前記クランプ回路が負側の信号電圧を固定するものであることを特徴とする映像信号出力回路。
- 輝度信号を出力する系として、輝度信号入力端子と、前記輝度信号入力端子に接続されたクランプ回路と、前記クランプ回路に接続された輝度信号電圧−電流変換回路と、前記輝度信号電圧−電流変換回路に接続された輝度信号電流増幅回路と、前記輝度信号電流増幅回路に接続された輝度信号出力端子とを備え、また、色信号を出力する系として、色信号入力端子と、前記色信号入力端子に接続された色信号電圧−電流変換回路と、前記色信号電圧−電流変換回路に接続された色信号電流増幅回路と、前記色信号電流増幅回路に接続された色信号出力端子とを備え、前記色信号出力端子が容量を介して接続された前記輝度信号出力端子が映像信号出力端子となる映像信号出力回路であって、前記クランプ回路が負側の信号電圧を固定するものであることを特徴とする映像信号出力回路。
- 前記輝度信号を出力する系において、前記輝度信号から同期期間を検出し、前記同期期間以外の期間では同期信号を除去した前記輝度信号を前記輝度信号電流増幅回路で増幅して出力し、前記同期期間では同期信号に見合った電流を出力する請求項2記載の映像信号出力回路。
- 前記輝度信号からの前記同期期間の検出を同期分離回路で行い、前記同期分離回路の出力により前記輝度信号をペデステルクランプ回路にてクランプした後、前記輝度信号から前記同期信号を除去する請求項3記載の映像信号出力回路。
- 前記映像信号出力端子の出力信号波形から、負荷がある場合の最低電位と負荷がない場合の最低電位とを計測し、前記負荷がある場合の最低電位と前記負荷がない場合の最低電位との間にリファレンス電位を設定することで、前記映像出力端子に負荷が接続されているか否かを検出する端子検出回路を備えた請求項1〜4のいずれか1項に記載の映像信号出力回路。
- 請求項1〜5のいずれか1項に記載の映像信号出力回路を有することを特徴とする半導体集積回路。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006332293 | 2006-12-08 | ||
JP2006332293 | 2006-12-08 | ||
PCT/JP2007/073459 WO2008069228A1 (ja) | 2006-12-08 | 2007-12-05 | 映像信号出力回路およびこれを有する半導体集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP4294721B2 true JP4294721B2 (ja) | 2009-07-15 |
JPWO2008069228A1 JPWO2008069228A1 (ja) | 2010-03-18 |
Family
ID=39492110
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008513043A Expired - Fee Related JP4294721B2 (ja) | 2006-12-08 | 2007-12-05 | 映像信号出力回路およびこれを有する半導体集積回路 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20090128706A1 (ja) |
JP (1) | JP4294721B2 (ja) |
CN (1) | CN101366268A (ja) |
WO (1) | WO2008069228A1 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8744336B2 (en) | 2008-08-27 | 2014-06-03 | Qualcomm Incorporated | Interference detection apparatus and method |
US8838017B2 (en) * | 2009-03-31 | 2014-09-16 | Qualcomm Incorporated | Wideband jammer detector |
TWI500259B (zh) * | 2011-06-24 | 2015-09-11 | Princeton Technology Corp | 電壓控制電路 |
US20140176697A1 (en) * | 2012-12-19 | 2014-06-26 | Abrado, Inc. | Method and apparatus for data telemetry |
CN106855583B (zh) * | 2015-12-09 | 2020-02-21 | 比亚迪股份有限公司 | 用于图像传感器的方法和装置 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1267251A (ja) * | 1968-04-23 | 1972-03-15 | ||
US3893174A (en) * | 1972-07-01 | 1975-07-01 | Tokyo Shibaura Electric Co | Colour television receiver |
US4100569A (en) * | 1976-11-03 | 1978-07-11 | Petro Vlahos | Comprehensive electronic compositing system |
US4430674A (en) * | 1981-02-25 | 1984-02-07 | Tokyo Shibaura Denki Kabushiki Kaisha | Color video signal processing circuit |
US5041794A (en) * | 1990-11-21 | 1991-08-20 | Analogic Corporation | Voltage to current conversion switching system |
EP0913042B1 (en) * | 1997-02-25 | 2004-10-06 | Koninklijke Philips Electronics N.V. | Line driver with adaptive output impedance |
US5936393A (en) * | 1997-02-25 | 1999-08-10 | U.S. Philips Corporation | Line driver with adaptive output impedance |
JP3831940B2 (ja) * | 2001-11-26 | 2006-10-11 | ソニー株式会社 | 固体撮像装置およびそのクランプ制御方法 |
JP2005151468A (ja) * | 2003-11-19 | 2005-06-09 | Sanyo Electric Co Ltd | アンプ |
JP4370156B2 (ja) * | 2003-12-16 | 2009-11-25 | 新日本無線株式会社 | 映像信号出力回路 |
JP2006279703A (ja) * | 2005-03-30 | 2006-10-12 | Matsushita Electric Ind Co Ltd | 可変利得増幅器並びにそれを用いたミキサ及び直交変調器 |
-
2007
- 2007-12-05 JP JP2008513043A patent/JP4294721B2/ja not_active Expired - Fee Related
- 2007-12-05 WO PCT/JP2007/073459 patent/WO2008069228A1/ja active Application Filing
- 2007-12-05 US US12/096,533 patent/US20090128706A1/en not_active Abandoned
- 2007-12-05 CN CNA2007800018658A patent/CN101366268A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
WO2008069228A1 (ja) | 2008-06-12 |
JPWO2008069228A1 (ja) | 2010-03-18 |
CN101366268A (zh) | 2009-02-11 |
US20090128706A1 (en) | 2009-05-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7764797B2 (en) | Speaker driving device and audio output system | |
TWI432936B (zh) | 充電泵電路及其操作方法 | |
US8031888B2 (en) | Electronic apparatus having audio output units | |
JP4294721B2 (ja) | 映像信号出力回路およびこれを有する半導体集積回路 | |
JP2011139415A (ja) | オーディオ信号増幅回路、反転増幅器およびそれを用いた電子機器 | |
US6922474B2 (en) | Shock sound prevention circuit | |
US7528659B2 (en) | Fully differential amplification device | |
US6940985B2 (en) | Shock sound prevention circuit | |
JP2003023328A (ja) | オーディオアンプ | |
KR20060048839A (ko) | 반도체 장치 및 카메라 | |
JP2007159020A (ja) | 電流電圧変換回路 | |
JP2007189434A (ja) | 半導体集積回路 | |
US20040164792A1 (en) | Switching circuit and digital power amplifier | |
US7199655B2 (en) | Multistage amplifier circuit without interstage coupling capacitor | |
JPS59207712A (ja) | 増幅器 | |
JP4351857B2 (ja) | 外部出力映像信号処理装置 | |
US20090243392A1 (en) | Methods for shifting common mode between different power domains and apparatus thereof | |
JP2004214911A (ja) | Agc回路 | |
JP4487788B2 (ja) | 半導体集積回路 | |
JP2005217583A (ja) | スイッチングアンプ | |
US9787257B2 (en) | Audio amplifier circuit having inputs for three audio channels | |
CN113889969A (zh) | 应用在多个电源域的电路 | |
JP2010278770A (ja) | 出力回路 | |
CN114003079A (zh) | 应用在多个电源域的电路 | |
KR200321695Y1 (ko) | 입력부하의 무한병렬접속이 가능한 음성증폭회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090312 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090408 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120417 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |