KR100207713B1 - 아날로그-디지탈 변환기의 top 전압을 이용한 agc 회로 - Google Patents

아날로그-디지탈 변환기의 top 전압을 이용한 agc 회로 Download PDF

Info

Publication number
KR100207713B1
KR100207713B1 KR1019970001310A KR19970001310A KR100207713B1 KR 100207713 B1 KR100207713 B1 KR 100207713B1 KR 1019970001310 A KR1019970001310 A KR 1019970001310A KR 19970001310 A KR19970001310 A KR 19970001310A KR 100207713 B1 KR100207713 B1 KR 100207713B1
Authority
KR
South Korea
Prior art keywords
agc
voltage
constant
converter
inputting
Prior art date
Application number
KR1019970001310A
Other languages
English (en)
Other versions
KR19980066009A (ko
Inventor
배점한
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019970001310A priority Critical patent/KR100207713B1/ko
Priority to DE69831621T priority patent/DE69831621T2/de
Priority to EP98300226A priority patent/EP0854646B1/en
Priority to JP10007076A priority patent/JPH10215422A/ja
Priority to US09/008,061 priority patent/US6195133B1/en
Publication of KR19980066009A publication Critical patent/KR19980066009A/ko
Application granted granted Critical
Publication of KR100207713B1 publication Critical patent/KR100207713B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K7/00—Modulating pulses with a continuously-variable modulating signal
    • H03K7/08—Duration or width modulation ; Duty cycle modulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/52—Automatic gain control
    • H04N5/53—Keyed automatic gain control

Abstract

본 발명에 따른 아날로그-디지탈 변환기의 Top 전압을 이용한 AGC 회로가 개시된다.
그 장치의 구성은, 수평 동기 신호 및 수직 동기 신호를 입력하여 클램프 펄스와 AGC 게이트 펄스를 출력하는 펄스 발생기, 상기 클램프 펄스를 입력하여 비디오 신호의 싱크 팁을 기준 전압에 클램프하는 클램프부, 상기 기준 전압과 Top 전압 사이에서 클램프된 비디오 신호를 디지탈 신호로 변환하여 AD 변환된 데이타를 출력하는 AD 변환부, 상기 AGC 게이트 펄스를 입력하여 상기 AD 변환된 데이타로부터 AGC 상수를 결정하는 AGC 상수 결정부, 상기 AGC 상수를 입력하여 상기 AGC 상수에 상응하는 PWM 제어 신호를 출력하는 PWM 제어기 및 상기 PWM 제어 신호를 적분하여 상기 AD 변환부의 Top 전압인 직류 전압으로 변환하여 상기 AD 변환부로 출력하는 저역 필터를 포함한다.
따라서, 상술한 바와 같이 본 발명에 따르면, 저역 필터를 제외한 모든 회로가 디지탈로 구성되므로 AGC 동작을 정교하게 하는 효과를 갖는다.

Description

아날로그-디지탈 변환기의 Top 전압을 이용한 AGC 회로
본 발명은 AGC(Automatic Gain Control) 회로에 관한 것으로, 보다 상세하게는 저역 필터(Low Pass Filter)를 제외한 모든 회로를 디지탈 회로로 구성하는 동시에 AD 변환기의 Top 전압을 제어하여 정밀도가 높게 AGC 동작을 행하도록 한 아날로그-디지탈 변환기(AD 변환기)의 탑(Top) 전압을 이용한 AGC 회로에 관한 것이다.
AGC는 입력에 변동이 있는 경우라도 출력이 언제나 일정하게 되도록 이득을 자동적으로 조절하는 장치이다. 현재까지의 AGC 회로는 아날로그 디바이스(Device)를 이용하여 만들었다.
이와 같은 종래의 아날로그 디바이스로 구성된 AGC 회로는 아날로그 시스템에서는 별문제가 없으나 디지탈 시스템을 꾸밀 때에는 별도의 아날로그 AGC IC가 필요한 문제점이 있다.
본 발명은 상술한 문제점을 해결하기 위해 창출된 것으로서, 저역 필터를 제외한 모든 회로를 디지탈 회로로 구성하는 동시에 AD 변환기의 Top 전압을 제어하여 정밀도가 높게 AGC 동작을 행하도록 한 아날로그-디지탈 변환기의 Top 전압을 이용한 AGC 회로를 제공함을 그 목적으로 한다.
도 1은 본 발명에 따른 AD 변환기의 Top 전압을 이용한 AGC 회로의 구성도이다.
도 2는 도 1에 도시된 AGC 상수 결정부의 상세한 구성을 나타낸 도면이다.
도 3은 표준 싱크 팁 상수값 K를 구하는 것을 설명하기 위한 파형도이다.
도 4는 AGC 상수와 PWM 제어 신호와의 관계를 설명하기 위한 파형도이다.
도 5는 비디오 신호, 클램프 펄스 및 AGC 게이트 펄스의 파형도이다.
도 6은 AGC 상수와 PWM 제어 신호와의 관계를 설명하기 위한 다른 파형도이다.
상기의 목적을 달성하기 위한 본 발명에 따른 아날로그-디지탈 변환기의 Top 전압을 이용한 AGC 회로는 수평 동기 신호 및 수직 동기 신호를 입력하여 클램프 펄스와 AGC 게이트 펄스를 출력하는 펄스 발생기, 상기 클램프 펄스를 입력하여 비디오 신호의 싱크 팁을 기준 전압에 클램프하는 클램프부, 상기 기준 전압과 Top 전압 사이에서 클램프된 비디오 신호를 디지탈 신호로 변환하여 AD 변환된 데이타를 출력하는 AD 변환부, 상기 AGC 게이트 펄스를 입력하여 상기 AD 변환된 데이타로부터 AGC 상수를 결정하는 AGC 상수 결정부, 상기 AGC 상수를 입력하여 상기 AGC 상수에 상응하는 PWM 제어 신호를 출력하는 PWM 제어기 및 상기 PWM 제어 신호를 적분하여 상기 AD 변환부의 Top 전압인 직류 전압으로 변환하여 상기 AD 변환부로 출력하는 저역 필터를 포함하는 것이 바람직하다.
이하, 첨부된 도면들을 참조하여 본 발명을 보다 상세히 설명한다.
도 1은 본 발명에 따른 AD 변환기의 Top 전압을 이용한 AGC 회로의 구성도이다.
도 1에 도시된 장치의 구성은, 수평 동기(Horizontal synchronization) 신호 및 수직 동기(Vertical synchronization) 신호를 입력하여 클램프 펄스와 AGC 게이트 펄스를 출력하는 펄스 발생기(10), 클램프 펄스를 입력하여 비디오 신호의 싱크 팁(Sync Tip)을 기준 전압(Bottom 전압)에 클램프하는 클램프부(18), 기준 전압과 Top 전압 사이에서 클램프된 비디오 신호(아날로그 신호)를 디지탈 신호로 변환하여 AD 변환된 데이타를 출력하는 AD 변환부(20), 펄스 발생기(10)에서 출력되는 AGC 게이트 펄스를 입력하여 AD 변환부(20)에서 출력되는 AD 변환된 데이타로부터 AGC 상수를 결정하는 AGC 상수 결정부(12), AGC 상수를 입력하여 AGC 상수에 상응하는 PWM 제어 신호를 출력하는 PWM(Pulse Width Modulation) 제어기(14) 및 PWM 제어 신호를 적분하여 AD 변환부(20)의 Top 전압인 직류 전압으로 변환하여 AD 변환부(20)로 출력하는 저역 필터(16)로 이루어진다.
이어서, 도 1에 도시된 장치의 동작을 설명한다.
펄스 발생기(10)는 수평 동기 신호 및 수직 동기 신호를 입력하여 클램프 펄스와 AGC 게이트 펄스를 출력한다. 도 4에 클램프 펄스와 AGC 게이트 펄스가 도시되어 있다. 클램프부(18)는 클램프 펄스를 입력하여 비디오 신호의 싱크 팁을 기준 전압에 클램프한다. AD 변환부(20)는 기준 전압과 Top 전압 사이에서 클램프된 비디오 신호(아날로그 신호)를 디지탈 신호로 변환하여 AD 변환된 데이타를 출력한다. AGC 상수 결정부(12)는 펄스 발생기(10)에서 출력되는 AGC 게이트 펄스를 입력하여 AD 변환부(20)에서 출력되는 AD 변환된 데이타로부터 AGC 상수를 결정한다. PWM 제어기(14)는 AGC 상수를 입력하여 AGC 상수에 상응하는 PWM 제어 신호를 출력한다. 저역 필터(16)는 PWM 제어 신호를 적분하여 AD 변환부(20)의 Top 전압인 직류 전압으로 변환하여 AD 변환부(20)로 출력한다.
도 2는 도 1에 도시된 AGC 상수 결정부의 상세한 구성을 나타낸 도면이다.
도 2에 도시된 장치의 구성은, AGC 게이트 펄스가 입력되는 시점에서부터 다음 AGC 게이트 펄스가 입력될 때까지 AD 변환부(20)에서 출력되는 AD 변환된 데이타로부터 N 개의 샘플을 추출하여 그에 대한 평균값 M을 출력하는 N 샘플 평균치부(122), 표준 싱크 팁 상수값(K)을 구하여 그 역수(1/K)를 출력하는 1/K 값 설정부(124) 및 M과 1/K을 곱하여 AGC 상수인 M/K를 PWM 제어기(14)로 출력하는 승산기(126; Multiplier)로 이루어진다.
이어서, 도 2에 도시된 장치의 동작을 설명한다.
N 샘플 평균치부(122)는 AGC 게이트 펄스가 입력되는 시점에서부터 다음 AGC 게이트 펄스가 입력될 때까지 AD 변환부(20)에서 출력되는 AD 변환된 데이타로부터 N 개의 샘플을 추출하여 그에 대한 평균값 M을 출력한다. 1/K 값 설정부(124)는 표준 싱크 팁 상수값(K)을 구하여 그 역수(1/K)를 출력한다.
도 3은 표준 싱크 팁 상수값 K를 구하는 것을 설명하기 위한 파형도이다.
도 3에 있어서, 참조부호 30은 비디오 신호를, 32는 컬러 버스트(Coldr Burst) 신호를, 34는 싱크 팁을 각각 나타낸다. 상수 K는 다음과 같은 방법으로 구한다.
NTSC 방송 방식에서 8비트로 아날로그-디지탈 변환하는 경우를 예로 들어 설명한다.
255(8비트 2진수) : 140IRE = K : 40IRE에서 K를 구하면 K=72.85이다. 따라서, 이 경우는 K=72로 세팅한다.
PAL 방송 방식 및 기타의 방송 방식도 마찬가지 방법으로 K 값을 구할 수 있다.
승산기(126)는 M과 1/K을 곱하여 AGC 상수인 M/K를 PWM 제어기(14)로 출력한다. 도 4와 도 6을 참조하여 AGC 상수와 PWM 제어 신호와의 관계를 설명한다.
먼저, AGC 상수인 M/K가 1보다 크면 샘플의 평균값 M이 표준 싱크 팁 상수값 K보다 크다는 뜻이므로 표준 싱크 팁 상수값 K가 되도록 AD 변환부(20)의 게인을 줄여야 한다. 따라서, PWM 제어 신호에서 하이인 구간을 늘려 저역 필터(16)를 통과시키면 AD 변환부(20)로 입력되는 Top 전압(도 6에 도시된 제1Top 전압)은 커지게 되어 AD 변환부(20)의 게인은 줄어든다.
다음에, AGC 상수인 M/K가 1보다 작으면 샘플의 평균값 M이 표준 싱크 상수값 K보다 작다는 뜻이므로 표준 싱크값 K가 되도록 AD 변환부(20)의 게인을 줄여야 한다. 따라서, PWM 제어 신호에서 로우인 구간을 늘려 저역 필터(16)를 통과시키면 AD 변환부(20)로 입력되는 Top 전압(도 6에 도시된 제2Top 전압)은 작아지게 되어 AD 변환부(20)의 게인은 줄어든다.
상술한 바와 같이 본 발명에 따르면, 저역 필터를 제외한 모든 회로가 디지탈로 구성되므로 AGC 동작을 정교하게 하는 효과를 갖는다.

Claims (4)

  1. AGC 회로에 있어서, 수평 동기 신호 및 수직 동기 신호를 입력하여 클램프 펄스와 AGC 게이트 펄스를 출력하는 펄스 발생기, 상기 클램프 펄스를 입력하여 비디오 신호의 싱크 팁을 기준 전압에 클램프하는 클램프부, 상기 기준 전압과 Top 전압 사이에서 클램프된 비디오 신호를 디지탈 신호로 변환하여 AD 변환된 데이타를 출력하는 AD 변환부, 상기 AGC 게이트 펄스를 입력하여 상기 AD 변환된 데이타로부터 AGC 상수를 결정하는 AGC 상수 결정부, 상기 AGC 상수를 입력하여 상기 AGC 상수에 상응하는 PWM 제어 신호를 출력하는 PWM 제어기 및 상기 PWM 제어 신호를 적분하여 상기 AD 변환부의 Top 전압인 직류 전압으로 변환하여 상기 AD 변환부로 출력하는 저역 필터를 포함하는 아날로그-디지탈 변환기의 Top 전압을 이용한 AGC 회로.
  2. 제 1항에 있어서, 상기 AGC 상수 결정부는 상기 AGC 게이트 펄스가 입력되는 시점에서부터 다음 AGC 게이트 펄스가 입력될 때까지 상기 AD 변환된 데이타로부터 N 개의 샘플을 추출하여 그에 대한 평균값 M을 출력하는 N 샘플 평균치부, 표준 싱크 팁 상수값 K를 구하여 그 역수 1/K를 출력하는 1/K 값 설정부 및 상기 평균값 M과 1/K을 곱하여 AGC 상수인 M/K를 상기 PWM 제어기로 출력하는 승산기로 구성되는 것을 특징으로 하는 아날로그-디지탈 변환기의 Top 전압을 이용한 AGC 회로.
  3. 제 1항에 있어서, 상기 PWM 제어기는 상기 AGC 상수값이 1보다 클 경우에 상기 AD 변환부의 게인을 줄이기 위해 하이 구간이 늘어난 PWM 제어 신호를 출력하는 것을 특징으로 하는 아날로그-디지탈 변환기의 Top 전압을 이용한 AGC 회로.
  4. 제 1항에 있어서, 상기 PWM 제어기는 상기 AGC 상수값이 1보다 작을 경우에 상기 AD 변환부의 게인을 늘리기 위해 로우 구간이 늘어난 PWM 제어 신호를 출력하는 것을 특징으로 하는 아날로그-디지탈 변환기의 Top 전압을 이용한 AGC 회로.
KR1019970001310A 1997-01-17 1997-01-17 아날로그-디지탈 변환기의 top 전압을 이용한 agc 회로 KR100207713B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1019970001310A KR100207713B1 (ko) 1997-01-17 1997-01-17 아날로그-디지탈 변환기의 top 전압을 이용한 agc 회로
DE69831621T DE69831621T2 (de) 1997-01-17 1998-01-14 Digitale automatische Verstärkungsregelungsschaltung
EP98300226A EP0854646B1 (en) 1997-01-17 1998-01-14 Digital automatic gain control (AGC) circuit
JP10007076A JPH10215422A (ja) 1997-01-17 1998-01-16 デジタルａｇｃ回路
US09/008,061 US6195133B1 (en) 1997-01-17 1998-01-16 Digital automatic gain control (AGC) circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970001310A KR100207713B1 (ko) 1997-01-17 1997-01-17 아날로그-디지탈 변환기의 top 전압을 이용한 agc 회로

Publications (2)

Publication Number Publication Date
KR19980066009A KR19980066009A (ko) 1998-10-15
KR100207713B1 true KR100207713B1 (ko) 1999-07-15

Family

ID=19494947

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970001310A KR100207713B1 (ko) 1997-01-17 1997-01-17 아날로그-디지탈 변환기의 top 전압을 이용한 agc 회로

Country Status (5)

Country Link
US (1) US6195133B1 (ko)
EP (1) EP0854646B1 (ko)
JP (1) JPH10215422A (ko)
KR (1) KR100207713B1 (ko)
DE (1) DE69831621T2 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1071281B1 (en) * 1998-03-06 2003-06-04 Matsushita Electric Industrial Co., Ltd. Automatic luminance adjustment device and method
US6369857B1 (en) * 1999-05-13 2002-04-09 Sarnoff Corporation Receiver for analog and digital television signals
DE19933199C1 (de) * 1999-07-15 2001-01-25 Daimler Chrysler Ag Verfahren zur Erfassung von Helligkeitssignalen einer Mehrzahl lichtempfindlicher Sensorelemente
CN1214621C (zh) * 2000-11-27 2005-08-10 汤姆森特许公司 后沿箝位电路
US7277510B1 (en) 2001-05-16 2007-10-02 Maxim Integrated Products, Inc. Adaptation algorithm based on signal statistics for automatic gain control
US7019930B1 (en) 2002-09-16 2006-03-28 Storage Technology Corporation Digital filtering and digital automatic gain control for a variable speed read channel
JP4351857B2 (ja) * 2003-04-07 2009-10-28 新日本無線株式会社 外部出力映像信号処理装置
TWI271102B (en) * 2005-03-04 2007-01-11 Chip Advanced Technology Inc Method for video signal process and method for signal processing apparatus calibration
US7265626B2 (en) * 2005-12-20 2007-09-04 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Fast-setting digital automatic gain control
JP4977573B2 (ja) * 2007-10-11 2012-07-18 オンセミコンダクター・トレーディング・リミテッド 映像信号処理装置におけるオートゲインコントロール回路
WO2009081635A1 (ja) * 2007-12-25 2009-07-02 Murata Manufacturing Co., Ltd. プロセッサおよびスイッチング電源装置
US8238571B2 (en) * 2008-07-21 2012-08-07 Nissan North America, Inc. Automatic input sensitivity selector for auxiliary devices
US8760538B2 (en) 2011-01-21 2014-06-24 Exelis, Inc. Adaptive gain control image processing system and method

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5210625B2 (ko) 1971-11-10 1977-03-25
JPH0620280B2 (ja) 1981-07-22 1994-03-16 日本電気株式会社 テレビジョン信号用振幅検出回路
JPS6075112A (ja) 1983-09-30 1985-04-27 Sony Corp 映像信号のａｇｃ回路
US4680633A (en) * 1985-04-24 1987-07-14 Third Domain, Inc. Circuit and method for producing accurate dc restored video waveform, horizontal sync pulses, and vertical sync pulses
US4628362A (en) * 1985-05-02 1986-12-09 American Dynamics Corporation Combined video AGC and digitizing circuit
JP2553534B2 (ja) * 1986-12-26 1996-11-13 松下電器産業株式会社 テレビジヨン映像信号制御装置
FR2611337B1 (fr) * 1987-02-20 1989-05-26 Thomson Semiconducteurs Dispositif de commande automatique de gain de signaux video
US4827191A (en) * 1987-09-08 1989-05-02 Motorola, Inc. Adaptive range/DC restoration circuit or use with analog to digital convertors
JP2678006B2 (ja) * 1988-03-04 1997-11-17 松下電器産業株式会社 自動利得制御装置
US4989074A (en) * 1988-09-27 1991-01-29 Matsushita Electric Industrial Co., Ltd. Digital automatic gain control apparatus
JP2519566B2 (ja) 1990-03-16 1996-07-31 シャープ株式会社 ディジタルａｇｃ回路
JPH0420178A (ja) 1990-05-15 1992-01-23 Matsushita Electric Ind Co Ltd 映像信号処理装置
JPH0564102A (ja) 1991-08-31 1993-03-12 Nec Eng Ltd 利得調整装置
JPH05219406A (ja) 1992-02-04 1993-08-27 Sony Corp ビデオ信号のレベル調整回路
US5379075A (en) * 1992-02-04 1995-01-03 Sony Corporation Video signal AGC circuit for adjusting the sync level of a video signal
KR950011658B1 (ko) * 1992-04-22 1995-10-07 삼성전자주식회사 자동이득조정회로
JPH06204767A (ja) * 1992-12-28 1994-07-22 Matsushita Electric Ind Co Ltd 自動利得制御回路
JPH0799618A (ja) 1993-02-02 1995-04-11 Philips Electron Nv 自動利得制御ビデオ装置
KR100286006B1 (ko) * 1993-03-31 2001-04-16 윤종용 자동이득 조절장치
EP0727049A1 (en) * 1994-09-01 1996-08-21 Koninklijke Philips Electronics N.V. Transconductance amplifier having a digitally variable transconductance as well as a variable gain stage and an automatic gain control circuit comprising such a variable gain stage
CA2157986A1 (en) * 1995-09-11 1997-03-12 Gennum Corporation Sync separator and video signal detector circuits
JP3316351B2 (ja) * 1995-09-27 2002-08-19 シャープ株式会社 Ａｇｃ装置

Also Published As

Publication number Publication date
DE69831621D1 (de) 2005-10-27
EP0854646A2 (en) 1998-07-22
JPH10215422A (ja) 1998-08-11
EP0854646B1 (en) 2005-09-21
US6195133B1 (en) 2001-02-27
KR19980066009A (ko) 1998-10-15
EP0854646A3 (en) 1999-10-20
DE69831621T2 (de) 2006-05-11

Similar Documents

Publication Publication Date Title
KR100207713B1 (ko) 아날로그-디지탈 변환기의 top 전압을 이용한 agc 회로
WO2000031967A1 (fr) Dispositif et procede de verrouillage
KR930002145B1 (ko) 신호 처리 장치
US6219107B1 (en) Automatic AGC bias voltage calibration in a video decoder
US6002445A (en) A/D conversion with wide dynamic range
JP2541555B2 (ja) ビデオ信号の非直線伝送方法および回路装置
KR930017424A (ko) 자동화질 보상 시스템
KR970058039A (ko) 다중 화상 입력 클램프 배열
US5528241A (en) Digital-to-analog converter
KR920007607B1 (ko) 디지탈 텔레비젼 수상기에 있어서 콘트라스트 조정회로
US8059205B2 (en) Image signal processing apparatus and image signal processing method for controlling optical black level of image signal
US5345279A (en) Image signal processing apparatus with analog to digital image conversion
JPH02203677A (ja) 撮像装置
JPH11289505A (ja) 映像信号処理回路
JPH01218177A (ja) 撮像信号処理回路
EP1071281B1 (en) Automatic luminance adjustment device and method
JPH07203485A (ja) 映像信号用ａ／ｄ変換装置
KR100634013B1 (ko) 복수 개의 영상신호 채널 이득조절 장치 및 방법.
KR100213011B1 (ko) 직류레벨 재생회로
KR100230272B1 (ko) 자동 이득 제어회로
JPS6211392A (ja) キ−イング信号発生回路
JP3006291B2 (ja) テレビジョンカメラのアナログ／ディジタル変換装置
JPH10164458A (ja) ビデオ信号処理装置
JP2005175549A (ja) 映像信号処理装置
JPH01112887A (ja) 撮像装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110330

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee