JPH10215422A - デジタルａｇｃ回路 - Google Patents
デジタルａｇｃ回路Info
- Publication number
- JPH10215422A JPH10215422A JP10007076A JP707698A JPH10215422A JP H10215422 A JPH10215422 A JP H10215422A JP 10007076 A JP10007076 A JP 10007076A JP 707698 A JP707698 A JP 707698A JP H10215422 A JPH10215422 A JP H10215422A
- Authority
- JP
- Japan
- Prior art keywords
- agc
- output
- gate pulse
- value
- average value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 26
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 claims abstract description 9
- 238000012935 Averaging Methods 0.000 claims description 5
- 238000000034 method Methods 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000007423 decrease Effects 0.000 description 2
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K7/00—Modulating pulses with a continuously-variable modulating signal
- H03K7/08—Duration or width modulation ; Duty cycle modulation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/52—Automatic gain control
- H04N5/53—Keyed automatic gain control
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Control Of Amplification And Gain Control (AREA)
- Analogue/Digital Conversion (AREA)
- Television Receiver Circuits (AREA)
- Processing Of Color Television Signals (AREA)
Abstract
(57)【要約】
【課題】 アナログＡＧＣ ＩＣが必要なく、精密な自
動制御を行なえるデジタルＡＧＣ回路を提供する。 【解決手段】 ＡＤ変換部、ＡＧＣゲートパルス発生部
及びトップ電圧制御部を含む。ＡＤ変換部は基準レベル
にクランプされたビデオ信号を所定の基準電圧とトップ
電圧との間でデジタルデータに変換する。ＡＧＣゲート
パルス発生部は垂直及び水平同期信号よりビデオ信号の
ペデスタルレベル領域を検出するためのＡＧＣゲートパ
ルスを発生する。トップ電圧制御部はＡＧＣゲートパル
ス発生部で発生されたＡＧＣゲートパルスがイネーブル
の間にＡＤ変換部の出力より抽出したサンプル値と標準
信号に対するシンクチップ値とに基づきＡＤ変換部のト
ップ電圧を制御する。
動制御を行なえるデジタルＡＧＣ回路を提供する。 【解決手段】 ＡＤ変換部、ＡＧＣゲートパルス発生部
及びトップ電圧制御部を含む。ＡＤ変換部は基準レベル
にクランプされたビデオ信号を所定の基準電圧とトップ
電圧との間でデジタルデータに変換する。ＡＧＣゲート
パルス発生部は垂直及び水平同期信号よりビデオ信号の
ペデスタルレベル領域を検出するためのＡＧＣゲートパ
ルスを発生する。トップ電圧制御部はＡＧＣゲートパル
ス発生部で発生されたＡＧＣゲートパルスがイネーブル
の間にＡＤ変換部の出力より抽出したサンプル値と標準
信号に対するシンクチップ値とに基づきＡＤ変換部のト
ップ電圧を制御する。
Description
【０００１】
【発明の属する技術分野】本発明は自動利得制御回路に
係り、特にＡＤ変換器のトップ電圧を制御することによ
り自動利得制御を行うデジタルＡＧＣ回路に関する。
係り、特にＡＤ変換器のトップ電圧を制御することによ
り自動利得制御を行うデジタルＡＧＣ回路に関する。
【０００２】
【従来の技術】ＡＧＣ回路とは入力に変更がある場合に
おいても出力が常に一定であるようにその利得を自動的
に調節する回路である。今までのＡＧＣ回路にはアナロ
グディバイスが汎用されてきた。このようなアナログデ
ィバイスからなるＡＧＣ回路はアナログシステムにおい
ては何ら問題がないものの、デジタルシステムにおいて
は別のアナログＡＧＣ ＩＣが必要になるという問題点
がある。なお、より精密に自動利得制御を行えるＡＧＣ
回路が常に求められてきた。一方、回路の大部分をデジ
タルに具現して精密な自動利得制御を行うためのＡＧＣ
回路は大韓民国特許第９５−１００６３号に公開されて
いる。
おいても出力が常に一定であるようにその利得を自動的
に調節する回路である。今までのＡＧＣ回路にはアナロ
グディバイスが汎用されてきた。このようなアナログデ
ィバイスからなるＡＧＣ回路はアナログシステムにおい
ては何ら問題がないものの、デジタルシステムにおいて
は別のアナログＡＧＣ ＩＣが必要になるという問題点
がある。なお、より精密に自動利得制御を行えるＡＧＣ
回路が常に求められてきた。一方、回路の大部分をデジ
タルに具現して精密な自動利得制御を行うためのＡＧＣ
回路は大韓民国特許第９５−１００６３号に公開されて
いる。
【０００３】
【発明が解決しようとする課題】本発明は、前記問題点
を解決するために成されたものであり、ローパスフィル
ターを除いた全ての回路をデジタル回路から構成し、Ａ
Ｄ変換器のトップ電圧を制御することによって精密な自
動利得制御を行うためのデジタルＡＧＣ回路を提供する
ことをその目的とする。
を解決するために成されたものであり、ローパスフィル
ターを除いた全ての回路をデジタル回路から構成し、Ａ
Ｄ変換器のトップ電圧を制御することによって精密な自
動利得制御を行うためのデジタルＡＧＣ回路を提供する
ことをその目的とする。
【０００４】
【発明を解決するための手段】前記目的を達成するため
に本発明に係るデジタルＡＧＣ回路は、変換部、ＡＧＣ
ゲートパルス発生部及びトップ電圧制御部を備えてい
る。ＡＤ変換部は基準レベルにクランプされたビデオ信
号を所定の基準電圧とトップ電圧との間でデジタルデー
タに変換する。ＡＧＣゲートパルス発生部は垂直及び水
平同期信号より前記ビデオ信号のペデスタルレベル領域
を検出するためのＡＧＣゲートパルスを発生する。トッ
プ電圧制御部は前記ＡＧＣゲートパルス発生部で発生さ
れたＡＧＣゲートパルスがイネーブルの間に前記ＡＤ変
換部の出力より抽出したサンプル値と標準信号に対する
シンクチップ値とに基づき前記ＡＤ変換部のトップ電圧
を制御する。
に本発明に係るデジタルＡＧＣ回路は、変換部、ＡＧＣ
ゲートパルス発生部及びトップ電圧制御部を備えてい
る。ＡＤ変換部は基準レベルにクランプされたビデオ信
号を所定の基準電圧とトップ電圧との間でデジタルデー
タに変換する。ＡＧＣゲートパルス発生部は垂直及び水
平同期信号より前記ビデオ信号のペデスタルレベル領域
を検出するためのＡＧＣゲートパルスを発生する。トッ
プ電圧制御部は前記ＡＧＣゲートパルス発生部で発生さ
れたＡＧＣゲートパルスがイネーブルの間に前記ＡＤ変
換部の出力より抽出したサンプル値と標準信号に対する
シンクチップ値とに基づき前記ＡＤ変換部のトップ電圧
を制御する。
【０００５】トップ電圧制御部はＡＧＣ比較部、ＰＷＭ
パルス発生器及びローパスフィルターを含む。ＡＧＣ比
較部はＡＧＣゲートパルスがイネーブルの間に前記ＡＤ
変換部において変換されたデジタルデータより抽出した
所定個のサンプルに対する平均値Ｍと標準信号に対する
シンクチップ値Ｋとを比較する。ＰＷＭパルス発生器は
前記ＡＧＣ比較部の出力に相応するＰＷＭパルスを発生
する。ローパスフィルターは前記ＰＷＭパルス発生器よ
り出力されたＰＷＭパルスを積分して前記ＡＤ変換部の
トップ電圧として用いられる直流電圧に変換する。
パルス発生器及びローパスフィルターを含む。ＡＧＣ比
較部はＡＧＣゲートパルスがイネーブルの間に前記ＡＤ
変換部において変換されたデジタルデータより抽出した
所定個のサンプルに対する平均値Ｍと標準信号に対する
シンクチップ値Ｋとを比較する。ＰＷＭパルス発生器は
前記ＡＧＣ比較部の出力に相応するＰＷＭパルスを発生
する。ローパスフィルターは前記ＰＷＭパルス発生器よ
り出力されたＰＷＭパルスを積分して前記ＡＤ変換部の
トップ電圧として用いられる直流電圧に変換する。
【０００６】ＡＧＣ比較部はサンプル平均値部、１／Ｋ
値設定部及び乗算器を含む。サンプル平均値部はＡＧＣ
ゲートパルスがイネーブルの間に前記ＡＤ変換部の出力
より抽出したＮ個のサンプルに対する平均値Ｍを計算す
る。１／Ｋ値設定部は標準信号に対するシンクチップ値
Ｋを得てその逆数１／Ｋを出力する。乗算器は前記サン
プル平均値部より出力された平均値Ｍと前記１／Ｋ値設
定部において設定された１／Ｋを乗じた値Ｍ／Ｋを前記
ＰＷＭパルス発生器に出力する。
値設定部及び乗算器を含む。サンプル平均値部はＡＧＣ
ゲートパルスがイネーブルの間に前記ＡＤ変換部の出力
より抽出したＮ個のサンプルに対する平均値Ｍを計算す
る。１／Ｋ値設定部は標準信号に対するシンクチップ値
Ｋを得てその逆数１／Ｋを出力する。乗算器は前記サン
プル平均値部より出力された平均値Ｍと前記１／Ｋ値設
定部において設定された１／Ｋを乗じた値Ｍ／Ｋを前記
ＰＷＭパルス発生器に出力する。
【０００７】
【発明の実施の形態】以下、添付した図面に基づき本発
明に係るデジタルＡＧＣ回路の好適な実施の形態のつき
詳細に説明する。図１は本発明に係るデジタルＡＧＣ回
路の一実施例を示す。図１に示した装置はＡＧＣゲート
パルス発生部１０、ＡＤ変換部２０及びトップ電圧制御
部３０を含む。トップ電圧制御部３０はＡＧＣ比較部１
２、ＰＷＭパルス発生部１４及びローパスフィルター１
６を含む。ＡＧＣ比較部１２はサンプル平均値部１２
２、１／Ｋ値設定部１２４及び乗算器１２６を含む。
明に係るデジタルＡＧＣ回路の好適な実施の形態のつき
詳細に説明する。図１は本発明に係るデジタルＡＧＣ回
路の一実施例を示す。図１に示した装置はＡＧＣゲート
パルス発生部１０、ＡＤ変換部２０及びトップ電圧制御
部３０を含む。トップ電圧制御部３０はＡＧＣ比較部１
２、ＰＷＭパルス発生部１４及びローパスフィルター１
６を含む。ＡＧＣ比較部１２はサンプル平均値部１２
２、１／Ｋ値設定部１２４及び乗算器１２６を含む。
【０００８】ＡＧＣゲートパルス発生部１０は水平同期
信号及び垂直同期信号から基準レベルにクランプされた
ビデオ信号のペデスタルレベル領域を検出するためのＡ
ＧＣゲートパルスを発生する。ここで、ＡＧＣゲートパ
ルスを発生するに垂直同期信号が必要になるのは垂直同
期区間中にはＡＧＣゲートパルスをイネーブル状態にし
ないためである。
信号及び垂直同期信号から基準レベルにクランプされた
ビデオ信号のペデスタルレベル領域を検出するためのＡ
ＧＣゲートパルスを発生する。ここで、ＡＧＣゲートパ
ルスを発生するに垂直同期信号が必要になるのは垂直同
期区間中にはＡＧＣゲートパルスをイネーブル状態にし
ないためである。
【０００９】図５に示したＡＧＣゲートパルスは一個以
上、すなわち複数で発生することもあり得る。ＡＤ変換
部２０は基準レベルにクランプされたビデオ信号を基準
電圧（通常グラウンド電圧）と初期に設定されたトップ
電圧（以下、基準トップ電圧と称する）との間でＡＤ変
換を行なう。ＡＧＣ比較部１２はＡＧＣゲートパルスが
イネーブルの間にＡＤ変換部２０で変換されたデジタル
データ（ビデオ信号のペデスタル領域のデータ）より抽
出したＮ個のサンプルに対する平均値Ｍと標準映像信号
に対するシンクチップ値Ｋとを比較する。
上、すなわち複数で発生することもあり得る。ＡＤ変換
部２０は基準レベルにクランプされたビデオ信号を基準
電圧（通常グラウンド電圧）と初期に設定されたトップ
電圧（以下、基準トップ電圧と称する）との間でＡＤ変
換を行なう。ＡＧＣ比較部１２はＡＧＣゲートパルスが
イネーブルの間にＡＤ変換部２０で変換されたデジタル
データ（ビデオ信号のペデスタル領域のデータ）より抽
出したＮ個のサンプルに対する平均値Ｍと標準映像信号
に対するシンクチップ値Ｋとを比較する。
【００１０】一般に、標準映像信号（以下、標準信号と
称する）は同期先端（シンクチップ）からホワイトピー
ク（１００％ホワイト）までを１４０ＩＲＥと示し、シ
ンクのペデスタルレベル（０ＩＲＥ）を基準としてビデ
オ信号１００ＩＲＥと、シンク信号４０ＩＲＥ、及びカ
ラー信号の基準となるカラーバースト信号４０ＩＲＥと
から成されている。これを図３に示す。図３において
（図５及び図６においても同様）、参照符号３２はカラ
ーバースト信号を、３４はシンクチップを、３６はビデ
オ信号をそれぞれ示している。平均値ＭはＡＧＣゲート
パルスがイネーブルの間に、ＡＤ変換部２０の出力であ
るデジタルデータ（映像信号のペデスタル領域のデー
タ）より抽出したＮ個のサンプルを平均した値である。
ここで、標準信号のシンクチップ値Ｋはシンクチップか
ら標準信号のペデスタルレベルまでの値、即ち、標準信
号のペデスタル値を意味する。
称する）は同期先端（シンクチップ）からホワイトピー
ク（１００％ホワイト）までを１４０ＩＲＥと示し、シ
ンクのペデスタルレベル（０ＩＲＥ）を基準としてビデ
オ信号１００ＩＲＥと、シンク信号４０ＩＲＥ、及びカ
ラー信号の基準となるカラーバースト信号４０ＩＲＥと
から成されている。これを図３に示す。図３において
（図５及び図６においても同様）、参照符号３２はカラ
ーバースト信号を、３４はシンクチップを、３６はビデ
オ信号をそれぞれ示している。平均値ＭはＡＧＣゲート
パルスがイネーブルの間に、ＡＤ変換部２０の出力であ
るデジタルデータ（映像信号のペデスタル領域のデー
タ）より抽出したＮ個のサンプルを平均した値である。
ここで、標準信号のシンクチップ値Ｋはシンクチップか
ら標準信号のペデスタルレベルまでの値、即ち、標準信
号のペデスタル値を意味する。
【００１１】図２に基づきＡＧＣ比較部１２の動作を更
に詳細に説明する。サンプル平均値部１２２はＡＧＣゲ
ートパルスがイネーブルの間にＡＤ変換部２０の出力か
ら抽出したＮ個のサンプルに対する平均値Ｍを計算す
る。この際、一個のＡＧＣゲートパルスがイネーブルの
間に、ＡＤ変換部２０の出力から抽出したＮ個のサンプ
ルに対する平均値Ｍを計算でき、さらにＮ個のＡＧＣゲ
ートパルスがイネーブルの間に、ＡＤ変換部２０の出力
から各ＡＧＣゲートパルスがイネーブルの区間毎に一個
ずつ抽出したＮ個のサンプルに対する平均値Ｍを計算す
ることもできる。
に詳細に説明する。サンプル平均値部１２２はＡＧＣゲ
ートパルスがイネーブルの間にＡＤ変換部２０の出力か
ら抽出したＮ個のサンプルに対する平均値Ｍを計算す
る。この際、一個のＡＧＣゲートパルスがイネーブルの
間に、ＡＤ変換部２０の出力から抽出したＮ個のサンプ
ルに対する平均値Ｍを計算でき、さらにＮ個のＡＧＣゲ
ートパルスがイネーブルの間に、ＡＤ変換部２０の出力
から各ＡＧＣゲートパルスがイネーブルの区間毎に一個
ずつ抽出したＮ個のサンプルに対する平均値Ｍを計算す
ることもできる。
【００１２】サンプル平均値部１２２はＭビットシフト
レジスター、加算器及び乗算器などを用いれば容易に具
現できる。１／Ｋ値設定部１２４は標準信号に対するシ
ンクチップ値Ｋを得てその逆数１／Ｋを出力する。乗算
器１２６はサンプル平均値部１２２より出力される平均
値Ｍと１／Ｋ値設定部１２４で設定された１／Ｋとを乗
じた値Ｍ／ＫをＰＷＭパルス発生部１４に出力する。
レジスター、加算器及び乗算器などを用いれば容易に具
現できる。１／Ｋ値設定部１２４は標準信号に対するシ
ンクチップ値Ｋを得てその逆数１／Ｋを出力する。乗算
器１２６はサンプル平均値部１２２より出力される平均
値Ｍと１／Ｋ値設定部１２４で設定された１／Ｋとを乗
じた値Ｍ／ＫをＰＷＭパルス発生部１４に出力する。
【００１３】図２に示したＡＧＣ比較器１２はサンプル
平均値部１２２と比較器（図示せず）から構成してもよ
い。この際、比較器はサンプル平均値部１２２から出力
される平均値Ｍと標準信号に対するシンクチップ値Ｋの
差を出力する。比較器の出力値が正もしくは負である場
合は、後述される乗算器１２６の出力値Ｍ／Ｋが１より
大きいもしくは小さい場合に対応する。比較器の出力値
が０であることは前記Ｍ／Ｋが１であることに対応す
る。
平均値部１２２と比較器（図示せず）から構成してもよ
い。この際、比較器はサンプル平均値部１２２から出力
される平均値Ｍと標準信号に対するシンクチップ値Ｋの
差を出力する。比較器の出力値が正もしくは負である場
合は、後述される乗算器１２６の出力値Ｍ／Ｋが１より
大きいもしくは小さい場合に対応する。比較器の出力値
が０であることは前記Ｍ／Ｋが１であることに対応す
る。
【００１４】図３に基づき標準信号に対するシンクチッ
プ値Ｋを得る方法につき説明する。例えば、ＮＴＳＣ放
送方式において、８ビットでアナログ−デジタル変換を
行う場合に標準信号に対するシンクチップ値Ｋを得る
と、２５５：１４０ＩＲＥ＝Ｋ：４０ＩＲＥからＫ＝７
２．８５になり、計算を簡易化するためにＫ＝７２と設
定する。ｎビットでアナログ−デジタル変換を行う場合
標準信号に対するシンクチップ値ＫはＫ＝（４０ＩＲＥ
／１４０ＩＲＥ）＊（２ｎ−１）として与えられる。Ｐ
ＡＬ／ＳＥＣＡＭ方式の場合、Ｋ＝（４２ＩＲＥ／１３
７ＩＲＥ）＊（２ｎ−１）として与えられる。
プ値Ｋを得る方法につき説明する。例えば、ＮＴＳＣ放
送方式において、８ビットでアナログ−デジタル変換を
行う場合に標準信号に対するシンクチップ値Ｋを得る
と、２５５：１４０ＩＲＥ＝Ｋ：４０ＩＲＥからＫ＝７
２．８５になり、計算を簡易化するためにＫ＝７２と設
定する。ｎビットでアナログ−デジタル変換を行う場合
標準信号に対するシンクチップ値ＫはＫ＝（４０ＩＲＥ
／１４０ＩＲＥ）＊（２ｎ−１）として与えられる。Ｐ
ＡＬ／ＳＥＣＡＭ方式の場合、Ｋ＝（４２ＩＲＥ／１３
７ＩＲＥ）＊（２ｎ−１）として与えられる。
【００１５】乗算器１２６はサンプル平均値部１２２よ
り出力される平均値Ｍと１／Ｋ値設定部１２４で設定さ
れた１／Ｋとを乗じた値Ｍ／ＫをＰＷＭパルス発生器１
４に出力する。ＰＷＭパルス発生部１４はＡＧＣ比較部
１２の出力に相応するＰＷＭパルスを発生する。ローパ
スフィルター１６はＰＷＭパルス発生器１４より出力さ
れるＰＷＭ制御信号を積分して、ＡＤ変換部２０のトッ
プ電圧として用いられる直流電圧に変換する。
り出力される平均値Ｍと１／Ｋ値設定部１２４で設定さ
れた１／Ｋとを乗じた値Ｍ／ＫをＰＷＭパルス発生器１
４に出力する。ＰＷＭパルス発生部１４はＡＧＣ比較部
１２の出力に相応するＰＷＭパルスを発生する。ローパ
スフィルター１６はＰＷＭパルス発生器１４より出力さ
れるＰＷＭ制御信号を積分して、ＡＤ変換部２０のトッ
プ電圧として用いられる直流電圧に変換する。
【００１６】図４（Ａ）及び（Ｂ）と図６に基づき自動
利得制御の動作を説明する。まず、乗算器１２６の出力
値Ｍ／Ｋが１より大きい場合（図４（Ａ））につき説明
する。これはＮ個のサンプルに対する平均値Ｍが標準信
号に対するシンクチップ値Ｋより大きい場合であるた
め、自動利得制御を行うにはＭ値を減らさなければなら
ない。これは、トップ電圧を基準トップ電圧より増やし
てＡＤ変換部２０の利得を減らすことで可能になる。
利得制御の動作を説明する。まず、乗算器１２６の出力
値Ｍ／Ｋが１より大きい場合（図４（Ａ））につき説明
する。これはＮ個のサンプルに対する平均値Ｍが標準信
号に対するシンクチップ値Ｋより大きい場合であるた
め、自動利得制御を行うにはＭ値を減らさなければなら
ない。これは、トップ電圧を基準トップ電圧より増やし
てＡＤ変換部２０の利得を減らすことで可能になる。
【００１７】乗算器１２６から１より小さい値Ｍ／Ｋが
入力されたＰＷＭパルス発生器１４は初期に設定された
ＰＷＭパルスにおいてハイのパルス幅を増やしローパス
フィルター１６に供給する。ローパスフィルター１６は
ハイのパルス幅の増えたＰＷＭ制御信号を積分して基準
トップ電圧より高くなった第１トップ電圧（図６に図
示）をＡＤ変換部２０に入力する。ビデオ信号（アナロ
グ信号）のピーク−ピーク値は固定されているため、Ａ
Ｄ変換部２０において初期に設定されたトップ電圧が第
１トップ電圧に増加すれば、ＡＤ変換部２０においてＡ
Ｄ変換の行われたデータ値は基準トップ電圧の際に比べ
て更に減少する。そこで、ＡＤ変換部２０の利得は減少
し、最終的に自動利得制御の行われたデジタルデータが
ＡＤ変換部２０より出力される。
入力されたＰＷＭパルス発生器１４は初期に設定された
ＰＷＭパルスにおいてハイのパルス幅を増やしローパス
フィルター１６に供給する。ローパスフィルター１６は
ハイのパルス幅の増えたＰＷＭ制御信号を積分して基準
トップ電圧より高くなった第１トップ電圧（図６に図
示）をＡＤ変換部２０に入力する。ビデオ信号（アナロ
グ信号）のピーク−ピーク値は固定されているため、Ａ
Ｄ変換部２０において初期に設定されたトップ電圧が第
１トップ電圧に増加すれば、ＡＤ変換部２０においてＡ
Ｄ変換の行われたデータ値は基準トップ電圧の際に比べ
て更に減少する。そこで、ＡＤ変換部２０の利得は減少
し、最終的に自動利得制御の行われたデジタルデータが
ＡＤ変換部２０より出力される。
【００１８】続いて、乗算器の出力値Ｍ／Ｋが１より小
さい場合（図４（Ｂ））につき説明すれば下記の通りで
ある。これはＮ個のサンプルに対する平均値Ｍが標準信
号に対するシンクチップ値Ｋより小さい場合であるた
め、自動利得制御を行うにはＭ値を増やさなければなら
ない。これは、トップ電圧を基準トップ電圧より減らし
てＡＤ変換部２０の利得を増やすことで可能になる。
さい場合（図４（Ｂ））につき説明すれば下記の通りで
ある。これはＮ個のサンプルに対する平均値Ｍが標準信
号に対するシンクチップ値Ｋより小さい場合であるた
め、自動利得制御を行うにはＭ値を増やさなければなら
ない。これは、トップ電圧を基準トップ電圧より減らし
てＡＤ変換部２０の利得を増やすことで可能になる。
【００１９】乗算器１２６から１より小さい値Ｍ／Ｋが
入力されたＰＷＭパルス発生部１４は初期に設定された
ＰＷＭパルスにおいてハイのパルス幅を増やしローパス
フィルター１６に供給する。ローパスフィルター１６は
ローのパルス幅が増えたＰＷＭ制御信号を積分して基準
トップ電圧より低くなった第２トップ電圧（図６に図
示）をＡＤ変換部２０に入力する。
入力されたＰＷＭパルス発生部１４は初期に設定された
ＰＷＭパルスにおいてハイのパルス幅を増やしローパス
フィルター１６に供給する。ローパスフィルター１６は
ローのパルス幅が増えたＰＷＭ制御信号を積分して基準
トップ電圧より低くなった第２トップ電圧（図６に図
示）をＡＤ変換部２０に入力する。
【００２０】前記と同様に、ＡＤ変換部２０で初期に設
定されたトップ電圧が第２トップ電圧に減少するなら
ば、ＡＤ変換部２０でＡＤ変換の行われたデータ値は、
基準トップ電圧の際に比べて更に増加する。すなわち、
ＡＤ変換部２０の利得は増え、最終的に自動利得制御の
行われたデジタルデータがＡＤ変換部２０より出力され
る。
定されたトップ電圧が第２トップ電圧に減少するなら
ば、ＡＤ変換部２０でＡＤ変換の行われたデータ値は、
基準トップ電圧の際に比べて更に増加する。すなわち、
ＡＤ変換部２０の利得は増え、最終的に自動利得制御の
行われたデジタルデータがＡＤ変換部２０より出力され
る。
【００２１】乗算器１２６の出力値Ｍ／Ｋが１の場合
（図示せず）はＰＷＭパルス発生部１４で初期に設定さ
れたＰＷＭ制御信号の幅はそのまま保たれるのでＡＤ変
換部２０に入力されるトップ電圧は初期に設定された基
準トップ電圧と等しくなる。前記過程を繰り返して自動
利得制御が行われる。本発明は前述した実施例に限ら
ず、多くの変形が本発明の思想内で且つ当分野における
通常の知識を有した者に取って可能であることは明らか
である。すなわち、本発明の実施例においては８ビット
でアナログ−デジタル切換を行っているが、１０ビッ
ト、１２ビット、１８ビット、２０ビットなど通常ｎビ
ットでＡＤ変換を行う場合に対しても適用できる。更
に、ＮＴＳＣ放送方式のみならず、ＰＡＬ、ＳＥＣＡＭ
など他の放送方式に対しても適用できる。
（図示せず）はＰＷＭパルス発生部１４で初期に設定さ
れたＰＷＭ制御信号の幅はそのまま保たれるのでＡＤ変
換部２０に入力されるトップ電圧は初期に設定された基
準トップ電圧と等しくなる。前記過程を繰り返して自動
利得制御が行われる。本発明は前述した実施例に限ら
ず、多くの変形が本発明の思想内で且つ当分野における
通常の知識を有した者に取って可能であることは明らか
である。すなわち、本発明の実施例においては８ビット
でアナログ−デジタル切換を行っているが、１０ビッ
ト、１２ビット、１８ビット、２０ビットなど通常ｎビ
ットでＡＤ変換を行う場合に対しても適用できる。更
に、ＮＴＳＣ放送方式のみならず、ＰＡＬ、ＳＥＣＡＭ
など他の放送方式に対しても適用できる。
【００２２】
【発明の効果】本発明によると、ローパスフィルターを
除いた全ての回路はデジタルから構成されるが故に別の
アナログＡＧＣ ＩＣが必要なく、更に、ＡＤ変換部の
トップ電圧を制御して自動利得制御を行うが故に精密な
自動利得制御を行える。
除いた全ての回路はデジタルから構成されるが故に別の
アナログＡＧＣ ＩＣが必要なく、更に、ＡＤ変換部の
トップ電圧を制御して自動利得制御を行うが故に精密な
自動利得制御を行える。
【図１】本発明に係るデジタルＡＧＣ回路の一実施例の
ブロック図である。
ブロック図である。
【図２】図１に示したＡＧＣ比較部の詳しいブロック図
である。
である。
【図３】標準信号に対するシンクチップ値（Ｋ）を得る
ことにつき説明するための波形図である。
ことにつき説明するための波形図である。
【図４】（Ａ），（Ｂ）は乗算器の出力値（Ｍ／Ｋ）と
ＰＷＭパルスとの関係を説明するための波形図である。
ＰＷＭパルスとの関係を説明するための波形図である。
【図５】ビデオ信号及びＡＧＣゲートパルスの波形図で
ある。
ある。
【図６】乗算器の出力値（Ｍ／Ｋ）とＡＤ変換部のトッ
プ電圧との関係を説明するための波形図である。
プ電圧との関係を説明するための波形図である。
１０ ＡＧＣゲートパルス発生部 １２ ＡＧＣ比較部 １４ ＰＷＭパルス発生部 １６ ローパスフィルター ２０ ＡＤ変換部 ３０ トップ電圧制御部 １２２ サンプル平均値部 １２４ １／Ｋ値設定部
Claims (8)
- 【請求項１】 基準レベルにクランプされたビデオ信号
を所定の基準電圧とトップ電圧との間でデジタルデータ
に変換するＡＤ変換部と、 垂直及び水平同期信号から前記ビデオ信号のペデスタル
レベル領域を検出するためのＡＧＣゲートパルスを発生
するＡＧＣゲートパルス発生部と、 前記ＡＧＣゲートパルス発生部で発生されたＡＧＣゲー
トパルスがイネーブルの間に前記ＡＤ変換部の出力より
抽出したサンプル値と標準信号に対するシンクチップ値
とに基づき前記ＡＤ変換部のトップ電圧を制御するトッ
プ電圧制御部とを含むことを特徴とするデジタルＡＧＣ
回路。 - 【請求項２】 前記トップ電圧制御部は、 ＡＧＣゲートパルスがイネーブルの間に前記ＡＤ変換部
で変換されたデジタルデータより抽出したＮ個のサンプ
ルに対する平均値Ｍと標準信号に対するシンクチップ値
Ｋとを比較するためのＡＧＣ比較部と、 前記ＡＧＣ比較部の出力に相応するＰＷＭパルスを発生
するＰＷＭパルス発生器と、 前記ＰＷＭパルス発生器より出力されるＰＷＭパルスを
積分して、前記ＡＤ変換部のトップ電圧として用いられ
る直流電圧に変換するローパスフィルターとを含むこと
を特徴とする請求項１に記載のデジタルＡＧＣ回路。 - 【請求項３】 前記ＡＧＣ比較部は、 ＡＧＣゲートパルスがイネーブルの間に前記ＡＤ変換部
の出力より抽出したＮ個のサンプルに対する平均値Ｍを
計算するサンプル平均値部と、 標準信号に対するシンクチップ値Ｋを得てその逆数１／
Ｋを出力する１／Ｋ値設定部と、 前記サンプル平均値部より出力される平均値Ｍと前記１
／Ｋ値設定部で設定された１／Ｋとを乗じた値Ｍ／Ｋを
前記ＰＷＭパルス発生器に出力する乗算器とを含むこと
を特徴とする請求項２に記載のデジタルＡＧＣ回路。 - 【請求項４】 前記サンプル平均値部は、 一個のＡＧＣゲートパルスがイネーブルの間に、前記Ａ
Ｄ変換部の出力より抽出したＮ個のサンプルに対する平
均値Ｍを計算することを特徴とする請求項３に記載のデ
ジタルＡＧＣ回路。 - 【請求項５】 前記サンプル平均値部は、 Ｎ個のＡＧＣゲートパルスがイネーブルの間に、前記Ａ
Ｄ変換部の出力より各ＡＧＣゲートパルスがイネーブル
である区間毎に一個ずつ抽出したＮ個のサンプルに対す
る平均値Ｍを計算することを特徴とする請求項３に記載
のデジタルＡＧＣ回路。 - 【請求項６】 前記ＡＧＣ比較部は、 ＡＧＣゲートパルスがイネーブルの間に前記ＡＤ変換部
の出力より抽出したＮ個のサンプルに対する平均値Ｍを
計算するサンプル平均値部と、 前記サンプル平均値部より出力される平均値Ｍと前記標
準信号に対するシンクチップ値との差を出力する比較器
とを含むことを特徴とする請求項２に記載のデジタルＡ
ＧＣ回路。 - 【請求項７】 前記サンプル平均値部は、 一個のＡＧＣゲートパルスがイネーブルの間に前記ＡＤ
変換部の出力より抽出したＮ個のサンプルに対する平均
値Ｍを計算することを特徴とする請求項３に記載のデジ
タルＡＧＣ回路。 - 【請求項８】 前記サンプル平均値部は、 Ｎ個のＡＧＣゲートパルスがイネーブルの間に、前記Ａ
Ｄ変換部の出力より各ＡＧＣゲートパルスがイネーブル
である区間毎に一個ずつ抽出したＮ個のサンプルに対す
る平均値Ｍを計算することを特徴とする請求項３に記載
のデジタルＡＧＣ回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1310/1997 | 1997-01-17 | ||
| KR1019970001310A KR100207713B1 (ko) | 1997-01-17 | 1997-01-17 | 아날로그-디지탈 변환기의 top 전압을 이용한 agc 회로 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10215422A true JPH10215422A (ja) | 1998-08-11 |
Family
ID=19494947
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10007076A Pending JPH10215422A (ja) | 1997-01-17 | 1998-01-16 | デジタルａｇｃ回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6195133B1 (ja) |
| EP (1) | EP0854646B1 (ja) |
| JP (1) | JPH10215422A (ja) |
| KR (1) | KR100207713B1 (ja) |
| DE (1) | DE69831621T2 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1071281B1 (en) * | 1998-03-06 | 2003-06-04 | Matsushita Electric Industrial Co., Ltd. | Automatic luminance adjustment device and method |
| US6369857B1 (en) * | 1999-05-13 | 2002-04-09 | Sarnoff Corporation | Receiver for analog and digital television signals |
| DE19933199C1 (de) * | 1999-07-15 | 2001-01-25 | Daimler Chrysler Ag | Verfahren zur Erfassung von Helligkeitssignalen einer Mehrzahl lichtempfindlicher Sensorelemente |
| JP4121369B2 (ja) * | 2000-11-27 | 2008-07-23 | トムソン ライセンシング | ビデオ信号のバックポーチ期間をクランプする装置 |
| US7277510B1 (en) | 2001-05-16 | 2007-10-02 | Maxim Integrated Products, Inc. | Adaptation algorithm based on signal statistics for automatic gain control |
| US7019930B1 (en) | 2002-09-16 | 2006-03-28 | Storage Technology Corporation | Digital filtering and digital automatic gain control for a variable speed read channel |
| JP4351857B2 (ja) * | 2003-04-07 | 2009-10-28 | 新日本無線株式会社 | 外部出力映像信号処理装置 |
| TWI271102B (en) * | 2005-03-04 | 2007-01-11 | Chip Advanced Technology Inc | Method for video signal process and method for signal processing apparatus calibration |
| US7265626B2 (en) * | 2005-12-20 | 2007-09-04 | Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. | Fast-setting digital automatic gain control |
| JP4977573B2 (ja) * | 2007-10-11 | 2012-07-18 | オンセミコンダクター・トレーディング・リミテッド | 映像信号処理装置におけるオートゲインコントロール回路 |
| JP5177148B2 (ja) * | 2007-12-25 | 2013-04-03 | 株式会社村田製作所 | プロセッサおよびスイッチング電源装置 |
| US8238571B2 (en) * | 2008-07-21 | 2012-08-07 | Nissan North America, Inc. | Automatic input sensitivity selector for auxiliary devices |
| US8760538B2 (en) | 2011-01-21 | 2014-06-24 | Exelis, Inc. | Adaptive gain control image processing system and method |
Family Cites Families (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5210625B2 (ja) | 1971-11-10 | 1977-03-25 | ||
| JPH0620280B2 (ja) | 1981-07-22 | 1994-03-16 | 日本電気株式会社 | テレビジョン信号用振幅検出回路 |
| JPS6075112A (ja) | 1983-09-30 | 1985-04-27 | Sony Corp | 映像信号のａｇｃ回路 |
| US4680633A (en) * | 1985-04-24 | 1987-07-14 | Third Domain, Inc. | Circuit and method for producing accurate dc restored video waveform, horizontal sync pulses, and vertical sync pulses |
| US4628362A (en) * | 1985-05-02 | 1986-12-09 | American Dynamics Corporation | Combined video AGC and digitizing circuit |
| JP2553534B2 (ja) * | 1986-12-26 | 1996-11-13 | 松下電器産業株式会社 | テレビジヨン映像信号制御装置 |
| FR2611337B1 (fr) * | 1987-02-20 | 1989-05-26 | Thomson Semiconducteurs | Dispositif de commande automatique de gain de signaux video |
| US4827191A (en) * | 1987-09-08 | 1989-05-02 | Motorola, Inc. | Adaptive range/DC restoration circuit or use with analog to digital convertors |
| JP2678006B2 (ja) * | 1988-03-04 | 1997-11-17 | 松下電器産業株式会社 | 自動利得制御装置 |
| US4989074A (en) * | 1988-09-27 | 1991-01-29 | Matsushita Electric Industrial Co., Ltd. | Digital automatic gain control apparatus |
| JP2519566B2 (ja) | 1990-03-16 | 1996-07-31 | シャープ株式会社 | ディジタルａｇｃ回路 |
| JPH0420178A (ja) | 1990-05-15 | 1992-01-23 | Matsushita Electric Ind Co Ltd | 映像信号処理装置 |
| JPH0564102A (ja) | 1991-08-31 | 1993-03-12 | Nec Eng Ltd | 利得調整装置 |
| JPH05219406A (ja) | 1992-02-04 | 1993-08-27 | Sony Corp | ビデオ信号のレベル調整回路 |
| US5379075A (en) * | 1992-02-04 | 1995-01-03 | Sony Corporation | Video signal AGC circuit for adjusting the sync level of a video signal |
| KR950011658B1 (ko) * | 1992-04-22 | 1995-10-07 | 삼성전자주식회사 | 자동이득조정회로 |
| JPH06204767A (ja) * | 1992-12-28 | 1994-07-22 | Matsushita Electric Ind Co Ltd | 自動利得制御回路 |
| JPH0799618A (ja) | 1993-02-02 | 1995-04-11 | Philips Electron Nv | 自動利得制御ビデオ装置 |
| KR100286006B1 (ko) * | 1993-03-31 | 2001-04-16 | 윤종용 | 자동이득 조절장치 |
| KR960706223A (ko) * | 1994-09-01 | 1996-11-08 | 요트.게.아. 롤페즈 | 트랜스콘덕턴스 증폭기, 가변 이득 스테이지 및 자동 이득 제어 회로(Trans-conductance amplifier having a digitally variable transconductance as well as a variable gain stage and an automatic gain control circuit comprising such a variable gain stage) |
| CA2157986A1 (en) * | 1995-09-11 | 1997-03-12 | Gennum Corporation | Sync separator and video signal detector circuits |
| JP3316351B2 (ja) * | 1995-09-27 | 2002-08-19 | シャープ株式会社 | Ａｇｃ装置 |
-
1997
- 1997-01-17 KR KR1019970001310A patent/KR100207713B1/ko not_active IP Right Cessation
-
1998
- 1998-01-14 DE DE69831621T patent/DE69831621T2/de not_active Expired - Lifetime
- 1998-01-14 EP EP98300226A patent/EP0854646B1/en not_active Expired - Lifetime
- 1998-01-16 US US09/008,061 patent/US6195133B1/en not_active Expired - Fee Related
- 1998-01-16 JP JP10007076A patent/JPH10215422A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US6195133B1 (en) | 2001-02-27 |
| EP0854646A2 (en) | 1998-07-22 |
| DE69831621T2 (de) | 2006-05-11 |
| KR100207713B1 (ko) | 1999-07-15 |
| EP0854646B1 (en) | 2005-09-21 |
| EP0854646A3 (en) | 1999-10-20 |
| DE69831621D1 (de) | 2005-10-27 |
| KR19980066009A (ko) | 1998-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10215422A (ja) | デジタルａｇｃ回路 | |
| US6002445A (en) | A/D conversion with wide dynamic range | |
| JPH11266415A (ja) | ビデオ復号回路 | |
| US8059205B2 (en) | Image signal processing apparatus and image signal processing method for controlling optical black level of image signal | |
| EP1071281B1 (en) | Automatic luminance adjustment device and method | |
| JP2001275012A (ja) | 映像信号の利得制御回路 | |
| JPS6324591B2 (ja) | ||
| JP3482860B2 (ja) | 輝度調整装置 | |
| JPH11261845A (ja) | 映像信号処理回路 | |
| KR100213011B1 (ko) | 직류레벨 재생회로 | |
| JPH10164458A (ja) | ビデオ信号処理装置 | |
| KR100634013B1 (ko) | 복수 개의 영상신호 채널 이득조절 장치 및 방법. | |
| KR100291345B1 (ko) | 고화질텔레비전의호환클램프신호발생회로 | |
| KR100433071B1 (ko) | 비디오신호클램핑회로 | |
| JP3538082B2 (ja) | 映像信号処理回路 | |
| JPH0420178A (ja) | 映像信号処理装置 | |
| KR19980066010A (ko) | 자동 이득 제어회로 | |
| JP2957867B2 (ja) | アナログ回路の制御装置 | |
| JP2000050158A (ja) | 映像合成装置 | |
| JPH07295533A (ja) | 映像信号処理装置 | |
| KR20040103134A (ko) | 비디오 신호처리 제어장치 | |
| JPH10207424A (ja) | Ａｇｃ回路 | |
| JPH03102974A (ja) | 映像信号処理装置 | |
| JPH08191403A (ja) | ビデオ信号取り込み装置 | |
| JPS60185473A (ja) | 映像信号制御装置 |