JPS6324591B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、テレビジヨン信号をデイジタル信号
に変換する場合に用いられる直流分再生のための
クランプ回路に関する。

NTSC信号などのテレビジヨン信号をＡ／Ｄ変
換器によつてのデイジタル信号に変換する場合に
は、Ａ／Ｄ変換器に入力されるテレビジヨン信号
のダイナミツクレンジがＡ／Ｄ変換器のダイナミ
ツクレンジに一致するように、テレビジヨン信号
の直流分再生を行なわなければならない。すなわ
ち、テレビジヨン信号の伝送においては、技術的
に容易であることから、交流分のみが伝送される
ことが多い。このためテレビジヨン信号から直流
分が失なわれ黒レベルが一定しなくなる。この失
われた直流分を補償し、Ａ／Ｄ変換器のダイナミ
ツクレンジ内でテレビジヨン信号を有効に量子化
するために、黒レベルを揃える直流分再生を行な
う必要がある。

このような要求に対し、従来、水平同期信号に
同期したパルスをクランプパルスとして、水平同
期信号の先端あるいはペデスタル部分の直流分を
一定化することで直流分再生を行なうキードクラ
ンプ回路が一般的に用いられてきた。ペデスタル
部分の直流分を一定化するキードクランプ回路の
従来の構成例を第１図に示す。

第１図において、入力端子から入力されたテレ
ビジヨン信号は、一方でアナログ加算回路１によ
つてＤ／Ａ変換器２の出力と加算された後、Ａ／
Ｄ変換器３でデイジタル信号に変換された出力端
子に取出され、他方で同期分離回路４に加えられ
る。ペデスタルレベル抽出回路５は、同期分離回
路４によつて分離された同期信号に基いて、Ａ／
Ｄ変換器３で得られたデイジタル信号のうちのテ
レビジヨン信号のペデスタルに対応するデイジタ
ル信号のみを抽出する回路である。このようにし
て抽出されたペデスタルに対応するデイジタル信
号は、ペデスタルレベル演算回路６に入力されて
ペデスタルレベルVpが計算される。この演算回
路６の出力はデイジタル減算回路７に入力され
て、基準レベル発生回路８の出力であるペデスタ
ルレベルVpの基準値Vpo（これを基準レベルとい
う）との差が演算される。減算回路７の出力はデ
イジタル積分回路９を介してＤ／Ａ変換器２に入
力される。発振器１０はＡ／Ｄ変換器３にサンプ
リングクロツク信号を供給する。

このように構成されたクランプ回路は、加算回
路１、Ａ／Ｄ変換器３、ペデスタル抽出回路５、
ペデスタルレベル演算回路６、減算回路７、基準
レベル発生回路８、積分回路９、Ｄ／Ａ変換器２
によつて、基準レベルVpoを目標値とする自動制
御ループを形成する。従つて、Ａ／Ｄ変換器３の
出力におけるペデスタルレベルVpが基準レベル
Vpoに一致するように制御ループが動作する。す
なわち、入力端子に入る直流分の失われたテレビ
ジヨン信号に対して、Ｄ／Ａ変換器２の出力が加
算回路１で直流分として加算して、Ａ／Ｄ変換器
３に入力されるテレビジヨン信号のペデスタルレ
ベルを基準レベルに一致させることにより、直流
分を再生する。

然し乍ら、この従来のクランプ回路ではペデス
タル部分のデイジタル信号を抽出するのに、Ａ／
Ｄ変換器を行う以前のアナログ信号より分離した
同期信号を必要とする。即ち、クランプがなされ
ていない状態では入力するテレビジヨン信号のレ
ベルがＡ／Ｄ変換器の量子化範囲を越えているこ
とがある。この為、同期信号の分離をＡ／Ｄ変換
器のデイジタル信号で行うことが不可能となり、
この結果Ａ／Ｄ変換器のアナログ信号から同期信
号を分離する必要が生じている。このようにアナ
ログのテレビジヨン信号から同期分離を行うため
には、同期信号の部分をクランプする必要がある
が、これには相当大容量のコンデンサを要する。
従つて集積回路化には適さないと云う不具合があ
つた。

本発明はこのような事情を考慮してなされたも
ので、その目的とするところは、テレビジヨン信
号をデイジタル変換する場合に必要な直流分再生
を簡易に且つ効果的に行え、デイジタル変換され
たテレビジヨン信号から同期分離を行うことを可
能とした実用性の高い、且つ集積回路化に適した
クランプ回路を提供することにある。

即ち本発明の概要は、デイジタル形の同期分離
回路を設け、この同期分離回路から正常な同期信
号が得られない状態においては、デイジタル化さ
れたクランプ回路をピーククランプモードに切換
え、これによつて同期信号の先端をクランプし、
しかるのち正常な同期信号が分離された状態でク
ランプ回路をペデスタルクランプモードとするこ
とにより、Ａ／Ｄ変換器の量子化範囲を越えたテ
レビジヨン信号に対しても効果的に直流分再生を
行わしめるようにしたものである。

従つて本発明によれば、同期信号分離を含めた
ピーククランプおよびペデスタルクランプに必要
な信号処理を全デイジタル的に行うことが可能と
なり、またこれによつて集積回路化も容易とする
等の優れた効果を奏する。

以下、図面を参照して本発明の一実施例につき
説明する。

第２図は実施例回路の概略構成図である。

入力端子より導かれたNTSC方式のアナログ・
テレビジヨン信号は、アナログ加算回路１１に入
力されＤ／Ａ変換器１２の出力と加算されたの
ち、Ａ／Ｄ変換器１３に入力されている。この
Ａ／Ｄ変換器１３はクラツク発生器１４から供給
されるサンプリングクロツク信号を受けて上記ア
ナログのテレビジヨン信号をデイジタル変換して
いる。しかしてこのＡ／Ｄ変換器１３の出力（デ
イジタル変換されたテレビジヨン信号）は出力端
子を介して所定の次段回路に出力されると共に同
期分離回路１５、比較回路１６およびペデスタル
抽出回路１７にそれぞれ供給されている。比較回
路１６は、ピーククランプレベル発生回路１８が
発生する所定レベルのデイジタル信号を入力し、
このデイジタル信号と前記デイジタル変換された
テレビジヨン信号とを比較判定し、その判定出力
を切換回路１９の一方の端子に与えている。この
切換回路１９の他方の端子には、前記同期分離回
路１５にて正しく分離された同期信号を受けて動
作するタイミング発生回路２０が発生する所定の
タイミング信号が入力されている。

また、同期分離回路１５にて正しく分離された
同期信号は前記ペデスタル抽出回路１７に与えら
れている。ペデスタル抽出回路１７はこの同期信
号を受けて前記Ａ／Ｄ変換器１３が出力するデイ
ジタル信号中のペデスタル部分を抽出し、そのペ
デスタルレベルを検出している。このようにして
ペデスタル抽出回路１７で検出されたペデスタル
レベルは、ペデスタルレベル誤差演算回路２１に
導かれ、基準レベル発生回路２２が発生するペデ
スタル基準レベルと比較されてその誤差演算がな
されている。これによつてペデスタルレベルの誤
差分、つまりレベル誤差が求められている。しか
して第２の切換回路２３はその一方の入力端に一
定値発生回路２４が発生する所定のデイジタル信
号を入力しており、他方の入力端に上記誤差演算
回路２１にて求められたレベル誤差を入力してい
る。そしてこの切換回路２３は先に説明した切換
回路１９と共に、以下に説明するフリツプフロツ
プ２５の出力を受けて切換動作し、２つの入力端
に導かれた信号をそれぞれ選択的に抽出し、これ
をデイジタル積分回路２６に供給している。この
積分回路２６にて切換回路１９の出力をクロツク
として切換回路２３の出力が積分され、その積分
出力が前記Ｄ／Ａ変換器１２を介してアナログ変
換されてクランプ用直流電圧として前記加算回路
１１に与えられる。

ところで前記同期分離回路１５は分離した同期
信号が正常であるか否かを判定している。この判
定は同期信号の繰返し周期の判定や同期信号波形
パターンの照合を行う等して行われる。しかして
上記分離した同期信号が正常でないとき発せられ
る信号は、インバータ回路２７を介して第１のゲ
ート回路２８に加えられると共に、第２のゲート
回路２９に加えられている。従つて同期信号が正
常である場合には第１のゲート回路２８が開成
（ON）され、逆に正常でない場合には第２のゲ
ート回路２９が開成（ON）される。これら第１
および第２のゲート回路２８，２９は、発振器３
０が発生出力するクロツク信号をゲーテイングす
るものである。そして第１のゲート回路２８の出
力は前記フリツプフロツプ２５のセツト端子に入
力され、第２のゲート回路２９の出力はフリツプ
フロツプ２５のリセツト端子および前記積分回路
２６のリセツト端子にそれぞれ入力されるように
なつている。

このように構成されたクランプ回路によれば、
同期分離回路１５にて分離された同期信号が正常
であるか否かによつて切換回路１９，２３を切換
制御することによつて、回路の制御モードを次の
ように２つに切換えることができる。即ち、アナ
ログとして与えられるテレビジヨン信号がＡ／Ｄ
変換器１３の動作範囲を外れている場合、Ａ／Ｄ
変換器１３の出力から正常な同期信号が抽出され
ないので、このとき水平同期信号の先端レベルを
クランプするべく制御ループが形成される。そし
て、正常な同期信号が分離できるようになつた状
態では、ペデスタルレベルを基準レベルにクラン
プするべく制御ループが形成されることになる。
つまり初期状態ではＡ／Ｄ変換器１３の入力信号
レベル範囲がその動作範囲に一致せず、従つて正
常な同期信号が分離抽出されない。このときゲー
ト回路２９を介してフリツプフロツプ２５と積分
回路２６とがリセツトされ、切換回路１９は上記
積分回路２６に対して比較回路１６の出力を、ま
た切換回路２３は一定値発生回路２４が出力する
デイジタル信号を選択する。これにより積分回路
２６は比較回路１６の出力がクロツクとして上記
デイジタル信号を積分する。

ところで積分回路２６がリセツトされ、Ｄ／Ａ
変換器１２の出力が最小のときに入力されるテレ
ビジヨン信号（NTSC）の平均画像信号レベル
（APL：Average Picture Level）が如何なる場
合であつても、その同期信号先端レベルがＡ／Ｄ
変換器１３の動作範囲における最小値よりも小さ
いとき、つまり同期信号先端がＡ／Ｄ変換器１３
によつて常にクリツプされる状態にあるとき、ピ
ーククランプレベル発生回路１８が出力する信号
レベルがＡ／Ｄ変換器１３の動作範囲の最小値付
近に設定される。従つて、デイジタル変換された
テレビジヨン信号の同期信号先端レベルが初期状
態においては常にピーククランプレベル発生回路
１８の出力よりも小さい状態となつている。しか
してこのときには、積分回路２６は一定値発生回
路２４の出力を積分しており、従つてその積分時
は時間経過と共に増大する。この積分出力がＤ／
Ａ変換されて加算回路１１に加えられるので、
Ａ／Ｄ変換器１３に導かれるアナログ変換のテレ
ビジヨン信号の同期信号先端レベルが高められ
る。そして、デイジタル変換されたテレビジヨン
信号の同期信号先端レベルがピーククランプレベ
ル発生回路１８の出力よりも大きくなる迄、上記
積分回路２６による一定のデイジタル信号の積分
動作が続けられる。そして、上記レベルを越えた
とき比較回路１６の出力により、その制御モード
が停止される。即ち、同期信号が正常に分離され
ない状態では、Ａ／Ｄ変換器１３、ピーククラン
プレベル発生回路１８、比較回路１６、一定値発
生回路２４、積分回路２６、Ｄ／Ａ変換器１２、
そして加算回路１２による一種のピーククランプ
回路ループが形成され、これにより同期信号がピ
ーククランプされることになる。

しかるのち、同期信号がピーククランプ回路さ
れたのちには、同期分離回路１５によつて同期信
号が正常に分離されるようになる。これによつて
前記フリツプフロツプ２５がセツトされ、切換回
路１９，２３はタイミング発生回路２０の出力お
よび誤差演算回路２１のレベル誤差信号を選択し
て積分回路２６に導びくことになる。このときの
信号ループは同期分離回路１５を除いて先に第１
図に示した従来回路と同様な構成となり、ペデス
タルレベルが基準レベル発生器２２の出力である
基準レベルにクランプされるように制御ループが
形成されることになる。これによつて端子より入
力されたテレビジヨン信号から失われた直流分が
Ａ／Ｄ変換器１２の出力により補われ、ここにテ
レビジヨン信号のペデスタルレベルが基準レベル
に一致する。つまり直流再生されることになる。

このように本回路によれば、Ａ／Ｄ変換器１３
の出力を用いて一種のピーククランプをデイジタ
ル的に行ない、同期信号がＡ／Ｄ変換器１３の出
力から正常に分離される状態に到達してから、そ
の制御ループを切換えてペデスタルクランプが行
われるので、同期分離を含むクランプ処理を全デ
イジタル的に行うことができる。しかもピークク
ランプは、直流結合された状態で行い得るので、
回路結合の為のコンデンサが全く不要であり、し
かも、Ａ／Ｄ変換器１３、Ｄ／Ａ変換器１２、お
よび加算回路１１を除いてデイジタル構成できる
ので集積回路化が容易である。またテレビジヨン
信号の入力状態に応じて制御モードが切換えられ
るので誤動作のない安定した信頼性の高いクラン
プ動作が期待できる。

尚、本発明は上記実施例に限定されるものでは
ない。例えば上記実施例では発振器３０の出力に
よつて制御ループの切換タイミングを規定するよ
うにしたが、クロツク発生回路１４の出力を分周
してこれを利用するようにしてもよい。またゲー
ト回路２８，２９等を用いることなく同期分離回
路１５の出力を微分し、これによつてフリツプフ
ロツプ２５を動作させるようにしてもよい。また
比較回路１６の出力を積分回路２６のクロツクと
して用いる代りに、一定周期のクロツク信号を比
較回路１６の反転出力を得るまで、つまり水平同
期信号先端レベルがピーククランプ設定レベルを
越えるまで切換回路１９を介して積分回路２６に
与えるようにしても良い。その他、本発明はその
要旨を逸脱しない範囲で種々変形して実施するこ
とができる。

以上詳述したように本発明によれば、同期分離
回路を含むクランプ回路全体を直流結合し、主要
な信号処理を全デイジタル的に行い得ることがで
き、集積回路化に適した回路を実現できる。そし
てテレビジヨン信号をデイジタル変換する場合の
直流再生を簡易に且つ効果的に行い得ると云う優
れた効果を奏する。

【図面の簡単な説明】

第１図は従来回路の一例を示す概略構成図、第
２図は本発明の一実施例の回路を示す概略構成図
である。 １１……アナログ加算回路、１２……Ｄ／Ａ変
換器、１３……Ａ／Ｄ変換器、１４……クロツク
発生回路、１５……同期分離回路、１６……比較
回路、１７……ペデスタル抽出回路、１８……ピ
ーククランプレベル発生回路、１９，２３……切
換回路、２０……タイミング発生回路、２１……
ペデスタルレベル誤差演算回路、２２……基準レ
ベル発生回路、２４……一定値発生回路、２５…
…フリツプフロツプ、２６……積分回路、２７…
…インバータ回路、２８，２９……ゲート回路、
３０……発振器。

Claims (1)

【特許請求の範囲】
1. １ テレビジヨン信号をデイジタル変換するＡ／
   Ｄ変換器と、このデイジタル変換されたテレビジ
   ヨン信号の同期信号を分離してそのペデスタル部
   分のレベルを検出する回路と、検出されたペデス
   タルレベルの基準レベルに対する誤差を求める誤
   差演算回路と、この誤差演算回路で求められたレ
   ベル誤差あるいは予め定められたデイジタル信号
   を入力して積分する積分回路と、この積分回路の
   出力をアナログ変換して前記Ａ／Ｄ変換器に導か
   れるテレビジヨン信号に加算する手段と、前記分
   離した同期信号が正常であるか否かを判定し、正
   常であるときには前記レベル誤差を積分回路に導
   びくと共に、異常のときには積分回路に前記予め
   定められたデイジタル信号を導びき前記デイジタ
   ル変換されたテレビジヨン信号の同期信号先端レ
   ベルが予め定められた値に達したのち前記デイジ
   タル信号に代えてレベル誤差を積分回路に導びく
   制御モード切換手段とを具備したことを特徴とす
   るクランプ回路。