KR0164554B1 - 수평동기신호를 이용한 비데오 동기신호 검출회로 - Google Patents

수평동기신호를 이용한 비데오 동기신호 검출회로 Download PDF

Info

Publication number
KR0164554B1
KR0164554B1 KR1019920006779A KR920006779A KR0164554B1 KR 0164554 B1 KR0164554 B1 KR 0164554B1 KR 1019920006779 A KR1019920006779 A KR 1019920006779A KR 920006779 A KR920006779 A KR 920006779A KR 0164554 B1 KR0164554 B1 KR 0164554B1
Authority
KR
South Korea
Prior art keywords
signal
video
synchronization signal
comparator
circuit
Prior art date
Application number
KR1019920006779A
Other languages
English (en)
Other versions
KR930022837A (ko
Inventor
심재경
Original Assignee
강진구
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 강진구, 삼성전자주식회사 filed Critical 강진구
Priority to KR1019920006779A priority Critical patent/KR0164554B1/ko
Publication of KR930022837A publication Critical patent/KR930022837A/ko
Application granted granted Critical
Publication of KR0164554B1 publication Critical patent/KR0164554B1/ko

Links

Landscapes

  • Synchronizing For Television (AREA)

Abstract

수평 동기신호를 이용하여 비데오 동기 신호를 검출시켜 방송신호 수신 여부를 판정함으로써 방송 신호가 수신되는 채널만을 기억할 수 있도록 한 것으로 종래에는 잡음에 의해 방송신호가 수신되지 않는 채널을 기억하는 경우가 있었다.
따라서 수평 동기 신호 분리부(35)의 수평 동기 신호(fH)와 160fH발진부(45)의 기준 주파수(fH)가 인가되는 위상 비교부(40)에서 출력된 기준 주파수(fH)와 비데오 처리 및 동기신호 분리회로(15)의 출력을 합성부(20)에서 합성시켜 비교기(CP1)에 인가시키고 이를 비교기(CP1) 일측단자(+)의 기준 전압(Vref)과 비교시켜 비데오 동기 신호를 유무로 판단하여 방송신호 수신 여부를 판정함으로써 잡음에 대한 오판을 없앨 수 있다.

Description

수평 동기 신호를 이용한 비데오 동기신호 검출회로
제1도는 종래 발명에 대한 블록도.
제2도는 종래 발명의 각 노우드별 출력 상태 예시도.
제3도는 본 발명에 따른 블록도.
제4도는 합성부(20)의 입력 및 출력 상태 예시도.
* 도면의 주요부분에 대한 부호의 설명
10,75 : 비데오 검파부
15,80 : 비데오 처리 및 동기신호 분리회로
20 : 합성부 25 : DC 전압 변환부
30,90 : 로직(Logic)회로 35 : 수평 동기 신호 분리부
40 : 위상 비교부 45 : 160fH발진부
50 : 1/40 분주기 55 : 1/4 분주기
60 : 위상 시프터(Shifter) 65 : 서브 코버어터
70,85 : 평활회로 CP1 : 비교기
R1,R2 : 저항 11 : 인버터
Vref : 기준전압
본 발명은 방송 수신 기능을 구비한 영상기기에 있어서 수평 동기 신호를 이용하여 비데오 동기 신호를 검출시켜 방송 신호 수신 여부를 판정함으로써 방송신호가 수신되는 채널만을 기억할 수 있도록 한 수평 동기 신호를 이용한 비데오 동기 신호 검출 회로에 관한 것이다.
종래에는 제1도에서와 같이 VIF(Video Intermediate Frequency) 입력을 비데오 검파부(75)를 통하여 비데오 신호 검파시켜 비데오 처리 및 동기신호 분리회로(80)로 인가시키고 비데오 처리 및 동기신호 분리회로(80)에서는 인가된 비데오 신호중 비데오 동기신호만을 분리시켜 인버터(11)를 통하여 반전된 상태로 평활회로(85)에 인가시키게 된다.
반전된 상태의 비데오 동기신호가 인가된 평활회로(85)에서는 인가된 비데오 동기신호를 평활시켜 로직 회로(90)에 인가시키고 로직회로(90)에서는 이를 인식하여 도시되지 아니한 마이콤에 로우/하이레벨의 로직 신호를 인가됨으로써 방송 신호 여부를 판정하여 방송신호가 수신되는 채널만을 기억하게 된다.
이를 방송 신호 유무에 따라 살펴보면 먼저 방송신호가 수신되는 경우에는 수신된 방송신호가 비데오 검파부(75) 및 비데오 처리 및 동기신호 분리회로(80)를 통하여 인버터(11)에 제2도의 (a)와 같은 비데오 동기신호로 인가되게 된다.
인버터(11)에서는 인가된 비데오 동기신호를 제2도의 (b)와 같이 반전시켜 평활회로(85)에 인가시키고 이는 제2도의 (c)와 같이 변환된 후 로직회로(90)에 인가되어진다.
제2도의 (c)와 같은 평활회로(85)의 출력이 인가된 로직 회로(90)에서는 제2도의 (d)와 같은 하이레벨의 로직신호를 마이콤에 인가시킴으로써 마이콤에서 하이레벨의 로직신호를 방송신호가 수신중인 것으로 인식하여 현재 수신중인 채널을 기억하게 된다.
즉 정상적으로 방송신호가 수신되는 경우에는 마이콤에서 이를 인식하여 방송신호가 수신되는 채널을 기억하게 된다.
반면에 현재 위치한 채널이 방송신호가 수신되지 않는 경우에는 비데오 검파부(75) 및 비데오 처리 및 동기신호 분리회로(80)를 통한 잡음(Noise) 신호가 제2도의 (a)와 달리 제2도의 (a')와 같은 잡음 신호로 인버터(11)에 인가되게 된다.
이는 인버터(11)를 통하여 제2도의 (b')와 같은 반전된 상태로 평활회로(85)에 인가되게 한다.
평활회로(85)에서는 인가된 잡음신호를 제2도의 (c')와 같이 평활시켜 로직회로(90)에 인가시킴으로써 제2도의 (d')와 같은 로직신호를 마이콤에 인가시키게 된다.
이때 비데오 검파부(75)를 통하여 인가되는 잡음신호와 레벨이 커서 방송신호가 수신되지 않을 경우 로우레벨의 로직신호를 출력시켜야 하는 로직회로(90)의 출력레벨을 방송신호가 수신되지 않을 때에도 하이레벨의 로직신호로 변환시켜 마이콤에 인가시킴으로써 마이콤에서는 방송신호가 수신되지 않은 채널에서도 방송신호가 수신되는 것으로 인식하여 채널을 기억하는 오류가 종종 발생하였다.
즉 수신되는 방송신호중에 포함된 비데오 동기신호의 유무에 따라 선국된 채널의 방송신호 수신 여부를 판단하여 방송신호가 수신되는 채널만을 기억하던 종래의 발명에서 선국된 채널에 방송신호는 수신되지 않고 대신하여 비데오 동기신호와 유사한 레벨을 가진 잡음이 수선되는 경우에 마이콤에서 이를 방송신호가 수신되는 것으로 인식하여 선국된 채널을 기억하는 경우가 종종 발생하였다.
따라서 본 발명의 목적은 수신되는 방송신호의 비데오 동기신호에 수평 동기 신호를 이용한 기준 주파수를 합성시켜 방송 신호 수신 여부를 정확하게 판정하여 방송신호 수신 채널만큼 기억할 수 있도록 한 것으로 수신하는 방송신호중 비데오 동기신호만을 분리시키는 분리수단과 수평 동기 신호를 이용하여 기준 주파수를 발생시키는 기준 주파수 발생수단과 상기 분리수단의 비데오 동기신호와 기준 주파수 발생 수단의 기준 주파수를 합성시켜 방송 신호 수신 여부를 판정하는 판정수단으로 구성한 것이다.
본 발명을 첨부된 도면에 의하여 상세히 설명하면 다음과 같다.
제3도는 본 발명의 블록도로써 입력되는 VIF를 검파시켜 비데오 신호를 출력시키는 비데오 검파부(10)와, 상기 비데오 검파부(10)의 비데오 신호를 처리 및 비데오 동기 신호를 분리시켜 출력시키는 비데오 처리 및 동기신호 분리회로(15)와, 마이콤에 로우/하이레벨의 로직신호를 출력시키는 로직회로(30)가 구성된 회로에 있어서,
비데오 처리 및 동기신호 분리회로(15)의 휘도신호 출력으로부터 수평 동기 신호(FH)만을 분리시키는 수평 동기 신호 분리부(35)와,
상기 수평 동기 신호(FH)를 기준 주파수(fH)와 위상 비교시켜 160fH발진부(45)에 제어 전압을 인가시킴과 아울러 합성부(20)에 기준 주파수(fH)를 인가시키는 위상 비교부(40)와,
상기 위상 비교부(40)의 제어 전압으로 일정레벨의 160fH를 발진시키고 상기 발전된 160fH를 1/4 분주기(55)와 1/40 분주기(50)를 통하여 기준 주파수(fH)로 분주시켜 위상 비교부(45)에 인가시키는 160fH발진부(45)와,
비데오 처리 및 동기 신호 분리회로(15)의 비데오 동기 신호와 위상 비교부(40)의 기준 주파수(fH)를 합성시켜 비교기(CP1)에 인가시키는 합성부(20)와,
상기 합성부(20)의 출력과 기준전압(Vref)을 비교시켜 비데오 동기 신호 유무를 판단하는 비교기(CP1)와,
상기 비교기(CP1)의 출력을 DC전압으로 변환시켜 로직회로(30)에 인가시키는 DC전압 변환부(25)를 구성시킨 것이다.
여기서 160fH발진부(45)에서 발전한 160fH가 1/4 분주기(55)를 통하여 40fH로 분주된 후 위상 시프터(60)와 서브 콘버어터(65)를 통하여 출력되는 40fH는 비데오 테이프에 기록되는 반송 색신호가 되게 된다.
그리고 위상 비교부(40)는 수평 동기 신호 분리부(35)의 수평 동기 신호(FH)와 160fH발진부(45)에서 발전한 160fH가 1/4 분주기(55)를 통하여 40fH로 분주된 후 다시 1/40 분주기(50)를 통하여 분주된 기준 주파수(fH)의 위상을 비교시켜 제어전압을 160fH(45)에 인가시키는 한편 언제나 일정한 레벨의 기준 주파수(fH)를 합성부(20)에 인가시키게 된다.
또한 합성부(20)와 비교기(CP1)의 타측단자(-) 사이에 연결된 평활회로(70)는 합성부(20)의 출력을 평활시켜 비교기(CP1)의 타측단자(-)에 인가시키게 된다.
이하 본 발명의 작용효과를 설명하면 다음과 같다.
비데오 검파부(10)로 입력된 VIF는 비데오 신호로 검파되어 비데오 처리 및 동기 신호 분리회로(15)에 인가되고 비데오 처리 및 동기신호 분리회로(15)에서는 인가된 비데오 신호중 휘도 신호만을 분리시켜 수평 동기 신호 분리부(35)로 출력시키는 한편 비데오 신호중에 포함된 비데오 동기 신호만을 분리시켜 합성부(20)로 출력시킨다.
비데오 처리 및 동기 신호 분리회로(15)에서 휘도 신호가 인가된 수평동기 신호 분리부(35)에서는 휘도신호 중에 포함된 수평 동기 신호(FH)만을 분리시켜 위상 비교부(40)에 인가시킨다.
한편 위상 비교기(40)에는 160fH발진부(45)에서 발진된 160fH가 1/4 분주기(55)를 통하여 40fH로 분주된 후 1/40 분주기(50)를 통하여 다시 fH를 기준 주파수(fH)로 분주되어 인가되어 진다.
이에 따라 위상 비교부(40)에서는 수평 동기 신호 분리부(35)에서 분리된 수평 동기 신호(fH)와 160fH발진부(45)에서 발진한 기준 주파수(fH)와의 위상은 비교시켜 제어 전압을 160fH발진부(45)에 인가시키는 한편 합성부(20)에 기준 주파수(fH)을 인가시키게 된다.
따라서 160fH발진부(45)에서는 위상 비교부(40)의 제어 전압에 의해 일정한 레벨의 160fH를 발진시킨다.
또한 합성부(15)에서는 비데오 처리 및 동기 신호 분리 회로(15)의 비데오 동기 신호와 위상 비교부(40)의 기준 주파수(fH)를 합성시켜 비교기(CP1)의 타측단자(-)에 인가시킨다.
여기서 비교기(CP1)의 타측단자(-)에 입력되는 합성부(20)의 출력은 불안전한 상태로 출력되므로 비교기(CP1)의 타측단자(-)와 합성부(20) 사이에 구성된 평활회로(70)를 통하여 안정된 상태로 평활되어진 후 입력되게 된다.
타측단자(-)에 합성부(20)의 출력이 인가되는 비교기(CP1)의 일측단자(+)에는 저항(R1)(R2)으로 분압된 기준 전압(Vref)을 인가시켜 상호 비교하게 된다.
이같이 합성부(20)의 출력과 기준 전압(Vref)을 비교한 비교기(CP1)의 출력은 DC전압 변환부(25)를 통하여 DC전압으로 변환된 후 로직회로(30)에 인가되어 로우/하이레벨이 로직신호를 마이콤에 인가하게 된다.
이와같은 동작을 방송신호 수신 여부에 따라 살펴보면
먼저 방송신호가 수신되는 채널이 선국된 경우에는 선국된 채널의 방송신호가 비데오 검파부(10)를 통하여 비데오 처리 및 동기 신호 분리 회로(15)에 인가되므로 비데오 처리 및 동기신호 분리회로(15)에서는 제4도의 (a)와 같은 비데오 동기신호만을 분리시켜 합성부(20)에 인가시키게 된다.
또한 합성부(20)에는 방송신호 유무에 관계없이 제4도의 (b) 또는 (d)와 같은 기준 주파수(fH)가 인가되게 된다.
여기서 합성부(20)에 인가되는 기준 주파수(fH)는 160fH발진부(45)의 기준 주파수(fH)와 수평 동기 신호 분리부(35)의 수평 동기 신호(FH)의 위상을 비교시켜 항상 일정한 레벨로 출력하는 위상 비교부(40)의 출력이다.
제4도의 (a)와 (b) 같은 비데오 처리 및 동기신호 분리회로(15)의 출력과 위상 비교부(40)의 기준 주파수(fH)가 입력된 합성부(20)에서는 (a)와 (b)를 합성시킨후 평활회로(70)로 평활시켜 비교기(CP1)의 타측단자(-)에 인가시킨다.
이때 비교기(CP1)에 인가된 합성부(20)의 출력은 합성부(20)의 입력이 제2도의 (a)(b)에서와 같이 주기는 같으나 위상이 서로 반전된 상태임으로 0 레벨에 가까운 값으로 비교기(CP1)의 타측단자(-)에 인가된다.
그러므로 비교기(CP1)의 일측단자(+)에 설정된 기준 전압(Vref)에 타측단자(-)의 입력보다 크므로 비교기(CP1)의 출력이 하이레벨로 출력된다.
이같은 비교기(CP1)의 출력은 DC전압 변환부(25)를 통하여 로직회로(30)에 인가되므로 로직회로(30)에서는 하이레벨의 로직신호를 마이콤에 인가시킨다.
따라서 마이콤에서는 현재 선국된 채널이 방송신호가 수신되는 채널임을 인식하여 선국된 채널을 기억한다.
반면에 현재 선국단 채널이 방송신호가 수신되지 않는 경우에는 합성부(20)에 제4도의 (c)(d)와 같은 비데오 처리 및 동기 신호 분리부(15)의 출력과 위상 비교부(40)의 기준 주파수(fH)가 인가되게 된다.
여기서 제4도의 (c)는 비데오 검파부(10)를 통하여 입력된 잡음 신호로부터 분리된 잡음신호의 일부분이다.
제4도의 (c)(d)와 같은 비데오 처리 및 동기신호 분리회로(15)의 출력과 위상 비교부(40)의 기준 주파수(fH)가 입력된 합성부(20)에서는 (c)와 (d)로 합성시킨후 평활회로(70)로 평활시켜 비교기(CP1)의 타측단자(-)에 인가시킨다.
이때 합성부(20)의 입력이 제4도의 (c)(d)와 같이 기준 주파수(fH)는 방송신호 수신시와 동일하나 잡음신호의 일부분만 비데오 처리 및 동기신호 분리회로(15)의 출력은 기준 주파수(fH)의 위상 반전 형태가 아닌 위상과 주기가 서로 다른 상태임으로 (c)와 (d)로 합성시키면 제4도의 (e)와 같은 레벨이 한층 상승되어 평활회로(70)를 통하여 비교기(CP1)의 타측단자(-)에 인가된다.
그러므로 비교기(CP1)의 일측단자(+)에 설정된 기준 전압(Vref)이 타측단자(-)의 입력보다 작으므로 비교기(CP1)의 출력이 로우레벨로 출력된다.
이같은 비교기(CP1)의 출력은 DC변환부(25)를 통하여 로직회로(30)에 인가되므로 로직회로(30)에서 로우레벨의 로직신호를 마이콤에 인가시킨다.
따라서 마이콤에서는 현재 선국된 채널이 방송신호가 수신되지 않는 채널임을 인식하여 선국된 채널을 기억하지 않는다.
상술된 바와 같이 본 발명은 방송 신호 수신 여부에 따라 비데오 동기 신호 검출 여부를 정확하게 판정하여 방송신호가 수신된 채널을 잡음에 의한 오류없이 정확하게 기억할 수 있는 효과가 있다.

Claims (1)

  1. 입력되는 VIF를 검파시켜 비데오 신호를 출력시키는 비데오 검파부(10)와, 상기 비데오 검파부(10)의 비데오 신호를 처리 및 동기 신호를 분리시켜 출력시키는 비데오 처리 및 동기 신호 분리회로(15)와, 마이콤에 로우/하이레벨의 로직신호를 출력시키는 로직회로(30)가 구성된 회로에 있어서, 비데오 처리 및 동기 신호 분리회로(15)의 휘도신호 출력으로부터 수평 동기 신호(FH)만을 분리시키는 수평 동기 신호 분리부(35)와, 상기 수평 동기 신호(FH)를 기준 주파수(fH)와 위상 비교시켜 160fH발진부(45)에 제어 전압을 인가시킴과 아울러 합성부(20)에 기준 주파수(fH)를 인가시키는 위상 비교부(40)와, 상기 위상 비교부(40)의 제어 전압으로 일정레벨의 160fH를 발진시키고 상기 발전된 160fH를 1/4 분주기(55)와 1/40 분주기(50)를 통하여 기준 주파수(fH)로 분주시켜 위상 비교부(45)에 인가시키는 160fH발진부(45)와, 비데오 처리 및 동기 신호 분리부(15)와 비데오 동기 신호와 위상 비교부(40)의 기준 주파수(fH)를 합성시켜 비교기(CP1)에 인가시키는 합성부(20)와, 상기 합성부(20)의 출력과 기준 전압(Vref)을 비교시켜 비데오 동기 신호 유무를 판단하는 비교기(CP1)와, 상기 비교기(CP1)의 출력을 DC전압으로 변환시켜 로직회로(30)에 인가시키는 DC전압 변환부(25)로 구성시킨 수평 동기 신호를 이용한 비데오 동기신호 검출회로.
KR1019920006779A 1992-04-20 1992-04-20 수평동기신호를 이용한 비데오 동기신호 검출회로 KR0164554B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019920006779A KR0164554B1 (ko) 1992-04-20 1992-04-20 수평동기신호를 이용한 비데오 동기신호 검출회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920006779A KR0164554B1 (ko) 1992-04-20 1992-04-20 수평동기신호를 이용한 비데오 동기신호 검출회로

Publications (2)

Publication Number Publication Date
KR930022837A KR930022837A (ko) 1993-11-24
KR0164554B1 true KR0164554B1 (ko) 1999-03-20

Family

ID=19332138

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920006779A KR0164554B1 (ko) 1992-04-20 1992-04-20 수평동기신호를 이용한 비데오 동기신호 검출회로

Country Status (1)

Country Link
KR (1) KR0164554B1 (ko)

Similar Documents

Publication Publication Date Title
KR100265503B1 (ko) 동기입력신호주파수와수평스캔주파수를동기시키는데사용되는위상동기루프를갖는비디오디스플레이장치
US5355171A (en) Digital oscillator and color subcarrier demodulation circuit having the digital oscillator
EP0716539B1 (en) Adaptive synchronizing signal separator
US6429901B1 (en) PLL circuit and phase lock detector
JPS61142891A (ja) 合成映像信号処理システムに使用する位相固定ループシステム
EP0306993B1 (en) Burst/continuous wave converting apparatus for generating continuous wave in response to bursts
KR940013256A (ko) 영상처리 장치 있어서 화질 열화방지 및 회로
US5784117A (en) Automatic mode detector for TV broadcasting system
KR0164554B1 (ko) 수평동기신호를 이용한 비데오 동기신호 검출회로
US5432855A (en) Stereo and dual audio signal identifying system
US5917550A (en) Clock signal generator for composite video signal
US5926606A (en) VCD up-grading circuit board for a CD player or CD-ROM
JP3249365B2 (ja) サンプリングクロック再生回路
KR930022837A (ko) 수평동기신호를 이용한 비데오 동기신호 검출회로
KR100195086B1 (ko) 위상동기 루프 주파수 신서사이저 회로
KR0180951B1 (ko) 오토 파인 튜닝을 수행하는 방법
KR970004655Y1 (ko) 튜너의 중간주파수 안정화 회로
KR950001186Y1 (ko) 시간축 보정 안정화회로
KR0176629B1 (ko) 연속 버스트신호에 동기된 엔티에스시/팔 겸용 영상처리 클럭 발생회로
JP2975807B2 (ja) Vtrの映像信号処理回路
JPS62208786A (ja) クロツク発生回路
JPH06232740A (ja) 多段階移動平均処理による弱結合発振器
JPS6052621B2 (ja) 水平発振周波数自動制御回路
JPH10276111A (ja) Aft装置
JPH07283731A (ja) 同期信号回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050830

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee