JPH02252368A - 映像信号処理回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、特に正極同期信号を用いた映像信号から同
期信号を分離する際に用いて好適な映像信号処理回路に
関する。

〔発明の概要〕

この発明は、特に正極同期信号を用いた映像信号から同
期信号を分離する際に用いて好適な映像信号処理回路に
おいて、入力映像信号の上ピークレベルと下ピークレベ
ルとを検出し、この上ピークレベルと下ピークレベルと
のセンターレベルを取り出し、このセンターレベルを用
いて入力映像信号のクランプを行うようにすることによ
り、入力映像信号の直流レベルが偏っている場合にも、
確実にフレームパルスの検出を行えるようにしたもので
ある。

〔従来の技術〕

正極同期信号方式は、同期信号レベルを映像信号レベル
の範囲内に収める方式である。正極同期信号方式では、
同期信号レベルが映像信号レベルの範囲内にあるので、
伝送路のダイナミックレンジが同期信号により広がるの
を防止することができ、Ｓ／Ｎ比の向上がはかれる。

ところで、正極同期信号を用いた映像信号の場合には、
同期信号レベルが映像信号レベルの範囲内にあるので、
振幅分離により同期信号を分離することができない、そ
こで、正極同期信号の場合には、例えば特開昭６２−２
５５７９号公報に示されているように、送信側で所定ラ
インにフレームパルスを挿入しておき、受信信号から同
期信号を分離する際には、先ずフレームパルスを検出し
、そこからの相対位置により同期パルスの位置を得て、
同期信号を分離するようにしている。

つまり、正極同期信号を用いた映像信号の場合には、従
来、第６図に示すようにして同期信号が分離される。

第６図において、入力端子５１に映像信号が供給される
。この映像信号が結合コンデンサ５２を介してバッファ
アンプ５３に供給される。バッファアンプ５３の入力端
には、抵抗５９が接続される。バッファアンプ５３の出
力がクランプ回路５４に供給される。クランプ回路５４
には、ＰＬＬ５８からクランプパルスが供給される。ク
ランプ回路５４の出力がアンプ５５を介してＡ／Ｄコン
バータ５６に供給される。Ａ／Ｄコンバータ５６の出力
が出力端子５７から取り出されるとともに、Ａ／Ｄコン
バータ５６の出力が所定のスライスレベルで２値化され
、この２値化された出力がＰＬＬ５８に供給される。

入力映像信号の所定のラインには、フレームパルスが挿
入される。このフレームパルスは、第７図Ａに示すよう
に、入力映像信号のダイナミックレンジ−杯まで振るパ
ルス列である。

Ａ／Ｄコンバータ５６の出力は、例えば量子化レベルの
センターレベルでスライスされて２値化され、ＰＬＬ５
Ｂに送られる。ＰＬＬ５Ｂで、このＡ／Ｄコンバータ５
６の出力からパターンマツチングによりフレームパルス
が検出される。そして、このフレームパルスにより、Ｐ
ＬＬ５　Ｂがロックされる。ＰＬＬ５Ｂがロックされる
と、このフレームパルスを基に、そこからの相対位置に
より同期パルスの位置が得られる。ＰＬＬ５８がロック
されると、同期信号のタイミングでクランプパルスが発
生される。このクランプパルスがクランプ回路５４に供
給される。このクランプパルスにより、クランプ回路５
４で入力映像信号の直流レベルが所定のレベルにクラン
プされる。

〔発明が解決しようとする課題〕

ところで、正極同期信号を用いた映像信号の場合には、
フレームパルスを検出してから同期信号が検出され、こ
の同期信号を基にクランプパルスが形成される。このた
め、電源投入直後のフレームパルスが検出される以前で
は、入力映像信号はクランプされない、このため、電源
投入直後、入力映像信号のセンターレベルは、必ずしも
Ａ／Ｄ変換時の量子化レベルのセンターレベルに一致し
ていない。すなわち、電源投入直後、入力映像信号の直
流レベルは、その平均値レベルで変動する。

このように入力映像信号のセンターレベルがＡ／’Ｄ変
換時の量子化レベルのセンターレベルに一致していない
状態では、入力されている映像信号の平均値レベルによ
っては、フレームパルスが検出できない。

例えば、入力映像信号が中間輝度の信号（ＡＰＬ−５０
％）であると、第７図Ａに示すように、入力映像信号の
直流レベルがＡ／Ｄ変換時のセンターレベル■１゜に略
一致する。ところが、入力映像信号が殆ど黒の時（ＡＰ
Ｌ＝０％）には、第７図Ｂ示すように、入力映像信号の
直流レベルがＡ／Ｄ変換時のセンターレベルＶＩＯに対
して高くなる。入力映像信号が殆ど白の時（ＡＰＬ＝１
００％）には、第７図Ｃに示すように、入力映像信号の
直流レベルがＡ／Ｄ変換時のセンターレベル■１゜に対
して低くなる。

このように、入力映像信号のセンターレベルがＡ／Ｄｉ
換時の量子化レベルのセンターレベル■１゜と異なって
いると、Ａ／Ｄ変換後のフレームパルスを量子化レベル
のセンターレベル■１゜でスライスして２値化したとき
のパターンが本来のフレームパルスのパターンと異なっ
てきて、フレームパルスを検出できないことがある。

例えば、入力映像信号が殆ど黒の時、この信号中に含ま
れるノイズにより、実際の信号は第７図りに示すように
なる。この信号をＡ／Ｄ変換時のセンターレベルＶ、。

でスライスすると、第７図已に示すような波形になり、
本来のフレームパルスの波形と異なってしまう。

このように、正極同期方式の映像信号の場合には、電源
投入直後、入力映像信号の直流レベルによっては、フレ
ームパルスがなかなか検出できないことがある。

したがって、この発明の目的は、入力映像信号中の直流
レベルが変動しても、フレームパルスを確実に検出する
ことができる映像信号処理回路を提供することにある。

〔課題を解決するための手段〕

この発明は、入力映像信号の上ピークレベルと下ピーク
レベルとを検出し、この上ピークレベルと下ピークレベ
ルとのセンターレベルを取り出し、センターレベルを用
いて再生信号のクランプを行うようにした映像信号処理
回路である。

〔作用〕

ＰＬＬがロックされる以前では、入力映像信号の上ピー
クレベルと下ピークレベルとが検出され、この上ピーク
レベルと下ピークレベルとから、入力映像信号のセンタ
ーレベルが取り出され、このセンターレベルがＡ／Ｄ変
換時の量子化レベルのセンターレベルに合わせられる。

このため、入力映像信号の直流レベルが変動していても
、フレームパルスを確実に検出できる。

〔実施例〕

以下、この発明の一実施例について図面を参照して説明
する。

第１図はこの発明の一実施例を示し、第１図において、
入力端子ｌに正極同期の映像信号が供給される。この映
像信号中の所定のラインには、フレームパルスが挿入さ
れている。この入力信号が差動アンプ２の非反転入力端
子に供給されるとともに、センターレベル検出回路３に
供給される。

センターレベル検出回路３は、入力映像信号の上ピーク
レベルと下ピークレベルとを検出し、この上ピークレベ
ルと下ピークレベルとから入力映像信号のセンターレベ
ル■やを検出するものである。

センターレベル検出回路３からのセンターレベルｖＨが
スイッチ回路４のａ個入力端に供給される。スイッチ回
路４のｂ個入力端には、ディジタルフィードバッククラ
ンプ回路８の出力が供給される。スイッチ回路４の出力
が差動アンプ２の反転入力端子に供給される。

スイッチ回路４がａ側に切り換えられている時には、差
動アンプ２の出力のセンターレベルは、センターレベル
検出回路３からのセンターレベル■ににより設定される
。スイッチ回路４がｂ側に切り換えられている時には、
差動アンプ２の出力のセンターレベルは、ディジタルフ
ィードバッククランプ回路８の出力に応じて設定される
。

差動アンプ２の出力がＡ／Ｄコンバータ５に供給される
。Ａ／Ｄコンバータ５で、差動アンプ２の出力がディジ
タル化される。Ａ／Ｄコンバータ５の出力が出力端子６
から導出されるとともに、Ａ／Ｄコンバータ５の出力が
所定のスライスレベルでスライスされ、ＰＬＬ７に供給
される。

ＰＬＬ７は、入力映像信号中のフレームパルスのパター
ンを検出し、このフレームパルスを基に同期パルスに対
応するタイミング信号を発生する。

フレームパルスが検出され、ＰＬＬ７がロックされると
、ＰＬＬ７からロック信号Ｓ　ＬＯＣＫが出力される。

また、ＰＬＬ７がロックされると、ＰＬＬ７から入力映
像信号中の同期パルスのタイミングでクランプパルスＳ
ＣＬが出力される。このクランプパルスＳＣＬがディジ
タルフィードバッククランプ回路８に供給される。また
、ＰＬＬ７がロックされると、ＰＬＬ７からロック信号
Ｓ　ＬＯＣＩ＋が出力される。このロック信号Ｓ　ＬＯ
ＣＩ＋がスイッチ制御信号としてスイッチ回路４に供給
される。

例えば電源投入時、フレームパルスが検出されていない
時には、スイッチ回路４がａ側に切り換えられている。

このため、差動アンプ２の反転入力端子には、センター
レベル検出回路３で検出された入力映像信号のセンター
レベルがスイッチ回路４を介して差動アンプ２に供給さ
れ、入力映像信号のセンターレベルがＡ／Ｄコンバータ
５の量子化レベルのセンターレベルとされる。

入力映像信号は、ＰＬＬ７がロックされる以前では、ク
ランプされていない、このため、ＰＬＬ７がロックされ
る以前では、入力映像信号の直流レベルが平均値レベル
で変動している。このような映像信号をそのままＡ／Ｄ
変換したとすると、ノイズの影響により、フレームパル
スの波形が異なってしまい、フレームパルスを確実に検
出できないことがある。

そこで、この発明の一実施例では、ＰＬＬ７がロックさ
れる以前では、センターレベル検出回路３で検出された
入力映像信号のセンターレベルがＡ／Ｄコンバータ５の
量子化レベルのセンターレベルとされる。すなわち、第
２図に示すように、その直流レベルが変動している映像
信号が入力されると、その上ピークレベル■８と下ピー
クレベル■Ｌとが検出され、この上ピークレベルｖＮと
下ピークレベル■、とから、センターレベルｖ、４が検
出される。このセンターレベル■にがＡ／Ｄコンバータ
５の量子化レベルの中心レベルとされる。

コノヨウに入力映像信号のセンターレベル■９をＡ／Ｄ
コンバータ５の量子化レベルのセンターレベルとすれば
、入力映像信号中のフレームパルスを確実に検出できる
。

また、電源投入時には、電源の立ち上がり条件と結合コ
ンデンサの充放電条件により、第３図に示すように、信
号の直流レベルは対数関数的な立ち上がり特性となる。

この時にも、検出されたセンターレベルソイを用いて信
号の直流レベルは適性に補正される。

第４図は、センターレベル検出回路３の構成の一例を示
すものである。

第４図において、演算増幅器１１及び１２の非反転入力
端子には、入力端子１３が接続される。

演算増幅器１１の反転入力端子とその出力端子との間に
ダイオード１４が接続される。また、演算増幅器１１の
出力端子に、ダイオード１５のアノードが接続される。

演算増幅器１２の反転入力端子とその出力端子との間に
、ダイオード１６が接続される。演算増幅器１２の出力
端子がダイオード１７のカソードに接続される。

ダイオード１５のカソードが演算増幅器１８の非反転入
力端子に接続されるとともに、コンデンサ１９の一端に
接続される。コンデンサ１９の他端が接地される。

ダイオード１７のアノードが演算増幅器２０の非反転入
力端子に接続されるとともに、コンデンサ２１の一端に
接続される。コンデンサ２１の他端が接地される。

コンデンサ１９の一端とコンデンサ２１の一端との間に
、抵抗２２が配設される。

演算増幅器１８の反転入力端子とその出力端子とが接続
される。演算増幅器１８の反転入力端子とその出力端子
との接続点が抵抗２３を介して演算増幅器〕ｌの反転入
力端子とダイオード１４のアノードとの接続点に接続さ
れる。

演算増幅器２０の反転入力端子とその出力端子とが接続
される。演算増幅器２０の反転入力端子とその出力端子
との接続点が抵抗２４を介して演算増幅器１２の反転入
力端子とダイオード１６のカソードとの接続点に接続さ
れる。

演算増幅器１８の出力端子が可変抵抗２５の一端に接続
され、演算増幅器２１の出力端子が可変抵抗２５の他端
に接続される。可変抵抗２５の摺動子出力から出力端子
２６が導出される。

入力映像信号の上ピークレベルは、コンデンサ１９に蓄
えられる。すなわち、入力映像信号の上ピークレベルで
は、ダイオード１５がオンされ、コンデンサ１９に上ピ
ークレベルが蓄えられる。

入力映像信号が上ピークレベルに達していないときには
、コンデンサ１９の端子電圧が演算増幅器１１の出力レ
ベルより高くなるので、ダイオード１５とオフしている
。コンデンサ１９に蓄えられた上ピークレベルは、バッ
ファとしての演算増幅器１８を介して取り出される。

入力映像信号の下ピークレベルは、コンデンサ２１に蓄
えられる。すなわち、入力映像信号の下ピークレベルで
は、ダイオード１７がオンされ、コンデンサ２１に下ピ
ークレベルが蓄えられる。

入力映像信号が下ピークレベルに以上のときには、コン
デンサ２１の端子電圧が演算増幅器１２の出力レベルよ
り高くなるので、ダイオード１７とオフしている。コン
デンサ２１に蓄えられた下ピークレベルは、バッファと
しての演算増幅器２０を介して取り出される。

可変抵抗２５で、演算増幅器１８を介して取り出される
上ピークレベルと、演算増幅器２０を介して取り出され
る下ピークレベルとから、センターレベルが取り出され
る。このセンターレベルが出力端子２６から得られる。

なお０、ダイオード１４及びダイオード１６は、応答性
を速めるためのものである。

このようにして得られる入力映像信号のセンターレベル
を、Ａ／Ｄ変換時のセンターレベルに設定する場合の構
成としては、フィードフォワード構成とフィードバック
構成とが考えられる。前述の第１図に示した例は、フィ
ードフォワード構成とされている。

すなわち、第１図に示したように、フィードフォワード
型の構成では、入力端子ｌからの映像信号を差動アンプ
２の非反転入力端子に供給し、センターレベル検出回路
３で検出されたセンターレベル■、をスイッチ回路４を
介して差動アンプ２の反転入力端子に供給して、入力映
像信号のセンターレベルをＡ／Ｄ変換時の量子化レベル
のセンターレベルに合わせるようにしている。

フィードバック型の構成では、第５図に示すように、入
力端子３１からの入力映像信号が差動アンプ３２の非反
転入力端子に供給される。差動アンプ３２の出力が出力
端子３３から取り出されるとともに、センターレベル検
出回路３４に供給される。センターベル検出回路３４で
、差動アンプ３２の出力信号中のセンターレベルが検出
される。

このセンターレベルが差動アンプ３５に供給される。差
動アンプ３５の他端には、０レベルが供給される。差動
アンプ３５により、センターレベル検出回路３４の出力
のセンターレベルが０レベルに設定される。差動アンプ
３５の出力が積分回路３６を介して差動アンプ３２の反
転入力端子に供給される。これにより、入力映像信号の
センターレベルがＡ／Ｄ変換時の量子化レベルのセンタ
ーレベルに合わせられる。

〔発明の効果〕

この発明によれば、ＰＬＬがロックされる以前では、入
力映像信号の上ピークレベルと下ピークレベルとが検出
され、この上ピークレベルと下ピークレベルとか、ら、
入力映像信号のセンターレベルが取り出され、このセン
ターレベルがＡ／Ｄｉ換時の量子化レベルのセンターレ
ベルに合わせらる。このため、入力映像信号の直流レベ
ルが変動していても、フレームパルスを確実に検出でき
る。

【図面の簡単な説明】

第１図はこの発明の一実施例のブロック図、第２図及び
第３図はこの発明の一実施例の説明に用いる波形図、第
４図はこの発明の一実施例におけるピークレベル検出回
路の一例の接続図、第５図はこの発明の他の実施例の説
明に用いるブロック図、第６図は従来の映像信号処理回
路のブロック図、第７図は従来の映像信号処理回路の説
明に用いる波形図である。 図面における主要な符号の説明 １：入力端子、３：センターレベル検出回路。 ５：Ａ／Ｄコンバータ、６：出力端子。 ７：ＰＬＬ、８：ディジタルフィードバッククランプ回
路。 代理人　　　弁理士　杉　浦　正　知 第１図 ２．３ ｔンターレベルオ【土ａ倒ト 第４図 第２図 第３図

Claims (1)

【特許請求の範囲】
1. 入力映像信号の上ピークレベルと下ピークレベルとを検
   出し、上記上ピークレベルと上記下ピークレベルとのセ
   ンターレベルを取り出し、上記センターレベルを用いて
   上記入力映像信号のクランプを行うようにした映像信号
   処理回路。