JPS60124197A - 簡易型バ−スト信号検知回路 - Google Patents
簡易型バ−スト信号検知回路Info
- Publication number
- JPS60124197A JPS60124197A JP23208483A JP23208483A JPS60124197A JP S60124197 A JPS60124197 A JP S60124197A JP 23208483 A JP23208483 A JP 23208483A JP 23208483 A JP23208483 A JP 23208483A JP S60124197 A JPS60124197 A JP S60124197A
- Authority
- JP
- Japan
- Prior art keywords
- burst
- signal
- burst signal
- comparator
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
- Processing Of Color Television Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、テレビジョン映像信号デジタル化におけるバ
ースト信号検知回路、特に、符号化されたテレビジョン
信号を用するバースト信号検知回路に関する。
ースト信号検知回路、特に、符号化されたテレビジョン
信号を用するバースト信号検知回路に関する。
従来、この種のバースト検知回路は、第１図に示すよう
に、映像入力端子１を有する増幅器２と、その出力をＡ
／Ｄ変換するＡ／Ｄコンバータ３と、上記増幅器２の出
力をさらに増幅する増幅器４と、該増幅器４の出力を調
整するチューニング回路５と、該増幅器４の出力をバー
ストフラグにより開閉するパーストゲート６と、その出
力を増幅する増幅器７と、該増幅器７の出力を調整する
チュ−ユング回路８と、バーストレベルを検知する検知
ダイオード９と、該ダイオード９の出力と基準電圧とを
比較する比較器１０とを有して成る。
に、映像入力端子１を有する増幅器２と、その出力をＡ
／Ｄ変換するＡ／Ｄコンバータ３と、上記増幅器２の出
力をさらに増幅する増幅器４と、該増幅器４の出力を調
整するチューニング回路５と、該増幅器４の出力をバー
ストフラグにより開閉するパーストゲート６と、その出
力を増幅する増幅器７と、該増幅器７の出力を調整する
チュ−ユング回路８と、バーストレベルを検知する検知
ダイオード９と、該ダイオード９の出力と基準電圧とを
比較する比較器１０とを有して成る。
しかし、この従来のバースト検知回路は、バースト信号
のチューニングが２ケ所あり、各々調整が必要であるた
め、手間がかかる。また、バーストレベルを検知するた
めに、ダイオードと比較器を使用してｈるが、バースト
信号レベルが約０．１５Ｖ〜０．３■と小さいため、素
子のバラツキでバースト信号検知動作がうまく行なえな
いという欠点があった。
のチューニングが２ケ所あり、各々調整が必要であるた
め、手間がかかる。また、バーストレベルを検知するた
めに、ダイオードと比較器を使用してｈるが、バースト
信号レベルが約０．１５Ｖ〜０．３■と小さいため、素
子のバラツキでバースト信号検知動作がうまく行なえな
いという欠点があった。
本発明は、テレビジョン映像信号の符号化された信号を
利用して、その符号化された映像信号の中からバースト
信号だけをデジタル的に検知することによって、上記欠
点を除去し、バースト信号検知の方法を無調整でかつ簡
単、安定にした回路を提供することを目的とする。
利用して、その符号化された映像信号の中からバースト
信号だけをデジタル的に検知することによって、上記欠
点を除去し、バースト信号検知の方法を無調整でかつ簡
単、安定にした回路を提供することを目的とする。
上記目的を達成すべく本発明は、テレビジョン映像信号
を符号化して、符号化映像信号を得るＡ／Ｄコンバータ
と、符号化映像信号と符号化映像信号のバーストレベル
に相当する固有値を比較する第１の比較器と、その出力
をバースト信号期間のみ出力するアンドゲートと、上記
Ａ／Ｄコンバータにおける符号化に用いたクロックで動
作して上記アンドゲートの６力のタイミングをとる第１
のラッチと、該ラッチの出力信号をクロックとすると共
に、バーストフラグ信号をクリア端子に入力して、バー
スト信号期間のみをカウントするカウンタと、該カウン
タ出力信号とバースト信号期間内に含まれるバースト信
号のサイクル数を示す固定値とを比較する第２の比較器
と、バースト信号期間パルスをクロックとして動作し、
上記第〔実施例〕 本発明の実施例について第２図卦よび第３図を参照して
説明する。ここで、第２図は本発明簡易型バースト信号
検知回路の一実施例を示すブロック図、第３図は符号化
された映像信号を示す波形図ある。
を符号化して、符号化映像信号を得るＡ／Ｄコンバータ
と、符号化映像信号と符号化映像信号のバーストレベル
に相当する固有値を比較する第１の比較器と、その出力
をバースト信号期間のみ出力するアンドゲートと、上記
Ａ／Ｄコンバータにおける符号化に用いたクロックで動
作して上記アンドゲートの６力のタイミングをとる第１
のラッチと、該ラッチの出力信号をクロックとすると共
に、バーストフラグ信号をクリア端子に入力して、バー
スト信号期間のみをカウントするカウンタと、該カウン
タ出力信号とバースト信号期間内に含まれるバースト信
号のサイクル数を示す固定値とを比較する第２の比較器
と、バースト信号期間パルスをクロックとして動作し、
上記第〔実施例〕 本発明の実施例について第２図卦よび第３図を参照して
説明する。ここで、第２図は本発明簡易型バースト信号
検知回路の一実施例を示すブロック図、第３図は符号化
された映像信号を示す波形図ある。
第２図に示す実施例は、映像入力端子１を有する増幅器
２と、その出力をＡ／Ｄ変換するＡ／Ｄコンバータ３と
、Ａ／Ｄ変換により得られた符号化映像信号と符号化映
像信号のバーストレベルに相当する固有値を比較する第
１の比較器１１と、その出力をバースト信号期間のみ出
力するアンドゲート１２と、上記Ａ／Ｄコンバータ３に
おける符号化に用いたクロック（サンプリングクロック
）で動５作して上記アンドゲート１２の出力のタイミン
グをとる第１のラッチ１３と、該ラッチ１３の出力信号
をクロックとすると共に、バーストフラグ信号をクリア
端子に入力して、バースト信号期間のみをカウントする
カウンタ１４と、該カウンタ出力信号とバースト信号期
間内に含まれるバースト信号のサイクル数を示す固定値
とを比較する第２の比較器１５と、上記バースト信号フ
ラグを反転するインバータエ６と、上記第２の比較器１
５の出力信号タイミングをとる第２のラッチとを備えて
構成される。
２と、その出力をＡ／Ｄ変換するＡ／Ｄコンバータ３と
、Ａ／Ｄ変換により得られた符号化映像信号と符号化映
像信号のバーストレベルに相当する固有値を比較する第
１の比較器１１と、その出力をバースト信号期間のみ出
力するアンドゲート１２と、上記Ａ／Ｄコンバータ３に
おける符号化に用いたクロック（サンプリングクロック
）で動５作して上記アンドゲート１２の出力のタイミン
グをとる第１のラッチ１３と、該ラッチ１３の出力信号
をクロックとすると共に、バーストフラグ信号をクリア
端子に入力して、バースト信号期間のみをカウントする
カウンタ１４と、該カウンタ出力信号とバースト信号期
間内に含まれるバースト信号のサイクル数を示す固定値
とを比較する第２の比較器１５と、上記バースト信号フ
ラグを反転するインバータエ６と、上記第２の比較器１
５の出力信号タイミングをとる第２のラッチとを備えて
構成される。
上述のように構成される実施例の検知回路は、次のよう
に動作する。
に動作する。
先づ、入力映像信号をＡ／Ｄコンバータ３により、入力
映像信号の副搬送波に同期したサンプリングクロック（
４倍副搬送波周波数）を用いて符号化する。その符号化
された映像信号は、第３図の様に０から２５５ステツプ
に分割される。ここで、バーストレベルは、３６ステツ
プから９２ステツプの間に位置している。
映像信号の副搬送波に同期したサンプリングクロック（
４倍副搬送波周波数）を用いて符号化する。その符号化
された映像信号は、第３図の様に０から２５５ステツプ
に分割される。ここで、バーストレベルは、３６ステツ
プから９２ステツプの間に位置している。
そこで、先の符号化された映像信号とそのバーストレベ
ルの中央の位置、５０ステツプの固定値を第１の比較器
１１に入力して比較し、５０ステップ以上の時にパルス
を出力させる様に固定値を設定すれば、バースト信号の
有無、バースト信号が６ ｄＢよシ減衰したことが解る
。
ルの中央の位置、５０ステツプの固定値を第１の比較器
１１に入力して比較し、５０ステップ以上の時にパルス
を出力させる様に固定値を設定すれば、バースト信号の
有無、バースト信号が６ ｄＢよシ減衰したことが解る
。
しかし、このままでは映像信号の領域まで検知してし甘
うので、バーストフラグとゲートしてやる必要がある。
うので、バーストフラグとゲートしてやる必要がある。
この出力のみでバーストフラグパルス幅中にパルスがあ
れば、カラー信号と検知できるが、ノイズあるいは異周
波数と区別するために、先に述べたＡ／Ｄコンバータ３
において符号化した同じザンプリングクロツクでタイミ
ングを取れば、クロックに同期したパルスが取出される
。
れば、カラー信号と検知できるが、ノイズあるいは異周
波数と区別するために、先に述べたＡ／Ｄコンバータ３
において符号化した同じザンプリングクロツクでタイミ
ングを取れば、クロックに同期したパルスが取出される
。
次に、この出力をカウンタ１４のクロック端子に入力し
、一方、カウンタ１４のクリア端子にバーストフラグを
入力し、バースト信号期間のみ、そのパルスをカウント
する。ついで、第２の比較器１５にて、そのカウンタ出
力とバースト信号期間内に含まれるバースト信号のサイ
クル数の固定値６８”とを比較する。この第２の比較器
１５の出力は、パルスの数が８以上（ちなみに、電波法
ではバーストサイクル数は８〜１１サイクルとなってい
る）でハイレベルになり、バーストフラグパルスをクロ
ックとするラッチ１７でタイミングを取れば容易にバー
スト信号検知が可能である。
、一方、カウンタ１４のクリア端子にバーストフラグを
入力し、バースト信号期間のみ、そのパルスをカウント
する。ついで、第２の比較器１５にて、そのカウンタ出
力とバースト信号期間内に含まれるバースト信号のサイ
クル数の固定値６８”とを比較する。この第２の比較器
１５の出力は、パルスの数が８以上（ちなみに、電波法
ではバーストサイクル数は８〜１１サイクルとなってい
る）でハイレベルになり、バーストフラグパルスをクロ
ックとするラッチ１７でタイミングを取れば容易にバー
スト信号検知が可能である。
以上説明したように本発明は、Ａ／Ｄコンバータ、比較
器アンドゲートおよびラッチ圧より構成したことにより
、アナログ回路の中で必ず起り得る３、５８ ＭＨｚの
チャ一二ング、ダイオードその他の素子のバラツキで起
こる誤動作、回路の複雑化等の問題を解決して、従来よ
シ簡単な回路で、容易かつ安定にバースト信号検知が可
能となる。
器アンドゲートおよびラッチ圧より構成したことにより
、アナログ回路の中で必ず起り得る３、５８ ＭＨｚの
チャ一二ング、ダイオードその他の素子のバラツキで起
こる誤動作、回路の複雑化等の問題を解決して、従来よ
シ簡単な回路で、容易かつ安定にバースト信号検知が可
能となる。
第１図は従来のアナログ式バースト検知回路を示すブロ
ック図、第２図は本発明簡易型バースト信号検知回路の
一実施例を示すブロック図、第３図は符号化された映像
信号を示すブロック図である。 １・・・映像入力端子 ２・・・増幅器３・・・Ａ／Ｄ
コンバータ １１・・・第１の比較器１２・・・アンド
ゲート１３・・・第１のラッチ１４・・・カウンタ １
５・・・第２の比較器１６・・・インバータ １７・・
・第２のラッチ出願人 日本電気株式会社
ック図、第２図は本発明簡易型バースト信号検知回路の
一実施例を示すブロック図、第３図は符号化された映像
信号を示すブロック図である。 １・・・映像入力端子 ２・・・増幅器３・・・Ａ／Ｄ
コンバータ １１・・・第１の比較器１２・・・アンド
ゲート１３・・・第１のラッチ１４・・・カウンタ １
５・・・第２の比較器１６・・・インバータ １７・・
・第２のラッチ出願人 日本電気株式会社
Claims (1)
- テレビジョン映像信号を符号化して、符号化映像信号を
得るＡ／Ｄコンバータと、符号化映像信号と符号化映倫
信号のバーストレベルに相当する固有値を比較する第１
の比較器と、その出力をノく一スト信号期間のみ出力す
るアンドゲートと、上記Ａ／Ｄコンバータにおける符号
化に用いたクロックで動作して上記アンドゲートの出力
のタイミングをとる第１のラッチと、該ラッチの出力信
号をクロックとすると共に、ノ（−ストフラｙ信号をク
リア端子に入力して、 ／（−スト信号期間のみをカウ
ントするカウンタと、該カウンタ出力信号とバースト信
号期間内に含まれる〕く−スト信号のサイクル数を示す
固定値とを比較する第２の比較器と、バースト信号期間
ノくルスをクロックとして動作し、上記第２の比較器の
出力信号のタイミングをとる第２のラッチとを備えて構
成されることを特徴とする簡易型バースト信号検知回路
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23208483A JPS60124197A (ja) | 1983-12-08 | 1983-12-08 | 簡易型バ−スト信号検知回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23208483A JPS60124197A (ja) | 1983-12-08 | 1983-12-08 | 簡易型バ−スト信号検知回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60124197A true JPS60124197A (ja) | 1985-07-03 |
Family
ID=16933742
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23208483A Pending JPS60124197A (ja) | 1983-12-08 | 1983-12-08 | 簡易型バ−スト信号検知回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60124197A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9484768B2 (en) | 2013-11-01 | 2016-11-01 | Innochips Technology Co., Ltd. | Complex device and electronic device having the same |
-
1983
- 1983-12-08 JP JP23208483A patent/JPS60124197A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9484768B2 (en) | 2013-11-01 | 2016-11-01 | Innochips Technology Co., Ltd. | Complex device and electronic device having the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| SU1321384A3 (ru) | Цифровой телевизионный приемник | |
| US3904823A (en) | Circuit arrangement for generating a control signal for the field output stage in a television receiver | |
| JP3163624B2 (ja) | ビデオ信号ディジタルデータ抽出器 | |
| US4860098A (en) | Video discrimination between different video formats | |
| JPS5824284A (ja) | マイクロプロセッサのタイミングをビデオ信号に合せる装置 | |
| EP0067822B1 (en) | Large scale, single chip integrated circuit television receiver subsystems | |
| US4351002A (en) | Circuit for correcting phase deviations between the line deflection drive signals and the line synchronizing signals in a television receiver | |
| US4504862A (en) | Digital circuit for generating a binary signal on the occurrence of a given frequency ratio of two signals | |
| US4198651A (en) | Television reference signal digital indentification system | |
| US5485222A (en) | Method of determining the noise component in a video signal | |
| US4231064A (en) | Vertical synchronization circuit for a cathode-ray tube | |
| JPS60124197A (ja) | 簡易型バ−スト信号検知回路 | |
| US4198659A (en) | Vertical synchronizing signal detector for television video signal reception | |
| US4024343A (en) | Circuit arrangement for synchronizing an output signal in accordance with a periodic pulsatory input signal | |
| JPS56102180A (en) | Picture signal encoding system | |
| JPH08214333A (ja) | Ｓｅｃａｍ標準に基づき符号化されたカラーテレビジョン信号の受信を検出するための検出器 | |
| JPS5730470A (en) | Automatic switching device of multiple-system color television receiver | |
| US5532756A (en) | Color video signal detector and color video signal detecting method | |
| JPS54149424A (en) | Signal detector of television receiver | |
| JPH04114575A (ja) | 映像信号有無判定回路 | |
| KR0160118B1 (ko) | 자동이득조절회로 | |
| JPS6025392A (ja) | デイジタル方式テレビジヨン受像機 | |
| JPS6080385A (ja) | Ａｐｃ回路 | |
| SU1248078A1 (ru) | Канал сигнала цветности декодера СЕКАМ (его варианты) | |
| JPH0323775A (ja) | フレーム同期信号検出回路及びそれを用いた入力信号判別切換装置 |