SU1321384A3 - Цифровой телевизионный приемник - Google Patents
Цифровой телевизионный приемник Download PDFInfo
- Publication number
- SU1321384A3 SU1321384A3 SU833558000A SU3558000A SU1321384A3 SU 1321384 A3 SU1321384 A3 SU 1321384A3 SU 833558000 A SU833558000 A SU 833558000A SU 3558000 A SU3558000 A SU 3558000A SU 1321384 A3 SU1321384 A3 SU 1321384A3
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- signal
- digital
- detector
- Prior art date
Links
- 230000002441 reversible effect Effects 0.000 claims description 7
- 230000005236 sound signal Effects 0.000 claims description 7
- 239000003086 colorant Substances 0.000 claims description 5
- 238000006243 chemical reaction Methods 0.000 claims description 3
- 238000009434 installation Methods 0.000 claims description 2
- 238000002955 isolation Methods 0.000 claims 1
- 239000002131 composite material Substances 0.000 abstract 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/50—Tuning indicators; Automatic tuning control
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3052—Automatic control in amplifiers having semiconductor devices in bandpass amplifiers (H.F. or I.F.) or in frequency-changers used in a (super)heterodyne receiver
- H03G3/3068—Circuits generating control signals for both R.F. and I.F. stages
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/52—Automatic gain control
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Control Of Amplification And Gain Control (AREA)
- Analogue/Digital Conversion (AREA)
- Television Receiver Circuits (AREA)
- Picture Signal Circuits (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
Изобретение относитс к телевизионной технике. Цель изобретени - повьвпение точности автоматической регулировки усилени (АРУ). Приемник содержит высокочастотный блок 1, фильтр 2 сигнала промежуточной частоты , усилитель 3 промежуточной час- т оты, АЦП 4, блок вьщелени 5 сигнала несущей частоты, делитель 6 частоты , фазовый детектор 7, фильтр 8, фиг л детектор 9 сигнала АРУ, сумматор 10, цифровой амплитудный детектор (ЦАД) 11, блок обработки 12 видеосигнала, блок ЦАП 13, фильтры 14 нижних частот красного, зеленого и синего цветов , процессор 15 синхронизации, цифровой полосовой фильтр 16 сигнала звукового сопровождени , детектор 17 сигнала звукового сопровождени и фильтр 18 нижних частот. Цель достигаетс путем вьшолнени АЦП 4 одновременно в функции синхрЬнного детектора , дл которого тактирующие импульсы формируютс блоком вьщелеии 5 и делителем 6, а синхронизирующа зтих импульсов - цепью фазовой авто- подстройки частоты, состо щей из фазового детектора 7 и фильтра 8. Дл поддержани посто нной величины сигнала на входе АЦП 4 служит двухпетле- ва система АРУ, состо ща из детектора 9, сумматора 10 и ЦАД П. Дана ил. выполнени ЦАД 11. 2 ил. СО с со го со 00 4ib СМ
Description
Изобретение относитс к телевизионной технике и может быть использовано в телевизионной приемной аппаратуре .
Цель изобретени - повьшение .точности автоматической регулировки усилени .
На фиг.1 представлена структурна электрическа схема предлагаемого цифрового телевизионного приемника; на фиг.2 - то же, цифрового амплитудного детектора.
Цифровой телевизионный приемник (фиг.1) содержит высокочастотный (ВЧ) блок 1, фильтр 2 сигнала промежуточной частоты, усилитель промежуточной частоты (УПЧ) 3, аналого-цифровой преобразователь (АЦП) 4, блок 5 выделени сигнала несущей частоты, делитель 6 частоты, фазовый детектор (ФД) 7, фильтр 8, детектор 9 сигнапа автоматической регулировки усилени (АРУ), сумматор 10, цифровой амплитудный детектор i1, блок I2 обработки видеосигнала, блок 13 цифроанало- гового преобразовани (ЦАП), фильтры нижних частот (ФНЧ) 14-1 сигналов красного, 14-2 зеленого и 14-3 синего цветов, процессор 15 синхронизации , цифровой полосовой фильтр 16 .сигнала звукового сопровождени , детектор 17 сигнала звукового сопровож- . дени и ФНЧ 18.
В. свою очередь, ВЧ блок 1 содержит формирователь 19 напр жени настройки , блок 20 выбора программ (ВВП), схему 21 сложени , гетеродин 22, смеситель 23 и усилитель 24 высокой частоты (УВЧ).
Цифровой амплитудньм детектор I 1 содержит (фиг,2) D-триггер 25, регистр 26, компаратор 27, первый элемент ИЛИ 285, двухпороговый компаратор 29, инвертор 30, первый элемент И 31, второй элемент И 32, реверсивный счетчик 33, ЦАП 34, регистр 35 начальной величины, третий элемент И 36 и второй элемент ИЛИ 37,
Цифровой телевизионный приемник работает следующим образомо
Прин тьк антенной ВЧ блока 1 телевизионный сигнал преобразуетс в сигнал промежуточной частоты, формируемый затем фильтром 2 сигнапа промежуточной частоты и усиливаемый УПЧ 3. С выхода УПЧ 3 сформированный сигнал промежуточной частоты нормированной амплитуды поступает на первый вход
АЦП 4, который одновременно выполн ет функции синхронного детектора. Последнее обеспечиваетс за счет того , что тактирование АЦП 4 по его
второму входу осуществл етс с частотой , удовлетвор ющей теореме Котель- никова дл ви,цеосигнала в моменты максимумов сигнала промежуточной частоты . Тактирующие импульсы дл АЦП 4
формируютс блоком 5 вьщелени сигнала несущей частоты и делителем 6 частоты , а синхронизаци тактирующих импульсов с максимумами сигнапа промежуточной частоты осуществл етс цепью
фазовой автоподстройки частоты, включающей ФД 7 и фильтр 8.
Цп поддержани посто нной величины сигнала на входе АЦП 4 служит двухпетлева система АРУ. Перва петл включает в себ детектор 9 сигнала АРУ и сумматор 10, а втора петл включает цифровой амплитудный детектор 11 и сумматор 10. Сигнал с выхода сумматора 10 управл ет усилением
УПЧ 3 по его второму управл ющему входу,
i
С выхода АЦП 4 видеосигнал, помимо цифрового амплитудного детектора,
поступает на вход блока 12 обработки видеосигнала, осуществл ющего в цифровой форме разделение сигналов ркости , цветности и их обработку. Сиг-, налы основных цветов R, G и В в цифровой форме поступают с выходов блока 12 на входы блока 13 ЦАП, с выходов которого аналоговые сигналы основных цветов через ФНЧ красного, зеленого и синего цветов 14-1, 14-2
и 14-3 поступают на выход дл дальнейшего усилени и модул ции лучей кинескопа.
Четвертый выход блока 12 соединен с входом процессора 15 синхронизации и с входом цифрового полосового фильтра 16 сигнала звукового сопровождени , выходной сигнал которого через детектор 17 сигнала звукового сопровождени и ФНЧ 18 поступает на выход дл дальнейшего усилени и воспроизведени через громкоговорители или телефоны,
С одного из выходов процессора 15 синхронизации сигнала и с частотой nf, кратной частоте f строчной развертки, поступает на второй, вход ФД 7, в котором вырабатываетс управл ющий сигнал, поступающий через
3132
ильтр 8 на управл ющий вход ВЧ блоа 1 .
В ВЧ блоке 1 сигнал УВЧ 24 сравниаетс с сигналом гетеродина 22 с четом сигнала с ВВП 20, в результате .чего на выходе формировател 19 напр жени настройки формируетс грубое значение напр жени настройки, оторое после сложени с выходнь1м сигналом фильтра 8 в схеме 21 сложени .поступает на управл ющие входы гетеродина 22 и УВЧ 24, с которых сигналы поступают на входы смесител 23, формирующего сигнал промежуточной частоты.
Двухпетлева система АРУ работает следующим образом.
Детектор 9 сигнала АРУ формирует управл ющий сигнал в соответствии с пиковьми значени ми сигнала промежуточной частоты, поддержива относительно посто нный уровень сигнала на входе АЦП 4. Цифровой амплитудный детектор 11 формирует сигнал, пропорциональный пиковым значени м видеосигнала в моменты прохождени строчных синхроимпульсов (ССИ), и обеспечивающий более точное поддержание амплитуды видеосигнала в схеме цифрового телевизионного
приемника. I
Цифровой амплитудный детектор 11 (фиг.2) работает следующим образом.
Строчные импульсы, поступающие на тактовый вход D-триггера 25, который переключаетс на короткое врем в единичное состо ние, а затем сбрасываетс по входу установки в ноль. Таким образом, на пр мом выходе D- триггера 25 формируетс короткий положительный импульс, соответствующий По времени синхроимпульсу в видеосигнале (при наличии синхронизации). Отсчеты цифрового видеосигнала положительной пол рности (синхронимпуль- сами Вниз) с АЦЦ 4 поступают одновременно на информационный вход регистра 26 и компаратора 27. В начале ССИ в регистр по импульсу с D-триггера 25, поступающему через первый элемент ИЛИ 28, загружаетс значение амплитуды ССИ, Если за врем ССИ по витс меньшее записанного в регистре 26 значение, то оно вызывает формирование на выходе компаратора 27 импульса , который через первый элемент ИЛИ 28 перезапишет это значение в регистр 26.
44
С выхода регистра 26 измеренное значение амплитуды ССИ поступает на вход двухпорогового компаратора -29, сравнивающего значение амплитуды ССИ
с фиксированными, заранее установленными значени ми. При выходе за эти значени на соответствующих выходах двухпорогового компаратора 29 формируютс сигналы, разрешающие прохождение строчных импульсов с выхода инвертора 30, и элементы И 31 и 32, на суммирующий, либо, вычитающий входы реверсивного счетчика 33.
Реверсивный счетчик в соответстВИИ с поступившим сигналом увеличивает или уменьшает на единицу значение записанного в нем кода, который через ЦАП 34 поступает на выход цифрового амплитудного детектора 11 дл
управлени усилением УПЧ 3. I
Дл установки начального значени кода реверсивного счетчика 33, например , в момент включени питани , ис- пользуетс запись этого кода из регистра 35 начальной величины по формируемому в момент включени питани сигналу установки.
В случае выхода аналогового видео- сигнала за динамический диапазон АЦП 4 сигнал с линии переполнени выходной шины АЦП 4 может обеспечивать уменьшение кода в реверсивном счетчике 33 через третий элемент И 36 и второй элемент ИЛИ 37.
Предлагаема двухпетлева система АРУ цифрового телевизионного приемника , позвол ет оптимизировать динамические характеристики АРУ, за счет охвата АЦП 4. Кроме того, аналогова и цифрова ветви системы АРУ могут следить за различными компонентами сигнала, что также позволит более точно согласовать диапазоны входного сигнала АЦП с его динамическим диапазоном .
Ф о р мула изобретени
Цифровой телевизионный приемник, содержащий последовательно соединенные высокочастотный блок, фильтр сигнала промежуточной частоты, усилитель промежуточной частоты (УПЧ )и
детектор сигнала автоматической регулировки усилени ( ЛРУ ), а также аналого-цифровой преобразователь (АЦП /, выход которого соединен с входом блока обработки видеосигнала, первые
5 . 13
три выхода которого соединены с соответствующими входами блока цифроана- логового преобразовани (ЦАП),к трем вьпсодам которого подключены выходы соответственно фильтров нижних частот сигналов красного, зеленого и синего цветов, четвертый выход блока обработки видеосигнала соединен с входами процессора синхронизации и цифрового полосового фильтра сигнала звукового сопровождени , выход которого через детектор сигнала звукового сопровождени соединен с входом фильтра нижних частот, выход которого вл етс выходом сигнала звукового сопровождени , отличающийс тем, что, с целью повышени точности автоматической регулировки усилени , введены сумматор, цифровой амплитудный детектор, делитель частоты, а также блок вьщелени сигнала несущей частоты, фазовый детектор и фильтр, последовательно включенные между выходом УПЧ и уп- равл кнцим входом высокочастотного блока, второй вход фазового детектора соединен с первым выходом процессора синхронизации, первый вход АЦП соединен с выходом УПЧ, второй вход ЦАП через делитель частоты соединен с вторым выходом блока выделени сигнала несущей частоты, выход через цифровой амплитудный детектор соеди- нен с первым входом сумматора, второй вход которого соединен с выходом детектора сигнала АРУ, выход соединен с управл ющим входом УПЧ, а второй вход цифрового амплитудного детектора соединен с вторым выходом процессора синхронизации, при этом
46
цифровой амплитудный детектор содер- | жит регистр, выход которого со единен с входом двухпорогового компаратора и с первым входом компаратора, второй вход которого объединен с информационным входом регистра и вл етс первым входом цифрового амплитудного детектора, выход компаратора соединен с управл ющим входом регистра через первый элемент ИЛИ, второй вход которого соединен с пр мым выходом D-триггера, инверсньй выход которого с входом .установки в О D-триггера, а тактовый вход вл етс вторым входом цифрового амплитудного детектора и соединен через инвертор с первым входом первого элемента И, в торой вход которого соединен с первым вйхо- дом двухпорогового компаратора, а
выход соединен с суммирующим входом реверсивного счетчика, информационные входы которого соединены с выходом регистра начальной величины, вход управлени записью вл етс входом
сигнала установки, выход подключен к входу ЦАП, выход которого вл етс выходом цифрового амплитудного детектора , а вход вычитани реверсивного счетчика соединен с выходом второго
элемента И, первый вход которого объединен с первым входом .первого элемента И, а второй вход соединен с выходом второго элемента ИЛИ, первый вход которого соединен с вторым выходом двухпорогового компаратора, а второй, вход - с выходом третьего элемента И, первый и второй входы которого вл ютс входами сигнала переполнени и строчных синхроимпульсов
соответственно.
Ю
ic
Ls...
«ч
«с
S2
il
sai
..J
Редактор Ю.Середа
Составитель Л.Стасенко
Техред В.Кадар Корректор А.Зимокосов
Заказ 2672/59 , Тираж 638Подписное
ВНИИПИ Государственного комитета СССР
по делам изобретений и открытий 113035, .Москва, Ж-35, Раушска наб., д. 4/5
Производственно-полиграфическое предпри тие, г. Ужгород, ул. Проектна , 4
Claims (1)
- Ф о р мула изобретенияЦифровой телевизионный приемник, содержащий последовательно соединенные высокочастотный блок, фильтр сиг· нала промежуточной частоты, усилитель промежуточной частоты (УПЧ ) и детектор сигнала автоматической регулировки усиления ( АРУ ), а также аналого-цифровой преобразователь (АЦП выход которого соединен с входом блока обработки видеосигнала, первые5 · i 31 три выхода которого соединены с соответствующими входами блока цифроаналогового преобразования (ЦАП),к трем· выходам которого подключены выходы соответственно фильтров нижних частот. сигналов красного, зеленого и синего цветов, четвертый выход блока обработки видеосигнала соединен с входами процессора синхронизации и цифрового полосового фильтра сигнала звукового сопровождения, выход которого через детектор сигнала звукового сопровождения соединен с входом фильтра нижних частот, выход которого является выходом сигнала звукового сопровождения, отличающийся тем, что, с целью повышения точности автоматической регулировки усиления, введены сумматор, цифровой амплитудный детектор, делитель частоты, а также блок выделения сигнала несущей частоты, фазовый детектор и фильтр, последовательно включенные между выходом УПЧ и управляющим входом'высокочастотного блока, второй вход фазового детектора соединен с первым выходом процессора синхронизации, первый вход АЦП соединен с выходом УПЧ, второй вход ЦАП через делитель частоты соединен с вторым выходом блока выделения сигнала несущей частоты, выход через цифровой амплитудный детектор соединен с первым входом сумматора, второй вход которого соединен с выходом детектора сигнала АРУ, выход соединен с управляющим входом УПЧ, а второй вход цифрового амплитудного детектора соединен с вторым выходом процессора синхронизации, при этом1384 6 цифровой амплитудный детектор содер- | жит регистр, выход которого соединен' с входом двухпорогового компаратора и с первым входом компаратора, вто5 рой вход которого объединен с информационным входом регистра и является первым входом цифрового амплитудного детектора, выход компаратора соединен с управляющим входом регистра че10 рез первый элемент ИЛИ, второй вход которого соединен с прямым выходом D-триггера, инверсный выход которого с входом установки в О D-триггера, а тактовый вход является вторым вхо15 дом цифрового амплитудного детектора и соединен через инвертор с первым входом первого элемента И, второй вход которого соединен с первым вйходом двухпорогового компаратора, а 20 выход соединен с суммирующим входом реверсивного счетчика, информационные входы которого соединены с выходом регистра начальной величины, вход управления записью является входом 25 сигнала установки, выход подключен к входу ЦАП, выход которого является выходом цифрового амплитудного детектора, а вход вычитания реверсивного счетчика соединен с выходом второго 30 элемента И, первый вход которого объединен с первым входом первого элемента И, а второй вход соединен с выходом второго элемента ИЛИ, первый вход которого соединен с вторым выходом двухпорогового компаратора, а второй, вход - с выходом третьего элемента И, первый и второй входы которого являются входами сигнала переполнения и строчных синхроимпульсов соответственно.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/350,580 US4434439A (en) | 1982-02-22 | 1982-02-22 | Digital television AGC arrangement |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU1321384A3 true SU1321384A3 (ru) | 1987-06-30 |
Family
ID=23377340
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU833558000A SU1321384A3 (ru) | 1982-02-22 | 1983-02-18 | Цифровой телевизионный приемник |
Country Status (24)
| Country | Link |
|---|---|
| US (1) | US4434439A (ru) |
| JP (1) | JPS58154982A (ru) |
| KR (1) | KR910005932B1 (ru) |
| AT (1) | AT386916B (ru) |
| AU (1) | AU567489B2 (ru) |
| BE (1) | BE895964A (ru) |
| CA (1) | CA1195770A (ru) |
| CS (1) | CS268511B2 (ru) |
| DD (1) | DD207796A5 (ru) |
| DE (1) | DE3305919A1 (ru) |
| DK (1) | DK163398C (ru) |
| ES (1) | ES519798A0 (ru) |
| FI (1) | FI75963C (ru) |
| FR (1) | FR2522233B1 (ru) |
| GB (1) | GB2115629B (ru) |
| IT (1) | IT1168763B (ru) |
| NL (1) | NL8300644A (ru) |
| NZ (1) | NZ203346A (ru) |
| PL (1) | PL137296B1 (ru) |
| PT (1) | PT76177B (ru) |
| SE (1) | SE452837B (ru) |
| SU (1) | SU1321384A3 (ru) |
| YU (1) | YU45071B (ru) |
| ZA (1) | ZA831144B (ru) |
Families Citing this family (39)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4472707A (en) * | 1982-06-18 | 1984-09-18 | Allied Corporation | Display processor digital automatic gain control providing enhanced resolution and accuracy |
| DE3314570A1 (de) * | 1983-04-22 | 1984-10-25 | Philips Patentverwaltung Gmbh, 2000 Hamburg | Verfahren und anordnung zur einstellung der verstaerkung |
| DE3333071C2 (de) | 1983-09-14 | 1986-01-23 | Deutsche Thomson-Brandt Gmbh, 7730 Villingen-Schwenningen | Schaltung zur Analog/Digital-Wandlung eines Farbfernsehsignals |
| US4604645A (en) * | 1983-09-30 | 1986-08-05 | Rca Corporation | Coarse/fine automatic chrominance gain control using a gain adjustable IF amplifier in a digital television receiver |
| JPS60217789A (ja) * | 1984-04-13 | 1985-10-31 | Hitachi Ltd | 高品位テレビ受信機 |
| GB2160038A (en) * | 1984-05-30 | 1985-12-11 | Stc Plc | Gain control in integrated circuits |
| US4673970A (en) * | 1984-06-08 | 1987-06-16 | Matsushita Electric Industrial Co., Ltd. | Chrominance signal processing system |
| US4625240A (en) * | 1984-07-25 | 1986-11-25 | Eeco, Inc. | Adaptive automatic gain control |
| US4630102A (en) * | 1984-10-10 | 1986-12-16 | Rca Corporation | Digital chroma overload system |
| US4635102A (en) * | 1984-10-24 | 1987-01-06 | Rca Corporation | Chroma signal amplitude control apparatus |
| GB2166014B (en) * | 1984-10-24 | 1988-10-26 | Gen Electric Co Plc | Automatic gain control |
| US4628362A (en) * | 1985-05-02 | 1986-12-09 | American Dynamics Corporation | Combined video AGC and digitizing circuit |
| US4785352A (en) * | 1985-09-30 | 1988-11-15 | Rca Licensing Corporation | Sampled data amplitude detector as for an AGC multiplier |
| US4821087A (en) * | 1986-04-23 | 1989-04-11 | Matsushita Electric Industrial Co., Ltd. | Encoder circuit eliminating carrier leak |
| FR2606956A1 (fr) * | 1986-11-14 | 1988-05-20 | Radiotechnique Compelec | Dispositif de conversion analogique-numerique comportant un dispositif de controle automatique de gain |
| JPH01170189A (ja) * | 1987-12-24 | 1989-07-05 | Matsushita Electric Ind Co Ltd | ディジタルテレビジョン受像機 |
| JPH01170190A (ja) * | 1987-12-24 | 1989-07-05 | Matsushita Electric Ind Co Ltd | ディジタルテレビジョン受像機 |
| FR2652473B1 (fr) * | 1989-09-22 | 1991-11-29 | Europ Rech Electr Lab | Equipement de reception de signaux video. |
| JPH0813111B2 (ja) * | 1990-10-23 | 1996-02-07 | 株式会社富士通ゼネラル | 自動利得制御回路 |
| US5121117A (en) * | 1991-03-19 | 1992-06-09 | Zenith Electronics Corporation | Balanced A/D converter |
| US5486867A (en) * | 1993-11-30 | 1996-01-23 | Raytheon Company | High resolution digital phase detector |
| SE9403337L (sv) * | 1994-10-03 | 1995-11-27 | Ericsson Telefon Ab L M | Förfarande och anordning för att erhålla ett brett dynamiskt område hos en mottagare i ett digitalt radiotransmissionssystem |
| US5838390A (en) * | 1995-12-22 | 1998-11-17 | Cirrus Logic, Inc. | System and method for multi-level gain control |
| US6046781A (en) * | 1997-01-07 | 2000-04-04 | Samsung Electronics Co., Ltd. | Automatic fine tuning of TV receiver for receiving both digital and analog TV signals |
| US7075590B1 (en) | 1998-09-30 | 2006-07-11 | Thomson Licensing | Apparatus for providing television receiver alignment functions |
| AU6279499A (en) * | 1998-09-30 | 2000-04-17 | Thomson Licensing S.A. | Video amplifier with integrated dc level shifting |
| US6995806B1 (en) | 2000-08-04 | 2006-02-07 | Scientific-Atlanta, Inc. | Amplifier with a universal automatic gain control circuit |
| KR100750100B1 (ko) * | 2001-06-13 | 2007-08-17 | 삼성전자주식회사 | 아날로그/디지털 변환기를 구비한 영상처리장치 |
| US20020191718A1 (en) * | 2001-06-13 | 2002-12-19 | Ellis Michael Glynn | Method and apparatus for automatically compensating for attenuation in a received signal |
| KR100735368B1 (ko) * | 2001-08-23 | 2007-07-04 | 삼성전자주식회사 | 오디오 출력 이득 조정장치 및 그 방법 |
| JP2005094678A (ja) * | 2003-09-19 | 2005-04-07 | Sanyo Electric Co Ltd | ビデオ信号処理装置及びテレビジョン受像装置 |
| KR100558356B1 (ko) | 2005-03-25 | 2006-03-10 | 김수환 | 자동 텐트의 프레임 및 이를 채용한 텐트 |
| KR100790967B1 (ko) * | 2005-07-27 | 2008-01-02 | 삼성전자주식회사 | 자동이득 조절기의 제어전압을 디지털적으로 제어할 수있는 자동이득 조절기 및 제어방법 |
| US7515888B2 (en) * | 2005-10-06 | 2009-04-07 | Nxp B.V. | Systems and method for a highly integrated, multi-mode tuner |
| EP1801977B1 (en) * | 2005-12-22 | 2009-07-15 | Telefonaktiebolaget L M Ericsson AB (Publ) | Adjusting an input signal level of a sigma-delta converter |
| JP2008216027A (ja) * | 2007-03-05 | 2008-09-18 | Clarion Co Ltd | 信号収録再生装置 |
| JP4977573B2 (ja) * | 2007-10-11 | 2012-07-18 | オンセミコンダクター・トレーディング・リミテッド | 映像信号処理装置におけるオートゲインコントロール回路 |
| GB2457010A (en) * | 2007-12-13 | 2009-08-05 | Ubidyne Inc | Automatic gain control for delta sigma modulators |
| US8760538B2 (en) | 2011-01-21 | 2014-06-24 | Exelis, Inc. | Adaptive gain control image processing system and method |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1271162B (de) * | 1965-12-13 | 1968-06-27 | Fernseh Gmbh | Schaltungsanordnung zur Regelung der Amplitude eines Videosignals |
| US3947806A (en) * | 1975-02-10 | 1976-03-30 | Standard Oil Company | Automatic gain control for seismometer recorders |
| JPS5429919A (en) * | 1977-08-10 | 1979-03-06 | Hitachi Ltd | Video signal processing circuit |
| US4225976A (en) * | 1978-02-28 | 1980-09-30 | Harris Corporation | Pre-calibration of gain control circuit in spread-spectrum demodulator |
| US4213097A (en) * | 1978-10-19 | 1980-07-15 | Racal-Milgo, Inc. | Hybrid automatic gain control circuit |
| US4191995A (en) * | 1979-01-02 | 1980-03-04 | Bell Telephone Laboratories, Incorporated | Digital automatic gain control circuit |
| GB2042294B (en) * | 1979-02-06 | 1983-08-17 | Emi Ltd | Automatic gain control |
| US4360929A (en) * | 1979-06-22 | 1982-11-23 | Matsushita Electric Industrial Co., Ltd. | Automatic gain control circuit |
| JPS5714264A (en) * | 1980-06-30 | 1982-01-25 | Canon Inc | Analog-to-digital converter |
-
1982
- 1982-02-22 US US06/350,580 patent/US4434439A/en not_active Expired - Lifetime
-
1983
- 1983-02-01 PT PT76177A patent/PT76177B/pt unknown
- 1983-02-09 CS CS83881A patent/CS268511B2/cs unknown
- 1983-02-11 IT IT47696/83A patent/IT1168763B/it active
- 1983-02-11 GB GB08303911A patent/GB2115629B/en not_active Expired
- 1983-02-14 CA CA000421562A patent/CA1195770A/en not_active Expired
- 1983-02-15 FI FI830511A patent/FI75963C/fi not_active IP Right Cessation
- 1983-02-15 ES ES519798A patent/ES519798A0/es active Granted
- 1983-02-15 SE SE8300804A patent/SE452837B/sv not_active IP Right Cessation
- 1983-02-15 AU AU11425/83A patent/AU567489B2/en not_active Ceased
- 1983-02-16 YU YU366/83A patent/YU45071B/xx unknown
- 1983-02-18 DD DD83248074A patent/DD207796A5/de not_active IP Right Cessation
- 1983-02-18 SU SU833558000A patent/SU1321384A3/ru active
- 1983-02-19 KR KR1019830000683A patent/KR910005932B1/ko not_active IP Right Cessation
- 1983-02-21 BE BE0/210160A patent/BE895964A/fr not_active IP Right Cessation
- 1983-02-21 FR FR8302776A patent/FR2522233B1/fr not_active Expired
- 1983-02-21 DE DE19833305919 patent/DE3305919A1/de active Granted
- 1983-02-21 NL NL8300644A patent/NL8300644A/nl not_active Application Discontinuation
- 1983-02-21 DK DK074583A patent/DK163398C/da active
- 1983-02-21 JP JP58028392A patent/JPS58154982A/ja active Granted
- 1983-02-21 NZ NZ203346A patent/NZ203346A/en unknown
- 1983-02-21 ZA ZA831144A patent/ZA831144B/xx unknown
- 1983-02-22 PL PL1983240705A patent/PL137296B1/pl unknown
- 1983-02-22 AT AT0060183A patent/AT386916B/de not_active IP Right Cessation
Non-Patent Citations (1)
| Title |
|---|
| Electronics, 1981, № 11, p. 97- 103. * |
Also Published As
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| SU1321384A3 (ru) | Цифровой телевизионный приемник | |
| SU1327807A3 (ru) | Цифровой телевизионный приемник | |
| US4700217A (en) | Chrominance signal phase locked loop system for use in a digital television receiver having a line-locked clock signal | |
| US4625232A (en) | Demodulation circuit for a digitized chrominance signal having a sampling signal oscillator coupled to a chrominance signal oscillator | |
| ES478723A1 (es) | Perfeccionamientos en aparatos de identificacion de conmuta-cion de linea a linea en receptores de television de doble norma. | |
| EP0067822B1 (en) | Large scale, single chip integrated circuit television receiver subsystems | |
| JPH03127576A (ja) | ビデオ信号ディジタルデータ抽出器 | |
| JP2587633B2 (ja) | 信号処理装置 | |
| US4485404A (en) | Digital aft system which is activated during vertical retrace intervals | |
| US2713608A (en) | Color television synchronizing signal separator | |
| US4357632A (en) | Search type tuning system with synchronization signal presence transition detector | |
| US4562456A (en) | Analog-to-digital conversion apparatus including a circuit to substitute calculated values when the dynamic range of the converter is exceeded | |
| JPH0648778B2 (ja) | 衛星放送受信装置のａｆｃ方法 | |
| GB2126813A (en) | Digital aft system | |
| US3020339A (en) | Automatic tuning apparatus for a color television receiver | |
| US3023272A (en) | Automatic frequency control for television apparatus | |
| JP2815858B2 (ja) | 方形波量子化回路 | |
| GB1476984A (en) | System for cancelling time axis variation components in pal system colour television signals | |
| JPS60124197A (ja) | 簡易型バ−スト信号検知回路 | |
| KR890003611Y1 (ko) | 수직동기신호 및 콘트롤러를 사용한 110채널 vtr 튜너회로 | |
| JPS54149424A (en) | Signal detector of television receiver | |
| JPH0832049B2 (ja) | ディジタルテレビジョン信号のコンポーネント入力処理装置 | |
| JPS636947Y2 (ru) | ||
| JPH06164986A (ja) | 映像信号処理回路 | |
| JPS57202186A (en) | Television signal recorder |