CS268511B2 - Circuit for automatic control of gain at device for signal processing - Google Patents
Circuit for automatic control of gain at device for signal processing Download PDFInfo
- Publication number
- CS268511B2 CS268511B2 CS83881A CS88183A CS268511B2 CS 268511 B2 CS268511 B2 CS 268511B2 CS 83881 A CS83881 A CS 83881A CS 88183 A CS88183 A CS 88183A CS 268511 B2 CS268511 B2 CS 268511B2
- Authority
- CS
- Czechoslovakia
- Prior art keywords
- signal
- input
- analog
- digital
- output
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/50—Tuning indicators; Automatic tuning control
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3052—Automatic control in amplifiers having semiconductor devices in bandpass amplifiers (H.F. or I.F.) or in frequency-changers used in a (super)heterodyne receiver
- H03G3/3068—Circuits generating control signals for both R.F. and I.F. stages
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/52—Automatic gain control
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Control Of Amplification And Gain Control (AREA)
- Television Receiver Circuits (AREA)
- Analogue/Digital Conversion (AREA)
- Picture Signal Circuits (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Description
vynález ее týká obvodu pro automatické řízení zisku u zařízení pro zpracovávání signálů, opatřeného zdrojem analogových signálů, opatřeného zdrojem analogových signálů, к jehož výstupu Je připojen vstup zesilovače analogových signálů s výstupem připojeným к vstupu analogově-číslícového převodníku, Jehož výstup je připojen к číslicovému amplitudovému detektoru·
V systémech zpracujících signál, Jako Je televizní přijímač, v nichž je přijatý analogový televizní signál převáděn do číslicové formy analogově-číslícovým převodníkem pro číslicové zpracování televizní informace, Je obecně žádoucí řídit dynamický rozsah analogového signálu, který má být převeden do číslicové formy. Analogově číslicový převodník Je obvykle navržen tak, aby vytvářel v číslicové formě vzorky odpovídající úrovním v rozsahu daného analogového vstupního signálu. Pokud analogový vstupní signál daný rozsah přesáhne nebo pod něj poklesne, analogově-Čislicový převodník vytvoří nepřesné signálové vzorky. Je tudíž žádoucí řízením zisku udržovat úroveň analogového signálu v rozmezí daného rozsahu.
Uvedené nevýhody jsou odstraněny u obvodu pro automatické řízení zisku podle vynálezu, Jehož podstatou Je, že к výstupu zesilovače analogových signálů Je připojen analogový amplitudový detektor, Jehož výstup Je připojen к prvnímu vstupu kombinátoru signálů, na Jehož druhý vstup Je připojen Číslicový amplitudový detektor a Jehož výstup Je připojen ke vstupu řízení zisku zesilovače analogových signálů.
Vynálezem je dosaženo dokonalého řízení zisku pro udržování úrovně signálu v daném rozsahu.
Příklad provedení obvodu pro automatické řízení zisku podle vynálezu Je znázorněn na výkresech, na nichž znázorňuje obr. 1 ve formě blokového schématu číslicový televizní přijímač zahrnující automatický systém řízení zisku navržený podle vynálezu a obr. 2 částečně ve formě blokového schématu a částečně ve formě elektrického schématu detailní provedení systému automatického řízení zisku navrženého podle vynálezu.
Na obr. 1 je znázorněna signál zpracující část televizního přijímače. Vysokofrekvenční signály jsou přijímány anténou 8 a přiváděny к vysokofrekvenčním obvodům 12 tunerového modulu 10. Vysokofrekvenční obvody 12 zahrnují kmitočtově selektivní a zesilující obvody, které dávají zesílené vysokofrekvenční signály к prvnímu vstupu prvního detektoru neboli směšovače 14. Volič 22 kanálu v tunerovém modulu 10 vytváří číslicové signály odpovídající zvolenému kanálu. Číslicové signály řídí fázově synchronizovanou smyčku 20 tak, aby vytvářela hrubé ladicí napětí V^^. pro řízení místního oscilátoru 16 tak, že jeho kmitočet Je ve vztahu úměry určené číslem kanálu к referenčnímu kmitočtu vytvářenému krystalovým oscilátorem, který je naznačen krystalem 21. Hrubé ladicí napětí VCT se přivádí přes spínač 24 ke vstupům vysokofrekvenčních obvodů 12 a místního oscilátoru 16. Ladicí napětí V^ přiváděné к vysokofrekvenčním obvodům 12 nastavuje ladění kmitočtově selektivních obvodů pro zvolený televizní kanál sledováním vztahu ke kmitočtu místního oscilátoru £6. Místní oscilátor 16 dává oscilační signál pro směšovoč 14, který směšuje vysokofrekvenční signál zvoleného televizního kanálu do zvláštního mezifrekvenčního pásma. Jakmile hrubé ladicí napětí VCJ naladí místní oscilátor 16 na příjem požadovaného signálu kanálu, příjem se udržuje sepnutím spínače 24 tak, že místní oscilátor 16 je řízen jemným ladicím napětím VFT*
Signály vytvářené směŠovačem 14, nyní na kmitočtech mez i frekvence televizoru, jsou přiváděny к mez i frekvenčnímu filtru 30. Mez i frekvenční filtr 30 tvaruje charakteristiku odezvy pro mezi frekvenční signály zvoleného televizního kanálu. Signály nad a pod mezemi mezifrekvenčního pásma jsou zeslabeny mez i frekvenčním filtrem.
Mezifrekvenční signály prošlé mez i frekvenčním filtrem se přivádějí к zesilovači analogových signálů, který zesiluje nebo zeslabuje mez i frekvenční signály v odezvu na napětí VASC řízení zisku. Zesílené mez ifrekvenční signály se pak přivádějí к analogovému amplitudovému detektoru 42, extraktoru 52 referenčního signálu nosné а к ana-
’ CS 268511 B2 logově číslícovému převodníku 50 pro převedení do číslicové formy. Mez i frekvenční signály jsou vzorkovány analogově-číslicový* převodníkem 50 v odezvu na vzorkovací signál Nfec/M.
Do číslicové formy převedené obrazové signály například osmibitové jsou vytvářeny analogově číslicovým převodníkem 50. číslicové signály obsahují jak obrazové, tak zvukové informace. Na obr. 1 jsou multibitové digitální signály představovány ši« rokými signálními drahami, například na výstupu analogově-číslícového převodníku 50.
Číslicový signál se přivádí к číslicovému amplitudovému detektoru 44 а к procesoru 60 číslicového obrazového signálu, který odděluje a zpracovává obrazovou informaci a vytváří číslicové signály červené, zelené a modré barvy. Tyto signály ве přivádějí na první číslicový analogový převodník 62, který převádí signály do analogového tvaru. Analogové signály vytvářené číslicově analogovým převodníkem 62 se přivádějí к první, druhé a třetí dolní propusti 64, 66 a 68, které odstraňují nechtěné složky analogových signálů o vyšší frekvenci pro vytváření červených, zelených a modrých barevných signálů pro zobrazení na obrazovce.
Číslicové signály obsahující informaci o zvuku a synchronizaci se přivádějí z procesoru 60 číslicového obrazového signálu ke vstupům Číslicového pásmového filtru 70 a procesoru 80 číslicového synchronizačního signálu, číslicový pásmový filtr 70 propouští číslicovou informaci o zvuku v sousedství zvukové nosné do číslicového detektoru 72 zvuku, číslicový detektor 72 zvuku detekuje zvukovou informaci a vytváří například šířkou impulsu modulovaný signál představující zvukovou informaci. Tento signál je filtrován čtvrtou dolní propustí 74 pro obnovení informace o zvuku pro následnou reprodukci.
procesor 80 číslicového synchronizačního signálu vyrábí a odděluje horizontální a vertikální synchronizační signály a vytváří sledy impulsů o horizontálním a vertikálním kmitočtu pro neznázorněné vychylovací obvody v televizním přijímači. Procesor 80 Číslicového synchronizačního signálu také vytváří signál, který je násobkem kmitočtu ftl horizontálního synchronizačního signálu a je v podstatě ve stálém fázovém vztahu П к horizontálnímu synchronizačnímu signálu. Tento n-násobný signál nfH se přivádí к jednomu vstupu fázového detektoru 90, který také přijímá signál představující vybraný signál nosné obrazu z extraktoru 52 referenčního signálu nosné. Fázový detektor 90 srovnává fázi těchto dvou signálů a vytváří řídicí signál, který Je filtrován filtrem 92 a přiváděn ke spínači 24 v tunerovém modulu 10 jako jemné ladicí napětí V^. Oemné ladicí napětí VFT řídí místní oscilátor 16 tak, aby udržel mezi frekvenční nosnou obrazu v podstatě ve stálém fázovém vztahu к horizontálnímu synchronizačnímu signálu,
Analogově-číslicový převodník 50 převádí mez i frekvenční signály přímo na číslicové signální vzorky vhodné pro zpracování signálu v základním pásmu bez potřeby druhého, videodetektoru. Obvod extraktoru 52 referenčního signálu nosné vytváří signál, který je frekvenční sladěn a v podstatě v konstatním fázovém vztahu к obrazové nosné. Tento signál Je frekvenčně rozdělován obvodem 54 dělícím číslem M pro vytváření vzorkovacího signálu pro analogově-číslicový převodník 50. Extraktor 52 referenčního signálu nosné může obsahovat popřípadě obvod volby kmitočtu naladěný na kmitočet mezi frekvence obrazové nosné a zesilovač nebo fázově synchronizovaný smyčkový obvod, který vytváří oscllační signál na kmitočtu mezifrekvence obrazové nosné. OscilaČní signál je pak dělen na požadovaný vzorkovací kmitočet, Analogově-číslicový převodník 50 vzorkuje analogový mez ifrekvenční signál v odezvu na vzorkovací signál a převádí vzorky na Číslicová slova na kmitočtu vzorkovacího signálu.
Vynález se týká uspořádání automatického řízení zisku, které je vhodné pro řízení zisku mezifrekvenČního zesilovače 40 analogových signálů pro udržování mezi frekvenčních signálů na vstupu analogově-číslícových převodníků 50 ve správném dynamickém rozsahu, Číslicový amplitudový detektor 44 detekuje odchylky špiček do Číslicové formy
CS 268511 82 .,'4
převedených složek synchronizačního aignálu obrazového signálu, špičky synchronizačního signálu jsou na známé úrovni, která může být vyjádřena v jednotkách IRE vůči plné amplitudě obrazového signálu, rudlž, když jsou Špičky synchronizačního signálu udržovány v daném rozsahu číslicových úrovní, Čáat obrazové informace signálu je zřejmě v daném rozsahu. Jak Špičky synchronizačního signálu kolísají v číslicové úrovní, bude rozsah obrazové informace signálu kolísat odpovídajícím způsobem, vytváří se tudíž řídicí signál Číslicovým amplitudovým detektorem 44 ve vztahu ke Špičkám synchronizačního signálu a používá se pro řízení zisku mez i frekvenčního zesilovače 40 analogových signálů pro udržení obrazového mezifrekvenčního signálu v požadavcích dynamického rozsahu analogově-číslícového převodníku 50.
U jiného provedení vynálezu je zapojen analogový amplitudový detektor 42 , aty vzorkoval Špičky mezifrókveočního signálu дат vstupu aualogově-Čželieového převodníku 50. Analogový amplituoový detektor 42 vytváří analogový řídicí signál charakterizující Špičky mez i frekvenčního signálu. Tento řídicí signál je kombinován v kombinátoru signálu 46 s číslicovým řídicím signálem vytvářeným číslicovým amplitudovým detektorem 44. Tím se vytváří signál s napětím VAGC řízení zisku pro řízení zisku mezifrekvenčního zesilovače 40 analogových signálu.
Použití analogového amplitudového detektoru 42 umožňuje, aby systém rychle reagoval na náhlé změny signálu, ke kterým muže dojít v průběhu změn kanálů nebo při zapnutí. Například když je přijímač správně ziskově řízen, mez i frekvenční obrazový signál se může měnit na vertuálně úplném dynamickém vstupním rozsahu analogově-číslícového převodníku 50. Jestliže se pak přijímač přepne na jiný kanál se signálem dvakrát silnějším, než signál dříve přijímaný, lze očekávat, že amplituda mez i frekvenčního signálu se zvětší a může přesáhnout dynamický rozsah onalogově-čís1icového převodníku 50. Analogový amplitudový detektor 42 rychle zareaguje na tento stav přetížení a sníží zisk mezifrekvenčního zesilovače 40 analogových signálů. Tím se přijímač dostane velmi rychle opět do vhodných pracovních podmínek.
Poněvadž signál s napětím Адсс řízení zisku se odvozuje od řídicích signálu dvou špiškových detektorů, mohou být zvoleny různé časové konstanty pro obě složky řídicího signálu, aby odezva systému byla přizpůsobena pro efektivní Činnost. Například analogový amplitudový detektor 42 může mít krátkou Časovou konstantu odezvy, tak, aby byl schopen rychle reagovat na podmínku přetížení, zatímco číslicový amplitudový detektor 44 může mít delší časovou konstantu odezvy s jemnějšími řídicími přírůstky, tak, aby byl schopen udržovat špičky synchronizačního signálu v relativně úzkém rozsahu číslicových hodnot.
Navíc typ detekce špiček může být zvolen tak, aby zajistil efektivnější řízení typu mezi frekvenčního signálu vytvářeného mez i frekvenčním zesilovačem 40 analogových signálů. Například, jestliže mez i frekvenční zesilovač vytvoří signál s kladnými složkaml synchronizačního signálu (to Jest, mez i frekvenční signál má svou plnou normální amplitudu během intervalů synchronizačního signálu), mohou být jak analogový, tak číslicový amplitudový detektor 42, 44 uspořádaný pro snímání přesahu špiček signálu pro zábranu tomu, aby mez i frekvenční signál přesáhl horní mez dynamického rozsahu analogově-čís1icového převodníku 50. Na druhé straně, Jestliže mez i frekvenční zesilovač 40 analogových signálů vytvoří obrazový mez i frekvenční signál se zápornými složkami synchronizačního signálu, bude mez i frekvenční signál vykazovat minimální přesahy špiček v průběhu Intervalů synchronizačního signálu a maximální přesah Špiček v průběhu příjmu bílého jasového signálu. Analogový amplitudový detektor 42 může pak být uspořádán tak, aby snímal přesahy špíček signálu bílé, aby se zajistilo, aby obrazový signál přesahoval horní mez dynamického rozsahu analogově-číslicového převodníku 50. Číslicový amplitudový detektor 44 může být uspořádán tak, aby detekoval minimální hladiny digitálního signálu objevující se v průběhu úrovní synchronizačního signálu pro udržení špiček synchronizačního signálu nad spodní mezí rozsahu analogově-číslícového převodníku 50. Detailnější provedení syatému automatického řízení zisku, a to pro záporné složky synchronizačního signálu, uspořádané tímto způsobem, je znázorněno na obr. 2.
Na obr. 2 má číslicový amplitudový detektor 44 vstupy připojené pro příjem do číslicové formy převedených signálu vytvořených analogově-číslícovým převodníkem 50. Výstup analogově-číslícového převodníku 50 je připojen ke vstupu registru 102 а к prvnímu vstupu A komparátoru 104. Výstup registru 102 je připojen к druhému vstupu В komparátoru 104. Výstup komparátoru 104 je připojen к prvnímu vstupu druhého součtového hradla 106» jehož výstup Je připojen ke vstupu L zatěžovacího signálu registru 102.
Horizontální synchronizační signál Η^^θ vytvořený procesorem 80 číslicového synchronizačního signálu se přivádí к hodinovému vstupu C bistabilního klopného obvodu 108 typu D a ke vstupu inventoru 112 . Na výstupu invertoru 112 se vytváří invertovaný horizontální synchronizační signál HSyNC· Datový vstup D bistabilního klopného obvodu 108 typu D je připojen pro příjem kladného napětí logické jednotky. Výstup Q bistabilního klopného obvodu 108 Je připojen к nulovácímu vstupu R bistabilního klopného obvodu.
Výstup Q bistabilního klopného obvodu 108 typu D je připojen ke druhému vstupu druhého součtového hradla 106.
Výstup registru 102 číslicového amplitudového detektoru 44 je také připojen ke vstupu dvojprahového neboli okénkového komparátoru 110. Výstup H horní úrovně okénkového komparátoru 110 je připojen к prvnímu vstupu druhého součinového hradla 116. stup O.F. signálu přeplnění analogově-číslícového převodníku 50 je připojen к prvnímu vstupu třetího součinového hradla 118, jehož druhý vstup je připojen ke zdroji signálu sledu hodinových impulsu. Výstup třetího součinového hradla 118 je připojen к druhému vstupu hradla 122, jehož výstup je připojen к prvnímu vstupu prvního součinového hradla 114. Výstup Invertoru 112 je připojen ke druhým vstupům prvního a druhého součinového hradla 114 a 116.
Výstup prvního součinového hradla 114 je připojen к sestupnému vstupu ON sestupných hodinových impulsů obousměrného čítače 120.
Výstup druhého součinového hradla 116 je připojen ke vstupu UP vzestupných hodinových impulsů obousměrného čítače 120. první součtové hradlo 122 jako registr počáteční hodnoty podržuje počáteční hodnotu pro obousměrný Čítač 120 a je připojen ke vstupu dat obousměrného čítače 120. Impuls “signál přerušen/napájení zapnuto“ se přivádí к napájecími vstupu L obousměrného čítače 120. Tento Impuls může být vytvářen například turnérovým modulem 10 z obr. 1 a vytváří se, když se televizní přijímač poprvé zapne, nebo když se změní kanál přijímače.
Výstup obousměrného čítače 120 je připojen ke vstupu druhého číslicově-analogového převodníku 130. Výstup číslicově-analogového převodníku 130 je připojen přes druhý odpor 132 ke vstupu řídicího signálu mez i frekvenčního zesilovače 40 analogových signálů. Detektor 42 analogový amplitudový, který je obvykle konstrukce, má výstup připojen přes první odpor 43 ke vstupu řídicího signálu zesilovače 40 analogových signálů. Mezi vstupem řídicího signálu zesilovače 40 analogových signálů a zemí je také zapojen filtrační kondenzátor 48 automatické řízení zisku. Druhý a první filtrační kondenzátor 48 automatického řízení zisku vytvářejí kombinátor 46 signálů z obr. 1.
Horizontální synchronizační signál Н$у^с Je v čssové koincidenci s každým intervalem synchronizačního signálu obrazového signálu v číslicové formě. Na počátku synchronizačního impulsu horizontální synchronizační signál HsyNC nastaví bistabllní klopný obvod 108 typu o a tím způsobí, že jeho výstup Q se dostane na vysokou úroveň na logickou 1) a jeho výstup Q se dostane na nízkou úroveň (na logickou o). poněvdaŽ výstup Q bistabilního klopného obvodu 108 typu D je připojen к jeho nulovácímu vstupu R, bude signál Q o nízké úrovni pokračovat v nulování bistabilního klopného obvodu typu
0 1θ§* Tut,íž bistabllní klopný obvod 108 typu O bude vytvářet velmi krátký impuls na svém výstupu Q na počátku každého synchronizačního impulsu·
Krátký Impuls vytvořený na výstup Q klopného obvodu lOfl typu O se přikládá přes Auhé součtové hradlo 106 na vstup L registru 102, který zavede číslicovou hodnotu videosignálu vytvořenou v té době do registru 102· Hodnota obrazového signálu uložená v registru 102 se přivede na druhý vstup В komparátoru 104, kde se průběžné porovnává s novými hodnotami obrazového signálu přiváděného na první vstup д komparátoru· Pokud Jedna z nových hodnot signálu na prvním vstupu A komparátoru 104 Je nižší, než hodnota uložená v registru 102, vytvoří výstup А В komparátoru 104 impuls, který zavede novou nižší hodnotu do registru 102· Na konci synchronizačního impulsu bude registr 102 obsahovat hodnotu záporného synchronizačního signálu·
Špičková hodnota záporného synchronizačního signálu se srovnává se dvěma prahovými hodnotami v okénkovém komparátoru 110· Tyto prahové hodnoty, mohou být programovány nebo tvořit technické vybavení okénkového komparátoru 110 a určují žádoucí horní a dolní mez špičky synchronizačního signálu, pokud Je špička synchronizačního signálu nad horním prahem, vytvoří se na výstupu H horní úrovně okénkového komparátoru 110 signál logické jednotky. Je-li špička synchronizačního signálu pod dolní prahovou hodnotou, vytvoří se signál logické jedničky na výstupu L dolní úrovně okénkového komparátoru 110. Pokud je Špička synchronizačního šignálu na prahových hodnotách prahu nebo mezi nimi' vytvoří se na obou výstupech okénkového komparátoru 110 signály logické nuly.
Na konci intervalu synchronizačního signálu dosáhne signál horizontální synchronizační HsYNC vysokou úroveň a otevře první a druhé součinové hradlo 114 a 116· Je-li špička synchronizačního signálu nad horním prahem okénkového komparátoru 110? taktuje signál logické jedničky na výstupu H horní úrovně okénkového komparátoru 110 vstup DN sestupných hodinových impulsu obousměrného čítače 120 a obousměrného čítače 120 se zmenší o jednu. Podobně signál logické Jednotky na výstupu L dolní úrovně okénkového komparátoru 110 způsobí přírůstek na napočtené hodnotě obousměrného čítače 120. Je-li špička synchronizaČního signálu mezi požadovanými mezemi, nezmění se načítané číslo v obousměrném Čítači 120· Načítané číslo obousměrného Čítače 120 se převádí na analogové řídicí napětí druhým Číslicově-analogovým převodníkem 130 a přivede se к mez i frekvenčnímu zesilovači 40 analogových signálů·
Зак načítaný počet v obousměrném čítači 120 vzrůstá nebo klesá, vzrůstá nebo klesá podle toho zisk mez i frekvenčního zesilovače 40 analogových signálů. Předpokládejme například, že stejnosměrná referenční úroveň analogového vstupního signálu na analogově číslicovém převodníku 50 je vztažena к nejnižší kvantizační úrovni (na výstupu samé nuly) analogové-číslicového převodníku 50 a Ie ,je žádoucí udržet špičku záporného synchronizačního signálu v rozsahu číslicových hodnot 2 a 4. Je-li amplituda mez ifrekvenčního signálu příliš vysoká, bude špičková detekovaná hodnota nad číslicovou úrovní 4. Výstup H horní úrovně okénkového komparátoru 110 vytvoří impuls, který sníží načítaný počet v obousměrném čítači 120 a tudíž zisk mez i frekvenčního zesilovače 40 analogových signálu. Toto snížení zisku sníží Špičkové úrovně bílých signálů a přivede obrazový signál zpět do dynamického rozsahu analogově-číslicového převodníku 50 a špičku synchronizačního signálu zpět do jejího požadovaného rozsahu.
Navíc bit přeplnění analogově-čís1icového převodníku 50 poskytuje indikaci signálu stavu mimo rozsah vstupu analogově-číslicového převodníku 50. Bit přeplnění je logicky vynásoben se signálem sledu hodinových impulsů v třetím součinovém hradle 118 a přiloží sérii impulsů na vstup DN sestupných hodinových impulsů čítače 120 v průběhu takového stavu mimo rozsah a tím přivádí signál stavu mimo rozsah zpět do požadovaného rozsahu. Kmitočet sledu hodinových impulsů určuje odezvu systému automatického řízení zisku na takové stavy mimo rozsah.
CS 268511 02
Když je televizní přijímač poprvé zapnut nebo se změní televizní kanál, je žádoucí inicializovat: /ink mnz i frckvenčn ího zesilovače 40 analogových signálů na normální hodnotě* V této době impuls přerušení aignálu/zapnutí napájení zovede původní hodnotu načítání do obousměrného čítače 120 z prvního součtového hradla 122* Když se získá televizní signál, začne obousměrný .čítač 120 čítat vzestupně nebo sestupně od této nominální hodnoty.
Analogový detektor špíček pracuje tak, že detekuje přesahy signálu bílé a přivede signály na hladiny přeplnění v dynamickém rozsahu analogově-číslicového převodníku 50 snížením zisku mezi frekvenčního zesilovače 40 analogových signálů* Relativní doby odezvy analogových a číslicových amplitudových detektorů 42, 44 jsou řízeny volbou vhodných hodnot prvního a druhého odporu 43 a 132, které se používají pro kombinování dvou složek řídicího signálu pro vytvoření úplného řídicího signálu s napětím νΑθθ řízení zisku.
Claims (3)
- PŘEDMĚT VYNÁLEZU1. Obvod pro automatická řízení zisku и zařízení pro zpracovávání signálů, opatřeného zdrojem analogových signálů, к jehož výstupu Je připojen vstup zesilovače analogových signálů a výstupem připojeným к vstupu analogově-číslicového převodníku* jehož výstup je připojen к číslicovému amplitudovému detektoru* vyznačující se tím* že к výstupu zesilovače (40) analogových signálu je připojen analogový amplitudový detektor (42), jehož výstup je připojen к prvnímu vstupu kombinátoru (46) signálů* na jehož druhý vstup je připojen číslicový amplitudový detektor (44) a jehož výstup je připojen ke vstupu řízení zisku zesilovače (40) analogových signálů.
- 2. Obvod podle bodu 1, vyznačující se tím* že kombinátor (46) signálů je opatřen okénkovým komparátorem (110), připojeným к číslicovému amplitudovému detektoru (44), к výstupu (H) horní úrovně okénkového kompenzátoru (110) je přes první součtové hradlo (122) a s ním v sérii zapojené první součinové hradlo (114) připojen vstup (DN) sestupných hodinových impulsů obousměrného čítače (120), jehož vstup (UP) vzestupných hodinových impulsů je přes druhé součinové hradlo (116) připojen к výstupu (L) dolní úrovně okénkového komparátoru (110) к datovému vstupu obousměrného čítače (120) je připojen registr (1221) počáteční hodnoty a výstup obousměrného čítače (120) je přes druhý číslicově-analogový převodník (130) připojen ke vstupu řízení zisku zesilovače (40) analogových signálů.
- 3. Obvod podle bodů 1 a 2, vyznačující se tím* Že výstup zesilovače (40) analogových signálů je připojen ke vstupu analogově-číslicového převodníku (50) opatřeného přídavně výstupem (O.F) signálu přeplnění* připojeným к prvnímu vstupu třetího součinového hradla (118), jehož druhý vstup je připojen к druhému vstupu prvního součtového hradla (122).
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/350,580 US4434439A (en) | 1982-02-22 | 1982-02-22 | Digital television AGC arrangement |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CS268511B2 true CS268511B2 (en) | 1990-03-14 |
Family
ID=23377340
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CS83881A CS268511B2 (en) | 1982-02-22 | 1983-02-09 | Circuit for automatic control of gain at device for signal processing |
Country Status (24)
| Country | Link |
|---|---|
| US (1) | US4434439A (cs) |
| JP (1) | JPS58154982A (cs) |
| KR (1) | KR910005932B1 (cs) |
| AT (1) | AT386916B (cs) |
| AU (1) | AU567489B2 (cs) |
| BE (1) | BE895964A (cs) |
| CA (1) | CA1195770A (cs) |
| CS (1) | CS268511B2 (cs) |
| DD (1) | DD207796A5 (cs) |
| DE (1) | DE3305919A1 (cs) |
| DK (1) | DK163398C (cs) |
| ES (1) | ES519798A0 (cs) |
| FI (1) | FI75963C (cs) |
| FR (1) | FR2522233B1 (cs) |
| GB (1) | GB2115629B (cs) |
| IT (1) | IT1168763B (cs) |
| NL (1) | NL8300644A (cs) |
| NZ (1) | NZ203346A (cs) |
| PL (1) | PL137296B1 (cs) |
| PT (1) | PT76177B (cs) |
| SE (1) | SE452837B (cs) |
| SU (1) | SU1321384A3 (cs) |
| YU (1) | YU45071B (cs) |
| ZA (1) | ZA831144B (cs) |
Families Citing this family (40)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4472707A (en) * | 1982-06-18 | 1984-09-18 | Allied Corporation | Display processor digital automatic gain control providing enhanced resolution and accuracy |
| DE3314570A1 (de) * | 1983-04-22 | 1984-10-25 | Philips Patentverwaltung Gmbh, 2000 Hamburg | Verfahren und anordnung zur einstellung der verstaerkung |
| DE3333071C2 (de) | 1983-09-14 | 1986-01-23 | Deutsche Thomson-Brandt Gmbh, 7730 Villingen-Schwenningen | Schaltung zur Analog/Digital-Wandlung eines Farbfernsehsignals |
| US4604645A (en) * | 1983-09-30 | 1986-08-05 | Rca Corporation | Coarse/fine automatic chrominance gain control using a gain adjustable IF amplifier in a digital television receiver |
| JPS60217789A (ja) * | 1984-04-13 | 1985-10-31 | Hitachi Ltd | 高品位テレビ受信機 |
| GB2160038A (en) * | 1984-05-30 | 1985-12-11 | Stc Plc | Gain control in integrated circuits |
| US4673970A (en) * | 1984-06-08 | 1987-06-16 | Matsushita Electric Industrial Co., Ltd. | Chrominance signal processing system |
| US4625240A (en) * | 1984-07-25 | 1986-11-25 | Eeco, Inc. | Adaptive automatic gain control |
| US4630102A (en) * | 1984-10-10 | 1986-12-16 | Rca Corporation | Digital chroma overload system |
| GB2166014B (en) * | 1984-10-24 | 1988-10-26 | Gen Electric Co Plc | Automatic gain control |
| US4635102A (en) * | 1984-10-24 | 1987-01-06 | Rca Corporation | Chroma signal amplitude control apparatus |
| US4628362A (en) * | 1985-05-02 | 1986-12-09 | American Dynamics Corporation | Combined video AGC and digitizing circuit |
| US4785352A (en) * | 1985-09-30 | 1988-11-15 | Rca Licensing Corporation | Sampled data amplitude detector as for an AGC multiplier |
| US4821087A (en) * | 1986-04-23 | 1989-04-11 | Matsushita Electric Industrial Co., Ltd. | Encoder circuit eliminating carrier leak |
| FR2606956A1 (fr) * | 1986-11-14 | 1988-05-20 | Radiotechnique Compelec | Dispositif de conversion analogique-numerique comportant un dispositif de controle automatique de gain |
| JPH01170190A (ja) * | 1987-12-24 | 1989-07-05 | Matsushita Electric Ind Co Ltd | ディジタルテレビジョン受像機 |
| JPH01170189A (ja) * | 1987-12-24 | 1989-07-05 | Matsushita Electric Ind Co Ltd | ディジタルテレビジョン受像機 |
| FR2652473B1 (fr) * | 1989-09-22 | 1991-11-29 | Europ Rech Electr Lab | Equipement de reception de signaux video. |
| JPH0813111B2 (ja) * | 1990-10-23 | 1996-02-07 | 株式会社富士通ゼネラル | 自動利得制御回路 |
| US5121117A (en) * | 1991-03-19 | 1992-06-09 | Zenith Electronics Corporation | Balanced A/D converter |
| US5486867A (en) * | 1993-11-30 | 1996-01-23 | Raytheon Company | High resolution digital phase detector |
| SE502618C2 (sv) * | 1994-10-03 | 1995-11-27 | Ericsson Telefon Ab L M | Förfarande och anordning för att erhålla ett brett dynamiskt område hos en mottagare i ett digitalt radiotransmissionssystem |
| US5838390A (en) * | 1995-12-22 | 1998-11-17 | Cirrus Logic, Inc. | System and method for multi-level gain control |
| US6046781A (en) * | 1997-01-07 | 2000-04-04 | Samsung Electronics Co., Ltd. | Automatic fine tuning of TV receiver for receiving both digital and analog TV signals |
| US7075590B1 (en) | 1998-09-30 | 2006-07-11 | Thomson Licensing | Apparatus for providing television receiver alignment functions |
| KR100695314B1 (ko) * | 1998-09-30 | 2007-03-15 | 톰슨 라이센싱 | 비디오 신호 수신기 내에서 비디오 신호의 ｄｃ 레벨을 제어하는 장치 |
| US6995806B1 (en) | 2000-08-04 | 2006-02-07 | Scientific-Atlanta, Inc. | Amplifier with a universal automatic gain control circuit |
| KR100750100B1 (ko) * | 2001-06-13 | 2007-08-17 | 삼성전자주식회사 | 아날로그/디지털 변환기를 구비한 영상처리장치 |
| WO2002102090A1 (en) * | 2001-06-13 | 2002-12-19 | Tech Electronics, Inc. | Method and apparatus for automatically compensating for attenuation in a received signal |
| KR100735368B1 (ko) * | 2001-08-23 | 2007-07-04 | 삼성전자주식회사 | 오디오 출력 이득 조정장치 및 그 방법 |
| RU2258319C2 (ru) * | 2003-02-12 | 2005-08-10 | Пашуков Евгений Борисович | Способ и устройство для записи и воспроизведения электронных сигналов цветного изображения объектов (варианты) |
| JP2005094678A (ja) * | 2003-09-19 | 2005-04-07 | Sanyo Electric Co Ltd | ビデオ信号処理装置及びテレビジョン受像装置 |
| KR100558356B1 (ko) | 2005-03-25 | 2006-03-10 | 김수환 | 자동 텐트의 프레임 및 이를 채용한 텐트 |
| KR100790967B1 (ko) * | 2005-07-27 | 2008-01-02 | 삼성전자주식회사 | 자동이득 조절기의 제어전압을 디지털적으로 제어할 수있는 자동이득 조절기 및 제어방법 |
| US7515888B2 (en) * | 2005-10-06 | 2009-04-07 | Nxp B.V. | Systems and method for a highly integrated, multi-mode tuner |
| DE602005015472D1 (de) * | 2005-12-22 | 2009-08-27 | Ericsson Telefon Ab L M | Einstellung des Eingangssignalpegels eines Sigma-Delta Wandlers |
| JP2008216027A (ja) * | 2007-03-05 | 2008-09-18 | Clarion Co Ltd | 信号収録再生装置 |
| JP4977573B2 (ja) * | 2007-10-11 | 2012-07-18 | オンセミコンダクター・トレーディング・リミテッド | 映像信号処理装置におけるオートゲインコントロール回路 |
| GB2457010A (en) * | 2007-12-13 | 2009-08-05 | Ubidyne Inc | Automatic gain control for delta sigma modulators |
| US8760538B2 (en) | 2011-01-21 | 2014-06-24 | Exelis, Inc. | Adaptive gain control image processing system and method |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1271162B (de) * | 1965-12-13 | 1968-06-27 | Fernseh Gmbh | Schaltungsanordnung zur Regelung der Amplitude eines Videosignals |
| CA933246A (en) | 1967-12-29 | 1973-09-04 | Texas Instruments Incorporated | Binary gain amplifier with frequency conversion |
| US3699325A (en) | 1969-10-09 | 1972-10-17 | Shell Oil Co | Time-shared instantaneous gain-ranging amplifier |
| US3806864A (en) | 1972-10-16 | 1974-04-23 | Amoco Prod Co | Cableless seismic digital recording system |
| JPS5321829B2 (cs) | 1973-04-14 | 1978-07-05 | ||
| JPS5753698B2 (cs) | 1973-07-06 | 1982-11-15 | ||
| US3947806A (en) | 1975-02-10 | 1976-03-30 | Standard Oil Company | Automatic gain control for seismometer recorders |
| US4141041A (en) | 1976-09-22 | 1979-02-20 | The Singer Company | Precision gain balance of two video sources for a single display |
| JPS5429919A (en) | 1977-08-10 | 1979-03-06 | Hitachi Ltd | Video signal processing circuit |
| US4225976A (en) | 1978-02-28 | 1980-09-30 | Harris Corporation | Pre-calibration of gain control circuit in spread-spectrum demodulator |
| US4213097A (en) * | 1978-10-19 | 1980-07-15 | Racal-Milgo, Inc. | Hybrid automatic gain control circuit |
| US4191995A (en) | 1979-01-02 | 1980-03-04 | Bell Telephone Laboratories, Incorporated | Digital automatic gain control circuit |
| GB2042294B (en) * | 1979-02-06 | 1983-08-17 | Emi Ltd | Automatic gain control |
| US4360929A (en) * | 1979-06-22 | 1982-11-23 | Matsushita Electric Industrial Co., Ltd. | Automatic gain control circuit |
| JPS5714264A (en) * | 1980-06-30 | 1982-01-25 | Canon Inc | Analog-to-digital converter |
-
1982
- 1982-02-22 US US06/350,580 patent/US4434439A/en not_active Expired - Lifetime
-
1983
- 1983-02-01 PT PT76177A patent/PT76177B/pt unknown
- 1983-02-09 CS CS83881A patent/CS268511B2/cs unknown
- 1983-02-11 GB GB08303911A patent/GB2115629B/en not_active Expired
- 1983-02-11 IT IT47696/83A patent/IT1168763B/it active
- 1983-02-14 CA CA000421562A patent/CA1195770A/en not_active Expired
- 1983-02-15 SE SE8300804A patent/SE452837B/sv not_active IP Right Cessation
- 1983-02-15 FI FI830511A patent/FI75963C/fi not_active IP Right Cessation
- 1983-02-15 AU AU11425/83A patent/AU567489B2/en not_active Ceased
- 1983-02-15 ES ES519798A patent/ES519798A0/es active Granted
- 1983-02-16 YU YU366/83A patent/YU45071B/xx unknown
- 1983-02-18 DD DD83248074A patent/DD207796A5/de not_active IP Right Cessation
- 1983-02-18 SU SU833558000A patent/SU1321384A3/ru active
- 1983-02-19 KR KR1019830000683A patent/KR910005932B1/ko not_active Expired
- 1983-02-21 BE BE0/210160A patent/BE895964A/fr not_active IP Right Cessation
- 1983-02-21 NZ NZ203346A patent/NZ203346A/en unknown
- 1983-02-21 JP JP58028392A patent/JPS58154982A/ja active Granted
- 1983-02-21 ZA ZA831144A patent/ZA831144B/xx unknown
- 1983-02-21 NL NL8300644A patent/NL8300644A/nl not_active Application Discontinuation
- 1983-02-21 DE DE19833305919 patent/DE3305919A1/de active Granted
- 1983-02-21 DK DK074583A patent/DK163398C/da active
- 1983-02-21 FR FR8302776A patent/FR2522233B1/fr not_active Expired
- 1983-02-22 PL PL1983240705A patent/PL137296B1/pl unknown
- 1983-02-22 AT AT0060183A patent/AT386916B/de not_active IP Right Cessation
Also Published As
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CS268511B2 (en) | Circuit for automatic control of gain at device for signal processing | |
| US6118499A (en) | Digital television signal receiver | |
| US7707617B2 (en) | Dual mode tuner for co-existing digital and analog television signals | |
| AU691695B2 (en) | Agc circuit for a digital receiver | |
| US4596046A (en) | Split loop AFC system for a SSB receiver | |
| US5268761A (en) | Automatic gain control system for a high definition television signal receiver including an adaptive equalizer | |
| SK280889B6 (sk) | Obvod automatického riadenia zisku na prijímače číslicového televízneho signálu | |
| MXPA96005108A (en) | Method and apparatus for automatic control deganance in a digi receiver | |
| NL8300646A (nl) | Digitale ontvanger. | |
| EP1611741B1 (en) | Integrated tuner | |
| KR960013651B1 (ko) | 에이치디티브이(hdtv) 수신기의 디씨(dc)보정장치 | |
| CA1322024C (en) | Afc apparatus | |
| US7468761B1 (en) | Frequency converter for a television signal | |
| GB2166612A (en) | Television receiver with digital AGC | |
| US4366498A (en) | I.F. Response control system for a television receiver | |
| KR960013650B1 (ko) | 에이치디티브이(hdtv) 수신기의 자동이득 조절장치 | |
| EP0398351A2 (en) | Apparatus for detecting broadcast FM satellite waves | |
| KR100666142B1 (ko) | 고주파 수신장치 | |
| KR100241764B1 (ko) | 고화질 텔레비젼용 자동이득 제어장치 | |
| SU1385329A1 (ru) | Устройство дл автоматической подстройки частоты гетеродина телевизионного приемника | |
| KR100276472B1 (ko) | 고화질 텔레비젼의 자동이득 제어방법 | |
| JPS6242528B2 (cs) | ||
| JPH0767053A (ja) | テレビジョン受像機 | |
| GB2298750A (en) | Feedforward and feedback gain control in radio receiver | |
| JPH0319590A (ja) | 水平同期回路 |